本发明公开了一种非带隙基准电压源，其特征在于，包括电流镜、运算放大器、正温度系数电流产生电路和输出电压产生电路，正温度系数产生电路用于产生正比于温度的电流，并且产生的正比于温度的电流与运算放大器的正向输入端电压和反向输入端的电压不相关联，电流镜用于将正比于温度的电流镜像至电流镜的基准电流输出端，输出电压产生电路用于根据电流镜的基准电流输出端的输出电流生成正温度系数的电压和生成负温度系数的电压，并基于正温度系数的电压与负温度系数的电压产生基准电压，在输出电压产生电路的输出端输出基准电压。本发明实施例提供的基准电压源产生的基准电压可以消除运算放大器直流偏差的影响，提高了基准电压源的精度。
1.一种非带隙基准电压源，其特征在于，包括电流镜、运算放大器、正温度系数电流产生电路和输出电压产生电路；
所述电流镜的第一电流输出端与所述运算放大器的反向输入端以及所述正温度系数电流产生电路的第一电流输入端电连接，所述电流镜的第二电流输出端与所述运算放大器的正向输入端以及所述正温度系数电流产生电路的第二电流输入端电连接，所述电流镜的偏置信号输入端与所述运算放大器的输出端电连接；
所述输出电压产生电路与所述电流镜的基准电流输出端电连接；
所述正温度系数电流产生电路用于产生正比于温度的电流，并且产生的所述正比于温度的电流与所述运算放大器的正向输入端电压和反向输入端的电压不相关联；
所述电流镜用于将所述正比于温度的电流镜像至所述电流镜的基准电流输出端；
所述输出电压产生电路包括第二电阻和第六晶体管；所述第二电阻的一端与所述基准电流输出端电连接，所述第二电阻的另一端与所述第六晶体管的栅极和漏极电连接，所述第六晶体管的源极接地；
所述输出电压产生电路用于根据所述电流镜的基准电流输出端的输出电流生成正温度系数的电压和生成负温度系数的电压，并基于所述正温度系数的电压与所述负温度系数的电压产生基准电压，在输出电压产生电路的输出端输出所述基准电压。
2.根据权利要求1所述的基准电压源，其特征在于，所述电流镜包括：第一晶体管、第二晶体管和第三晶体管；
所述第一晶体管的源极与电源电连接，所述第一晶体管的栅极与所述运算放大器的输出端、所述第二晶体管的栅极以及所述第三晶体管的栅极电连接，所述第一晶体管的漏极与所述运算放大器的反向输入端电连接；
所述第二晶体管的源极与所述电源电连接，所述第二晶体管的漏极与所述运算放大器的正向输入端电连接；
所述第三晶体管的源极与所述电源电连接，所述第三晶体管的漏极与所述输出电压产生电路电连接。
3.根据权利要求2所述的基准电压源，其特征在于，所述正温度系数电流产生电路包括：第四晶体管、第五晶体管M5和第一电阻；
所述第四晶体管的栅极与所述运算放大器的反向输入端电连接，所述第四晶体管的漏极与所述第四晶体管的栅极电连接，所述第四晶体管的源极接地；
所述第五晶体管的栅极与所述第四晶体管的栅极电连接，所述第五晶体管的漏极与所述运算放大器的正向输入端电连接，所述第五晶体管的源极与所述第一电阻的一端电连接，所述第一电阻的另一端接地。
4.根据权利要求2所述的基准电压源，其特征在于，还包括启动电路，所述启动电路用于控制基准电压源电路脱离零电流的工作状态，而进入有电流的工作状态，所述启动电路包括：第七晶体管、第八晶体管、第九晶体管和至少一个第十晶体管；
所述第七晶体管的源极与所述电源电连接，所述第七晶体管的栅极与所述第八晶体管的漏极电连接，所述第七晶体管的漏极与所述运算放大器的反相输入端电连接；
所述第八晶体管的源极与所述电源电连接，所述第八晶体管的栅极与所述第三晶体管的栅极电连接，所述第八晶体管的漏极与所述第七晶体管的栅极电连接；
所述第九晶体管的源极与所述第十晶体管的漏极和栅极电连接，所述第九晶体管的栅极与所述第八晶体管的栅极电连接，所述第九晶体管的漏极与所述第八晶体管的漏极电连接；
所述至少一个第十晶体管以二极管的连接形式组成串联电路，组成的串联电路的一端与所述第九晶体管的源极电连接，另一端接地。
5.根据权利要求2所述的基准电压源，其特征在于，所述运算放大电路包括：第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管；第二十一晶体管、第二十二晶体管、第二十三晶体管；
所述第十一晶体管的源极与电源电连接，所述第十一晶体管的栅极与所述第十一晶体管的漏极、所述第十二晶体管的栅极、所述第十五晶体管的栅极以及所述第十六晶体管的栅极电连接，所述第十一晶体管漏极与所述第十四晶体管的漏极电连接；
所述第十二晶体管的源极与所述电源电连接，所述第十二晶体管栅极与所述第十一晶体管的栅极电连接，所述第十二晶体管的漏极与所述第十三晶体管的漏极电连接；
所述第十三晶体管的源极接地，所述第十三晶体管的栅极与所述第十三晶体管的漏极电连接，所述第十三晶体管的漏极与所述第十二晶体管的漏极电连接；
所述第十四晶体管的源极接地，所述第十四晶体管的栅极与所述运算放大器的反向输入端电连接，所述第十四晶体管的漏极与所述第十一晶体管的漏极电连接；
所述第十五晶体管的源极与所述电源电连接，所述第十五晶体管的栅极与所述第十一晶体管的栅极电连接，所述第十五晶体管的漏极与所述第十七晶体管的源极电连接；
所述第十六晶体管的源极与所述电源电连接，所述第十六晶体管的栅极与所述第十一晶体管的栅极电连接，所述第十六晶体管的漏极与所述第十八晶体管的源极电连接；
所述第十七晶体管的源极与所述第十五晶体管的漏极电连接，所述第十七晶体管的栅极与所述第二晶体管的漏极电连接，所述第十七晶体管的漏极接地；
所述第十八晶体管的源极与所述第十六晶体管的漏极电连接，所述第十八晶体管的栅极与所述第一晶体管的漏极电连接，所述第十八晶体管的漏极接地；
所述第十九晶体管的源极接地，所述第十九晶体管的栅极与所述第十三晶体管的栅极电连接，所述第十九晶体管的漏极与所述第二十二晶体管的源极电连接；
所述第二十晶体管的源极与所述电源电连接，所述第二十晶体管的栅极与所述第二十晶体管的漏极电连接，所述第二十晶体管的漏极与所述第二十二晶体管的漏极电连接；
所述第二十一晶体管的源极与所述电源电连接，所述第二十一晶体管的栅极与所述第二十晶体管的栅极电连接，所述第二十一晶体管的漏极与所述第一晶体管的栅极电连接；
所述第二十二晶体管的源极与所述第十九晶体管的漏极电连接，所述第二十二晶体管的栅极与所述第十五晶体管的漏极电连接，所述第二十二晶体管的漏极与所述第二十晶体管的漏极电连接；
所述第二十三晶体管的源极与所述第二十二晶体管的源极电连接，所述第二十三晶体管的栅极与所述第十六晶体管的漏极电连接，所述第二十三晶体管的漏极与所述第二十一晶体管的漏极电连接。
6.根据权利要求2所述的基准电压源，其特征在于，还包括频率补偿电路，所述频率补偿电路包括第二十四晶体管、第二十五晶体管、第二十六晶体管、补偿电容、第一偏置电压输入端、第二偏置电压输入端；
所述第二十四晶体管的源极与所述电源电连接，所述第二十四晶体管的栅极与所述第一偏置电压输入端电连接，所述第二十四晶体管的漏极与所述运算放大器的输出端电连接；
所述第二十五晶体管的源极与所述补偿电容的一端电连接，所述补偿电容的另一端与所述运算放大器的正向输入端电连接，所述第二十五晶体管的栅极与所述输出电压产生电路的输出端电连接，所述第二十五晶体管的漏极与所述第二十四晶体管的漏极电连接；
所述第二十六晶体管的源极接地，所述第二十六晶体管的栅极与所述第二偏置电压输入端电连接，所述第二十六晶体管的漏极与所述第二十五晶体管的源极电连接。
7.根据权利要求3所述的基准电压源，其特征在于，所述第六晶体管的栅长大于等于
8.根据权利要求2-7任一项所述的基准电压源，其特征在于，所述第二晶体管的宽长比大于所述第一晶体管的宽长比，所述第三晶体管的宽长比大于所述第二晶体管的宽长比。
9.根据权利要求8所述的基准电压源，其特征在于，所述第二晶体管的宽长比为所述第一晶体管的宽长比的2-8倍，所述第三晶体管的宽长为所述第二晶体管的宽长比的2-8倍。
一种非带隙基准电压源
技术领域
[0001] 本发明实施例涉及电子技术领域，尤其涉及一种非带隙基准电压源。
背景技术
[0002] 基准电压源广泛应用于振荡器、锁相环、电源管理和数据转换器等各种模拟和数模混合集成电路中，其基准电压的精度、电源抑制比和功耗很大程度上决定了系统性能的优劣。传统电流模式带隙基准电压源的电路如图1所示，由运算放大器OPA、晶体管M1和晶体管M2组成高增益的反馈回路，使得运算放大器反向输入端的电压VA与正向输入端两端的电压VB相等。同时组成电流镜晶体管的M1、M2和M3的尺寸相同且栅极相连，因此I1＝I2＝I3。在这种情况下，I1a＝I2a，I1b＝I2b。正温度系数的电压VP如下式所示：
[0003]
[0004] 其中，VEB2为三极管Q2发射极和基极之间的电压，VEB1为三极管Q1发射极和基极之间的电压，N为三极管Q1与Q2发射极的面积比，k为玻尔兹曼常数，q为单位电荷的电量，VT为正温度系数。由于电流I3＝I2＝I2a+I2b，输出电压Vref如下式所示：
[0005]
[0006] 其中，由于VT为正温度系数，VEB2为负温度系数，合理的调节系数R2/R1*lnN的大小，便可以实现输出电压Vref在一定的温度下随温度的变化为零，从而提供一个随温度变化很小的基准电压源。
[0007] 但是由于运算放大器OPA随工艺偏差的变化，使得输入电压之间存在直流偏差。考虑到直流偏差的影响，且带隙基准电压源是工作在VA＝VB+Vos的情况下，输出电压就变为[0008]
[0009] 由于输出电压Vref会受运算放大器直流偏差的影响，这就会影响带隙基准电压源的输出精度。
[0010] 传统CMOS带隙基准电压源是采用寄生PNP三极管的射极与基极的电压差来实现负温度系数，负温度系数约为-2mV/℃。由于VT的正温度系数为0.086mV/℃，为了实现带隙输出电压在常温下的温度变化系数为0，R2/R1*lnN的值约为23。传统CMOS带隙基准电压源核心电路的功耗是由I2a＝VT*lnN/R1决定的，当lnN一定时，R1越小，功耗就越大则面积相对较小，相反，R1越大，面积就越大则功耗相对较小。所以其功耗和面积是一对不可调解的矛盾。
发明内容
[0011] 本发明提供一种非带隙基准电压源，以解决输出电压受运算放大器直流偏差影响，精度降低的问题。
[0012] 本发明实施例提供了一种非带隙基准电压源，包括电流镜、运算放大器、正温度系数电流产生电路和输出电压产生电路；
[0013] 所述电流镜的第一电流输出端与所述运算放大器的反向输入端以及所述正温度系数电流产生电路的第一电流输入端电连接，所述电流镜的第二电流输出端与所述运算放大器的正向输入端以及所述正温度系数电流产生电路的第二电流输入端电连接，所述电流镜的偏置信号输入端与所述运算放大器的输出端电连接；
[0014] 所述输出电压产生电路与所述电流镜的基准电流输出端电连接；
[0015] 所述正温度系数电流产生电路用于产生正比于温度的电流，并且产生的所述正比于温度的电流与所述运算放大器的正向输入端电压和反向输入端的电压不相关联；
[0016] 所述电流镜用于将所述正比于温度的电流镜像至所述电流镜的基准电流输出端；
[0017] 所述输出电压产生电路用于根据所述电流镜的基准电流输出端的输出电流生成正温度系数的电压和生成负温度系数的电压，并基于所述正温度系数的电压与所负温度系数的电压产生基准电压，在输出电压产生电路的输出端输出所述基准电压。
[0018] 本发明实施例提供的非带隙基准电压源，正温度系数产生电路用于产生正比于温度的电流，并且产生的正比于温度的电流与运算放大器的正向输入端电压和反向输入端的电压不相关联，可使正比于温度的电流不受运算放大器直流偏差得影响，输出电压产生电路根据所述电流镜的基准电流输出端的输出电流生成正温度系数的电压和生成负温度系数的电压，并基于正温度系数的电压与负温度系数的电压产生基准电压也不受运算放大器直流偏差的影响，消除了运算放大器直流偏差对输出电压的影响，提高了基准电压源的精度。
附图说明
[0019] 图1为现有技术的一种传统电流模式带隙基准电压源的电路图；
[0020] 图2是本发明实施例提供的第一种非带隙基准电压源的电路图；
[0021] 图3是本发明实施例提供的第二种非带隙基准电压源的电路图；
[0022] 图4是本发明实施例提供的第三种非带隙基准电压源的电路图；
[0023] 图5是本实施例提供的基准电压源在运算放大器有直流偏差和无直流偏差情况下的输出电压仿真图；
[0024] 图6是本发明实施例提供的晶体管栅源电压的温度系数与栅长关系的仿真结果图；
[0025] 图7是本发明实施例提供的基准电压源中的运算放大器的电路图；
[0026] 图8是本发明实施例提供的基准电压源的电源抑制比的仿真结果图；
[0027] 图9是本发明实施例提供的基准电压源的消耗电流随温度变化的仿真结果图；
[0028] 图10是本发明实施例提供的基准电压源的输出电压随输入电压的变化关系图。
具体实施方式
[0029] 下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
[0030] 图2为本发明实施例提供的第一种非带隙基准电压源的结构图。参见图2，该基准电压源包括：
[0031] 包括电流镜10、运算放大器20、正温度系数电流产生电路30和输出电压产生电路40；
[0032] 电流镜10的第一电流输出端与运算放大器20的反向输入端以及正温度系数电流产生电路30的第一电流输入端电连接，电流镜10的第二电流输出端与运算放大器20的正向输入端以及正温度系数电流产生电路30的第二电流输入端电连接，电流镜10的偏置信号输入端与运算放大器20的输出端电连接；
[0033] 输出电压产生电路40与电流镜10的基准电流输出端电连接；
[0034] 正温度系数电流产生电路30用于产生正比于温度的电流，并且产生的正比于温度的电流与运算放大器20的正向输入端电压和反向输入端的电压不相关联；
[0035] 电流镜10用于将正比于温度的电流镜像至电流镜10的基准电流输出端；
[0036] 输出电压产生电路40用于根据电流镜10的基准电流输出端的输出电流生成正温度系数的电压和生成负温度系数的电压，并基于正温度系数的电压与负温度系数的电压产生基准电压，在输出电压产生电路40的输出端输出基准电压。
[0037] 由于正温度系数电流产生电路产生的正比于温度的电流与运算放大器的正向输入端电压和反向输入端的电压不相关联，可使产生正比于温度的电流不受运算放大器直流偏差得影响，电流镜将正比于温度的电流镜像至电流镜的基准电流输出端后，输出电压产生电路根据电流镜的基准电流输出端的输出电流生成正温度系数的电压和生成负温度系数的电压，并基于正温度系数的电压与负温度系数的电压产生基准电压也不受运算放大器直流偏差的影响，本实施例的的基准电压源可以消除运算放大器直流偏差的影响，提高了基准电压源的精度。
[0038] 图3是本发明实施例提供的第二种非带隙基准电压源的电路图。进一步的，参见图3，电流镜10包括：第一晶体管M1、第二晶体管M2和第三晶体管M3；
[0039] 第一晶体管M1的源极与电源Vdd电连接，第一晶体管M1的栅极与运算放大器OPA的输出端、第二晶体管M2的栅极以及第三晶体管M3的栅极电连接，第一晶体管M1的漏极与运算放大器20的反向输入端电连接；
[0040] 第二晶体管M2的源极与电源Vdd电连接，第二晶体管M2的漏极与运算放大器20的正向输入端电连接；
[0041] 第三晶体管M3的源极与电源Vdd电连接，第三晶体管M3的漏极与输出电压产生电路40电连接。
[0042] 运算放大器OPA和第一晶体管M1以及第二晶体管M2组成高增益的反馈环路，使得运算放大器OPA正向输入两端的电压和反向输入端的电压相等。
[0043] 其中运算放大器OPA表示运算放大器20，可以看到第三晶体管M3的漏极与基准电压源的电压输出端电连接。
[0044] 图4是本发明实施例提供的第三种非带隙基准电压源的电路图。进一步的，参见图4，正温度系数电流产生电路30包括：第四晶体管M4、第五晶体管M5和第一电阻R1；
[0045] 第四晶体管M4的栅极与运算放大器OPA的反向输入端电连接，第四晶体管M4的漏极与第四晶体管M4的栅极电连接，第四晶体管M4的源极接地；
[0046] 第五晶体管M5的栅极与第四晶体管M4的栅极电连接，第五晶体管M5的漏极与运算放大器OPA的正向输入端电连接，第五晶体管M5的源极与第一电阻R1的一端电连接，第一电阻R1的另一端接地。
[0047] 进一步的，输出电压产生电路40包括第二电阻R2和第六晶体管M6；
[0048] 第二电阻R2的一端与第三晶体管M3的漏极电连接，第二电阻R2的另一端与第六晶体管M6的栅极和漏极电连接，第六晶体管M6的源极接地。
[0049] 还包括电容C4，电容C4的一端与基准电压源输出端Vout电连接，电容C4的另一端接地。
[0050] 在基准电压源工作过程中，基准电压源中的晶体管都工作在亚阈值区域以降低功耗。晶体管工作于亚阈值区域时，晶体管的栅极电压小于阈值电压的工作区域，导电沟道尚未形成，此时的漏极电流与栅压呈指数关系。正温度系数的电流可以通过一个正温度系数的电压除以电阻获得，正温度系数的电压可由两个工作在亚阈值区域第四晶体管M4和第五晶体管M5栅源电压的差值得到。
[0051] 本实施例中的晶体管为MOS晶体管，MOS晶体管亚阈值区域的漏极电流ID与其栅源电压VGS和漏源电压VDS的关系式如下：
[0052]
[0053] 其中，K＝W/L是晶体管的宽长比，μ为载流子的迁移率，COX为栅极与氧化层之间的电容,，VT＝kBT/q为热电压，kB为玻尔兹曼常数，T为绝对温度，q为单位电子的电荷量，VTH为MOS晶体管的阈值电压，η＝1+Cd/Cox为亚阈值区域的斜坡因子，Cd为晶体管耗尽区的电容。由于VT为毫伏级，当VDS大于一定值的时候，例如VDS>0.1V时， 趋近于零，漏极电流ID基本上与VDS无关，漏极电流ID的电流表达式如下：
[0054]
[0055] 有公式(5)可得到
[0056]
[0057] 第四晶体管M4和第五晶体管M5工作在亚阈值区域，可以在电阻R1上产生正温度系数的电压，且第四晶体管M4和第五晶体管M5的漏源电压VDS4和VDS5均大于0.1V，由于节点A和B分别于运算放大器的反向输入端和正向输入端电连接，节点A电压VA与节点B的电压VB相等，根据公式(6)电阻R1上的电压VR1为下式所示：
[0058]
[0059] 其中，VGS4和VGS5分别是第四晶体管M4和四五晶体管M5的栅源电压，ID4和ID5分别是通过第四晶体管M4和第五晶体管M5的漏电流，K4和K5分别为第四晶体管M4和第五晶体管M5的宽长比。
[0060] 流过第一电阻R1的电流IR1为
[0061]
[0062] 由于电流镜的作用，电流I2和I3的关系为:
[0063]
[0064] 电流I2与IR1近似相等，因此可得到基准电压源的输出电压Vref的表达式如下：
[0065]
[0066] 其中，K2和K3分别是第二晶体管M2和第三晶体管M3的宽长比，VGS6为第六晶体管M6的栅源电压。由于VGS6有一个负的温度系数C1，VT有一个正的温度系数C2，因此通过选择K3/K2×R2/R1的值，可以补偿C1和C2差值，从而实现基准电源输出端的输出电压Vref在一定的温度范围内保持恒定，即产生不随温度变化的输出电压。
[0067] 由于第四晶体管M4漏极和源极之间的电压VDS4，以及第五晶体管M5漏极和源极之间的电压VDS5均大于一定值，例如大于0.1V，它们对晶体管漏极电流的影响可以忽略，即使运算放大器OPA的正向输入端和反向输入端有一些直流偏差，这对电压VR1几乎没有影响，进而对基准电压源的输出电压Vref几乎没有影响，本实施例提供的基准电压源消除了直流偏差的影响，可以提高输出电压的精度。
[0068] 图5是本实施例提供的基准电压源在运算放大器有直流偏差和无直流偏差情况下的输出电压仿真图。其中，实线表示在运算放大器无直流偏差下的输出电压，虚线表示在运算放大器有直流偏差下的输出电压，从图5可以看出，当运算放大器OPA的输入端有10mV直流偏差时，本发明的基准电压源的输出电压只偏差了0.2mV。而对于图1中的传统的带隙基准电压源，当取R2/R1＝10，R3/R2＝0.5，输出电压将变化50mV，可以从公式(3)可以计算得出。
[0069] 当公式(7)中N的值设定为2，参数η为1.5时，VR1的值约为27mV。为了降低功耗，电压VR1的值应尽量的小。
[0070] 有公式(7)可以看出 近似等于 K1为第一晶体管M1的宽长比，K2位第二晶体管M2的宽长比，在本实施中，第二晶体管M2的宽长比大于第一晶体管M1的宽长比，第三晶体管M3的宽长比大于第二晶体管M2的宽长比。当第二晶体管的宽长比大于第一晶体管M1的宽长比时，可以减小 进一步减小VR1的值，电阻R1也可以减小，降低功耗。另外，第三晶体管M3的宽长比大于第二晶体管M2的宽长比时，相等于增大的值可以减小，在R1一定的情况下，可以减小第二电阻R2的值，减小面积。
[0071] 优选的，第二晶体管M2的宽长比为第一晶体管M1的宽长比的2-8倍，第三晶体管M3的宽长为第二晶体管M2的宽长比的2-8倍。
[0072] 在本实施中，I2/I1和I3/I2的值可以通过设定第二晶体管M2的宽长比与第一晶体管M1的宽长比的比值，以及第三晶体管M3的宽长比与第二晶体管M2的宽长比的比值进行任意设置，以优化功耗和面积的关系。
[0073] 此外，VGS6负温度系数C1的绝对值可以进一步减小，以减小R2/R1的比值。
[0074] 另外，为了得到一个合适的负温度系数C1，需要进一步分析晶体管亚阈值区域栅源电压的温度特性与其栅长L的关系。MOS晶体管工作在亚阈值区域的栅源电压VGS可以从公式(5)中得到，如下式所示：
[0075]
[0076] ID为晶体管的漏极电流，尽管VT随着温度的升高而增大，但是载流子的迁移率随着温度的升高而降低，所以IS随着温度的变化很小且可以忽略。当电流ID恒定时，VGS相对于温度T的导数近似等于C1，如下式所示：
[0077]
[0078] 其中–Kth(Kth>0)为VTH的负温度系数。从公式(12)可以看出，如果电流ID和W恒定时，VGS的温度系数随着L的增加而增大。
[0079] 例如当ID＝20nA，W＝8μm时，VGS的温度系数C1与栅长关系的仿真结果如图6所示。从图6可以看出，晶体管M6的栅长应尽可能的大以减小C1的绝对值，从而减小补偿系数R2/R1的值。当M6的栅长等于8μm时，C1的值约为-1.1mV/℃。本实施例中第六晶体管M6的栅长大于等于8μm。而传统带隙基准电压源的负温度系数约为-2mV/℃，因此本发明基准电压源的补偿系数R2/R1的值要小于传统带隙基准电压源中补偿系数的值，所以器件的面积也较小。
[0080] 可选的，继续参见图4，本实施例提供的基准电压源还包括启动电路50，启动电路50用于控制基准电压源电路脱离零电流的工作状态，而进入有电流的工作状态，启动电路
50包括：第七晶体管M7、第八晶体管M8、第九晶体管M9和至少一个第十晶体管M10；
[0081] 第七晶体管M7的源极与电源Vdd电连接，第七晶体管M7的栅极与第八晶体管M8的漏极电连接，第七晶体管M7的漏极与运算放大器的反相输入端电连接；
[0082] 第八晶体管M8的源极与电源Vdd电连接，第八晶体管M8的栅极与第三晶体管M3的栅极电连接，第八晶体管M8的漏极与第七晶体管M7的栅极电连接；
[0083] 第九晶体管M9的源极与第十晶体管M10的漏极和栅极电连接，第九晶体管M9的栅极与第八晶体管M8的栅极电连接，第九晶体管M9的漏极与第八晶体管M8的漏极电连接；
[0084] 至少一个第十晶体管M10以二极管的连接形式组成串联电路，组成的串联电路的一端与第九晶体管M9的源极电连接，另一端接地。
[0085] 其中第十晶体管M10为二极管的连接方式，即第十晶体管M10的栅极与其漏极相连。第八晶体管M8与第九晶体管M9组成一个反相器。启动电路简单有效，当上电时，第八晶体管M8的栅极为高电平，由于第八晶体管M8与第九晶体管M9组成的反相器的作用，第八晶体管的漏极为低电平，第七晶体管M7导通，电源Vdd加至运算放大器的反向输入端，运算放大器工作，进而整个电路工作，由于运算放大器输出端与第八晶体管M8的栅极电连接，运算放大器工作后，可将第八晶体管上级电位拉低，第八晶体管的漏极变为高电平，第七晶体管M7截止，启动电路停止工作。启动电路只在电路上电时发挥作用，当电路启动完成以后，启动电路停止工作，避免了启动电路对后面电路的影响。启动电路使得正温度系数电流产生电路和运算放大器正常工作，并产生正比于温度的电流。采用至少一个第十晶体管M10组成二极管的形式串联，可以合理设置反相器的翻转点，使得基准电压源电路正常工作时，反相器的导通电流很小，有助于降低功耗，图4中示例性地设置了三个第十晶体管M10。
[0086] 进一步的，参加图7，运算放大电路包括：第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19、第二十晶体管M20；第二十一晶体管M21、第二十二晶体管M22、第二十三晶体管M23；
[0087] 第十一晶体管M11的源极与电源Vdd电连接，第十一晶体管M11的栅极与第十一晶体管M11的漏极、第十二晶体管M12的栅极、第十五晶体管M15的栅极以及第十六晶体管M16的栅极电连接，第十一晶体管M11漏极与第十四晶体管M14的漏极电连接；
[0088] 第十二晶体管M12的源极与电源Vdd电连接，第十二晶体管M12的栅极与第十一晶体管M11的栅极电连接，第十二晶体管M12的漏极与第十三晶体管M13的漏极电连接；
[0089] 第十三晶体管M13的源极接地，第十三晶体管M13的栅极与第十三晶体管M13的漏极电连接，第十三晶体管M13的漏极与第十二晶体管M12的漏极电连接；
[0090] 第十四晶体管M14的源极接地，第十四晶体管M14的栅极与运算放大器OPA的反向输入端电连接，第十四晶体管M14的漏极与第十一晶体管M11的漏极电连接；
[0091] 第十五晶体管M15的源极与电源Vdd电连接，第十五晶体管M15的栅极与第十一晶体管M11的栅极电连接，第十五晶体管M15的漏极与第十七晶体管M17的源极电连接；
[0092] 第十六晶体管M16的源极与电源Vdd电连接，第十六晶体管M16的栅极与第十一晶体管M11的栅极电连接，第十六晶体管M16的漏极与第十八晶体管M18的源极电连接；
[0093] 第十七晶体管M17的源极与第十五晶体管M15的漏极电连接，第十七晶体管M17的栅极与第二晶体管M2的漏极电连接，第十七晶体管M17的漏极接地；
[0094] 第十八晶体管M18的源极与第十六晶体管M16的漏极电连接，第十八晶体管M18的栅极与第一晶体管M1的漏极电连接，第十八晶体管M18的漏极接地；
[0095] 第十九晶体管M19的源极接地，第十九晶体管M19的栅极与第十三晶体管M13的栅极电连接，第十九晶体管M19的漏极与第二十二晶体管M22的源极电连接；
[0096] 第二十晶体管M20的源极与电源Vdd电连接，第二十晶体管M20的栅极与第二十晶体管M20的漏极电连接，第二十晶体管M20的漏极与第二十二晶体管M22的漏极电连接；
[0097] 第二十一晶体管M21的源极与电源Vdd电连接，第二十一晶体管M21的栅极与第二十晶体管M20的栅极电连接，第二十一晶体管M21的漏极与第一晶体管M1的栅极电连接；
[0098] 第二十二晶体管M22的源极与第十九晶体管M19的漏极电连接，第二十二晶体管M22的栅极与第十五晶体管M15的漏极电连接，第二十二晶体管M22的漏极与第二十晶体管M20的漏极电连接；
[0099] 第二十三晶体管M23的源极与第二十二晶体管M22的源极电连接，第二十三晶体管M23的栅极与第十六晶体管M16的漏极电连接，第二十三晶体管M23的漏极与第二十一晶体管M21的漏极电连接。
[0100] 其中，第十七晶体管M17的栅极与运算放大器的正向输入端IP电连接，第十八晶体管M18的栅极与运算放大器的反向输入端IN电连接。第十四晶体管M14的栅极端IB与第四晶体管M4的栅极电连接。
[0101] 上述只是本实施例中运算放大器的一种结构图，在本发明实施例的其他实施方式中，运算放大器还可以有其他结构，只要能实现运算放大器的功能即可。
[0102] 可选的，参加图4，本实施例提供的基准电压源还包括频率补偿电路60，频率补偿电路60包括第二十四晶体管M24、第二十五晶体管M25、第二十六晶体管M26、补偿电容C3、第一偏置电压输入端VBP、第二偏置电压输入端VBN；
[0103] 所述第二十四晶体管M24的源极与电源Vdd电连接，第二十四晶体管M24的栅极与第一偏置电压输入端VBP电连接，第二十四晶体管M24的漏极与运算放大器OPA的输出端电连接；
[0104] 第二十五晶体管M25的源极与补偿电容C3的一端电连接，补偿电容C3的另一端与运算放大器OPA的正向输入端电连接，第二十五晶体管M25的栅极与输出电压产生电路40的电压输出端，即基准电压源的电压输出端Vout电连接(图中未画出连接线)，第二十五晶体管M25的漏极与第二十四晶体管M24的漏极电连接；
[0105] 第二十六晶体管M26的源极接地，第二十六晶体管M26的栅极与第二偏置电压输入端VBN电连接，第二十六晶体管M26的漏极与第二十五晶体管M25的源极电连接。
[0106] 在本实施例中，运算放大器可以为频率补偿电路提供偏置电压。例如，可以将第一偏置电压输出端VBP与运算放大器电路中的第十一晶体管M11的栅极电连接，将第二偏置电压输入端VBN与第十三晶体管M13的栅极电连接。
[0107] 运算放大器OPA与第一晶体管M1和第二M2组成了一个反馈回路。在这个反馈回路中，有两个高阻结点，其中一个是在OPA的输出端C点，另一个在OPA的同相输入端B点。这就产生了两个高增益的放大级，因此就需要频率补偿以稳定此环路。传统密勒补偿技术的电压抑制比较差，所以本发明实施例采用了一种改进的基于电流缓冲的补偿方法，可以增大第一个左半平面的零点，提高相位裕度，提高电源抑制比。本发明基准电压源电源抑制比的仿真结果如图8所示。从图8可以看出，电源抑制比在整个频率范围内均小于-40dB。本发明基准电压源消耗的电流随温度的变化关系如图9所示，从图9可以看出，所消耗的电流在常温下约为77nA，本发明实施例提供的基准电源功耗较低。本发明基准电压源的输出电压随输入电压的变化关系如图10所示。从图10可以看出，输入电压为0.8-2.5V时基准电压源都可以正常工作，且电源电压灵敏度为0.1％/V，电源电压的灵敏度较高。
[0108] 需要说明的是，在本实施例的实施方式，第一晶体管M1、第二晶体管M2、第三晶体管M3可采用PMOS管，第四晶体管M4、第五晶体管M5、第六晶体管M6可采用NMOS管。在本实施例的其他实施方式中，第一晶体管M1、第二晶体管M2、第三晶体管M3可采用NMOS管，第四晶体管M4、第五晶体管M5、第六晶体管M6可采用PMOS管。
[0109] 注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
