制造半导体器件的方法

摘要

本发明提供了一种制造半导体器件的方法。方法包括：提供半导体衬底；在半导体衬底中至少部分地形成导电区；在衬底上方形成介电层；在介电层上方形成硬掩模，硬掩模具有位于导电区上方的开口；通过第一蚀刻气体干蚀刻介电层以形成凹进的部件，其中，因此在凹进的部件的底部处暴露出导电区的表面，并且在凹进的部件的内表面处形成副产物膜；以及通过第二蚀刻气体干蚀刻介电层，其中，第二蚀刻气体与副产物膜和导电区化学反应，并且因此在凹进的部件的底部周围构建牺牲层。本发明还涉及制造半导体器件的干蚀刻气体和方法。

权利要求

1.一种制造半导体器件的方法，所述方法包括：提供半导体衬底；

在所述半导体衬底中至少部分地形成导电区；

在所述半导体衬底上方形成介电层；

在所述介电层上方形成硬掩模，所述硬掩模具有位于所述导电区上方的开口；

通过第一蚀刻气体干蚀刻所述介电层以形成凹进的部件，其中，因此在所述凹进的部件的底部处暴露出所述导电区的表面，并且在所述凹进的部件的内表面处形成副产物膜；

以及

通过第二蚀刻气体干蚀刻所述介电层，其中，所述第二蚀刻气体与所述副产物膜和所述导电区化学反应，并且因此在所述凹进的部件的底部周围构建牺牲层。

2.根据权利要求1所述的制造半导体器件的方法，其中，所述第一蚀刻气体包括含氟化学物质。

3.根据权利要求2所述的制造半导体器件的方法，其中，所述第一蚀刻气体包括CF4和CHF3。

4.根据权利要求1所述的制造半导体器件的方法，其中，所述第二蚀刻气体包括H2和N2。

5.根据权利要求4所述的制造半导体器件的方法，其中，H2气体的流速在从80sccm至

150sccm的范围内。

6.根据权利要求4所述的制造半导体器件的方法，其中，N2气体的流速在从80sccm至

150sccm的范围内。

7.根据权利要求1所述的制造半导体器件的方法，其中，所述牺牲层包括Si(NH)x，其中，x在从1至10的范围内。

8.根据权利要求1所述的制造半导体器件的方法，还包括：通过使用湿蚀刻剂湿蚀刻所述凹进的部件。

9.根据权利要求1所述的制造半导体器件的方法，还包括：去除部分所述牺牲层。

10.一种制造半导体器件的方法，所述方法包括：提供半导体衬底；

在所述半导体衬底中至少部分地形成硅外延区；

在所述半导体衬底上方形成介电层；

在所述介电层上方形成硬掩模；

通过蚀刻气体干蚀刻所述介电层以形成凹进的部件，其中，因此在所述凹进的部件的底部处暴露出所述硅外延区的表面；

在所述凹进的部件的底部周围构建牺牲层；以及通过使用湿蚀刻剂湿蚀刻所述凹进的部件；

其中，所述牺牲层是抗所述湿蚀刻剂腐蚀的。

11.根据权利要求10所述的制造半导体器件的方法，还包括：去除部分所述牺牲层。

12.根据权利要求10所述的制造半导体器件的方法，其中，所述硅外延区是源极或漏极区，并且所述凹进的部件是接触孔。

13.根据权利要求12所述的制造半导体器件的方法，其中，在所述凹进的部件的底部周围构建所述牺牲层包括构建所述牺牲层以覆盖所述硅外延区的暴露表面以及所述介电层和所述硅外延区之间的边界。

14.根据权利要求10所述的制造半导体器件的方法，其中，所述蚀刻气体包括含氟化学物质。

15.根据权利要求10所述的制造半导体器件的方法，其中，在所述凹进的部件的内表面处形成副产物膜，并且构建所述牺牲层包括：向所述凹进的部件提供反应剂以与所述副产物膜和所述硅外延区的暴露表面反应。

16.根据权利要求15所述的制造半导体器件的方法，其中，所述反应剂包括H2和N2。

17.根据权利要求16所述的制造半导体器件的方法，其中，所述副产物膜包括聚合物，并且所述牺牲层包括Si(NH)x，其中，x在从1至10的范围内。

18.一种通过干蚀刻气体蚀刻介电层制造半导体器件的方法，所述方法包括：对位于衬底上方的介电层进行第一干蚀刻操作以形成凹进的部件，其中，在所述凹进的部件的底部处暴露出导电区的表面，并且在所述凹进的部件的内表面处形成副产物；

通过干蚀刻气对所述介电层进行第二干蚀刻操作，其中，所述干蚀刻气体包括H2和N2，其中，所述干蚀刻气体用于与所述第一干蚀刻操作的副产物和与所述导电区的硅化学反应以形成耐酸层。

19.根据权利要求18所述的通过干蚀刻气体蚀刻介电层制造半导体器件的方法，其中，所述第一干蚀刻操作采用前序干蚀刻气体，所述前序干蚀刻气体包括含氟化学物质。

20.根据权利要求18所述的通过干蚀刻气体蚀刻介电层制造半导体器件的方法，其中，所述副产物包括聚合物。

说明书

制造半导体器件的方法

技术领域

[0001] 本发明涉及制造半导体器件的方法。

背景技术

[0002] 通常通过沉积、生长、图案化和蚀刻一系列的层形成固态器件。不同的层可以包括导电、半导电或绝缘材料。通常地，各向异性地蚀刻这样的层以形成固态器件的各种原件。各向异性蚀刻也可以用来去除各层而不会破坏先前形成的元件。各向异性蚀刻可以称为干蚀刻。干蚀刻可以是反应离子蚀刻(RIE)或氩溅射操作。然而，各向异性蚀刻的一个问题是它们通常留下副产物的残留层。这些副产物可以是干扰诸如硅化物形成的后续半导体处理的污染物。

[0003] 由于这种原因，湿蚀刻因此结合至各向异性蚀刻操作。可以在各向异性蚀刻操作之后实施湿蚀刻以去除不期望的残留层。不幸的是，除了副产物外，化学湿蚀刻剂还可以去除不应当被去除的重要部分。因此，在半导体制造产业相关的领域中用于在蚀刻操作期间缓解上述问题的新机制已成为迫切需要。

发明内容

[0004] 为了解决现有技术中的问题，根据本发明的一些实施例，提供了一种制造半导体器件的方法，所述方法包括：提供半导体衬底；在所述半导体衬底中至少部分地形成导电区；在所述衬底上方形成介电层；在所述介电层上方形成硬掩模，所述硬掩模具有位于所述导电区上方的开口；通过第一蚀刻气体干蚀刻所述介电层以形成凹进的部件，其中，因此在所述凹进的部件的底部处暴露出所述导电区的表面，并且在所述凹进的部件的内表面处形成副产物膜；以及通过第二蚀刻气体干蚀刻所述介电层，其中，所述第二蚀刻气体与所述副产物膜和所述导电区化学反应，并且因此在所述凹进的部件的底部周围构建牺牲层。

[0005] 根据本发明的另一些实施例，提供了一种制造半导体器件的方法，所述方法包括：提供半导体衬底；在所述半导体衬底中至少部分地形成硅外延区；在所述衬底上方形成介电层；在所述介电层上方形成硬掩模；通过蚀刻气体干蚀刻所述介电层以形成凹进的部件，其中，因此在所述凹进的部件的底部处暴露出所述硅外延区的表面；在所述凹进的部件的底部周围构建牺牲层；以及通过使用湿蚀刻剂湿蚀刻所述凹进的部件；其中，所述牺牲层是抗所述湿蚀刻剂腐蚀的。

[0006] 根据本发明的又一些实施例，提供了一种用于蚀刻介电层的干蚀刻气体，所述干蚀刻气体包括H2和N2，其中，所述干蚀刻气体能够与前序干蚀刻操作的副产物和与硅化学反应以形成耐酸层。

附图说明

[0007] 当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。应该强调，根据工业中的标准实践，对各个部件没有按比例绘制。实际上，为了清楚讨论，各个部件的尺寸可以任意地增大或缩小。

[0008] 图1示出了用于场效应晶体管(FET)的金属栅极结构的截面图；

[0009] 图2示出了用于另一FET的金属栅极结构的截面图；

[0010] 图3示出了根据本发明的一个或多个方面的在制造的后续阶段中的FET的截面图；

[0011] 图4示出了根据本发明的一个或多个方面的在制造的后续阶段中的另一FET的截面图；

[0012] 图5示出了根据本发明的一个或多个方面的等离子体蚀刻系统的截面图；

[0013] 图6示出了根据本发明的一个或多个方面的在制造的干蚀刻阶段中的FET的截面图；

[0014] 图7示出了根据本发明的一个或多个方面的在制造的干蚀刻阶段中的另一FET的截面图；

[0015] 图8示出了根据本发明的一个或多个方面的在形成牺牲层的操作中的FET的截面图；

[0016] 图9示出了根据本发明的一个或多个方面的在形成牺牲层的操作中的另一FET的截面图；

[0017] 图10示出了根据本发明的一个或多个方面的在湿蚀刻操作中的FET的截面图；

[0018] 图11示出了根据本发明的一个或多个方面的在湿蚀刻操作中的另一FET的截面图；

[0019] 图12示出了根据本发明的一个或多个方面的在氩溅射操作中的FET的截面图；以及

[0020] 图13示出了根据本发明的一个或多个方面的在氩溅射操作中的另一FET的截面图。

具体实施方式

[0021] 以下公开内容提供了许多用于实现本发明的不同特征的许多不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

[0022] 另外，为便于描述，本文中可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文中使用的空间相对描述符可以同样地作相应的解释。

[0023] 尽管阐述本发明的广泛范围的数值范围和参数是近似的，但是尽可能精确得报告在具体实例中阐述的数值。然而，任何数值本质上包含由在相应的测试测量中发现的标准偏差必然导致的特定误差。同样，正如所使用的术语“大约”一般是指在给定值或范围的10％、5％、1％、或0.5％内。可选地，术语“大约”是指在本领域普通技术人员所认为的可接受的平均数标准误差内。除了在操作/工作的实例中，或除非另有明确说明，否则本文中公开的诸如那些用于材料的数量、持续时间、温度、操作条件、数量的比等的所有的数值范围、数量、价值和百分比应当理解为在所有情况下通过术语“大约”来修饰。因此，除非相反的指示，否则在本发明和所附权利要求中阐述的数值参数是可以根据期望改变的近似值。至少，每一个数值参数应当依据报告的重要数据的数量并且通过应用普通的四舍五入技术来解释。范围在本文中可以表述为从一个端点至另一端点或者在两个端点之间。本文中公开的所有的范围均包括端点，除非另有说明。

[0024] 通过半导体器件制造操作来解释本发明。具体地，在以下段落中描述的半导体器件制造操作特别侧重于用于蚀刻接触孔的机制，接触孔用于将金属栅器件的源极和/或漏极(S/D)区连接至其他器件。提供了与半导体器件的制造加工相关的若干实施例和图，并且也示出了相关的蚀刻环境。应当理解，本发明的方法和蚀刻气体可以用于制造其他类型的固态器件并且用于改进其他类型的后续半导体加工。

[0025] 目前，将干蚀刻和湿蚀刻结合是改进蚀刻效果的一种流行方法。如下文更详细地描述，结合的干蚀刻和湿蚀刻提供了清洁并且主要地各向异性蚀刻，各向异性蚀刻从半导体的主体去除了预定的区域而不会在蚀刻的表面上留下污染物的残余层，而污染物的残余层将干扰后续的半导体处理。湿蚀刻的持续时间通常比较短，以防止内表面被腐蚀性湿蚀刻剂损害，并且也避免底切轮廓。本发明的概念是提供一种方法以在开始湿蚀刻操作之前时产生额外的牺牲层。更具体地，该牺牲层可以在干蚀刻操作大约结束的特定位置上产生。在通过干蚀刻操作形成由多个垂直地堆叠的介电层围绕的凹进的部件的方案下，相邻的介电层之间的界面可以是易损的并且当将湿蚀刻剂引入凹进的部件内时容易被腐蚀。湿蚀刻剂可以沿着界面完全渗透以破坏其他组件，例如，位于介电层的另一端处的栅极。因此，所公开的方法保护特定的位置，诸如接触孔的底部，免于渗透并且有效地改进整体器件良率。

[0026] 图1示出了用于场效应晶体管(FET)100的金属栅极结构的截面图。FET 100包括衬底105，衬底105具有形成在其中的浅沟槽隔离(STI)部件110。衬底105可以包括硅或其他半导体衬底，并且可以是绝缘体上硅(SOI)或其他绝缘体上半导体衬底。可以通过蚀刻或以其他方式在衬底105中形成凹槽并且随后以二氧化硅和/或其他介电材料填充凹槽，可能地随后进行化学机械抛光(CMP)或其他平坦化步骤来形成STI 110。氧化物层115形成在衬底105中间并且位于衬底105上方。可以诸如通过热氧化在衬底105上方生长氧化物层115，通过在升高的温度下将衬底105暴露于氧化环境来实现热氧化。

[0027] 轻掺杂的源极/漏极区130形成在位于栅电极175的相对两侧上的衬底105中，并且，并且氧化物衬垫135形成为跨越栅电极175的侧壁。间隔件140形成在栅电极175的相对两侧上的衬垫135上。重掺杂的源极/漏极区145形成在栅电极175的相对两侧上的衬底105中，并且位于间隔件140外侧。可以通过在衬底105内离子注入，之后进行合适的退火工艺来形成源极/漏极极区130，145。可以通过沉积或以其他方式形成氧化物衬垫135和间隔件140。间隔件140可以包括一层或多层氮化硅和/或其他材料。

[0028] 硅化物接触件150形成在重掺杂的源极/漏极区145上，和蚀刻停止层155形成在硅化物接触件150和间隔件140上方。可以通过沉积或以其他方式形成蚀刻停止层155。蚀刻停止层155可以包括二氧化硅、二氧化铪、碳化硅、碳掺杂的氧化硅、碳掺杂的氮化硅和/或其他材料。高k介电层165形成在氧化物层115上方，包括跨越间隔件衬垫135的两侧。然后在高k介电层165上方形成金属层170，金属层170具有共形于高k介电层165的轮廓。高k介电层165可以沉积或以其他方式形成，并且可以包括氧化铪、氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钽、氧化钛、钡锶钛氧化物、氧化钡钛、氧化锶钛、氧化钇、氧化铝、铅钪钽氧化物、铅锌铌酸盐、和/或其他材料。金属层170可以通过沉积或以其他方式形成，并且可以基本上包括铪、锆、钛、钽、铝、金属碳化物、钌、钯、铂、钴、镍、导电金属氧化物、和/或其他材料。

[0029] 第二金属层180形成于金属层170的部分上方。第二金属层180可以通过沉积或以其他方式形成，并且可以基本上包括铪、锆、钛、钽、铝、金属碳化物、钌、钯、铂、钴、镍、导电金属氧化物、和/或其他材料。可以在衬底105上方沉积第一绝缘层185、第二绝缘层190和第三绝缘层195。

[0030] 在一些实施例中，源极/漏极结构的形成可以采用与图1不同的可选的操作。图2示出了用于FET 200的金属栅极结构的截面图。从图2中可以看出，源极/漏极区是外延结构210。通过采用外延再生长操作可以在半导体衬底105中至少部分地形成外延结构210。FET 
200的剩余部分类似于FET 100的剩余部分，并且为了简化以省略这些细节。

[0031] 随后，需要具有垂直插塞以接触源极/漏极区145并且从而将FET 100与另一个FET 100和/或FET 100的其他组件连接。图3示出了根据本发明的一个或多个方面的在制造的后续阶段中的FET 100的截面图。在FET 100的第三绝缘层195上形成硬掩模300。硬掩模300至少具有一个正好位于重掺杂的源极/漏极区145的左侧硅化物接触件150之上的开口并且被制备用于垂直方向上的各向异性蚀刻。以这种方式，可以在以下操作中获得垂直接触孔而不需要破坏第三绝缘层195的被硬掩模300覆盖的部分。在图4中示出了硬掩模300在FET 
200上的形成。上述操作的细节与在图3中针对FET 100描述的操作基本相同，并且可以参考。

[0032] 介电蚀刻主要用于创建接触件和通孔洞以用于导体的不同层之间的互连。通常，创建用于源极/漏极区145的接触孔的蚀刻操作被称为接触件蚀刻。在这个实施例中，它需要蚀刻第三绝缘层195、第二绝缘层190和第一绝缘层185并且终止于源极/漏极区145的硅化物接触件150上。介电蚀刻操作使用氟化学物质和重离子轰击并且可以被称为反应离子蚀刻(RIE)。RIE是所谓的干蚀刻的一种类型。RIE可以被理解为离子辅助蚀刻，由于在这一蚀刻操作中的离子不必是反应性的。干蚀刻也包括纯物理蚀刻，诸如氩溅射，可以在后续段落中描述的操作中采用氩溅射。

[0033] 通过利用等离子体蚀刻系统采用RIE以实现各向异性蚀刻轮廓。图5示出了根据本发明的一个或多个方面的等离子体蚀刻系统的截面图。FET 100位于等离子体室520的加热板(未在图5中示出)上。RF功率505用于撞击辉光放电等离子体。一些蚀刻剂分子通过与电子碰撞的影响解离等离子体，与电子碰撞产生自由基。自由基然后扩散并且到达FET 100的表面，并吸附在表面上。在离子轰击的帮助下，这些自由基与表面的原子或分子迅速地反应并且形成副产物。通过配置RF功率505和等离子体室520内部的压力可以调整蚀刻速率。例如，通过增大RF功率505和降低等离子体室520内部的压力可以增加蚀刻速率。用于图5的等离子体蚀刻系统的蚀刻气体可以是氟碳气体，诸如CF4、CHF3、C2F6和C3F8。蚀刻气体可以进一步包括其它添加剂气体，诸如氧气或臭氧。也可以对FET 200施加类似的等离子体蚀刻系统，并且关于等离子体蚀刻系统中的FET 200的图在本文中省略以便简化。

[0034] 高能离子轰击破坏FET 100的表面上的原子之间的化学键。由于离子轰击基本上垂直于FET100的表面，所以在该方向上的蚀刻速率比水平方向上的蚀刻速率高很多。因此，可以实现各向异性蚀刻轮廓。具有悬空键的表面原子易于受到蚀刻剂自由基的攻击。它们更容易与蚀刻剂自由基结合以产生副产物。挥发性副产物可以从表面脱附，并且从等离子体室520泵出。非挥发性副产物保留在表面上，围绕在产生出它们的表面周围。图6示出了根据本发明的一个或多个方面的在制造的干蚀刻阶段的FET 100的截面图。通过RIE蚀刻的接触孔605到达硅化物接触件150，RIE利用包括氟碳气体和O2和/或O3的蚀刻气体。作为蚀刻操作的非挥发性副产物的薄残余物膜610形成在凹进的孔605的内壁表面上方以及位于凹进的接触孔605的底部处的硅化物接触件150的暴露表面上方。非挥发性副产物可以包括CHO-基聚合物，通过蚀刻气体和硅化物的构成要素之间的高功率反应形成CHO-基聚合物。对图7中描述的FET 200实施相同或类似的蚀刻操作。如图7所示，诸如蚀刻操作的非挥发性副产物的薄残余物膜710形成在凹进的接触孔705的内壁表面上方。

[0035] 请注意，在本发明中不限制蚀刻气体的流速和温度。在实践中，可以根据期望的蚀刻速率和/或与化学反应和等离子体室环境有关的进一步考虑来配置蚀刻气体的流速。除了流速和温度，蚀刻系统的相关设备并不局限于图5所示的设备。本发明也可以采用能够实现相同或类似的目标的任何其他可行的蚀刻系统，并且该任何其他可行的蚀刻系统应当落在本发明的范围内。

[0036] 在各向异性的接触孔605被蚀刻至预定深度后，内表面基本由残余物膜610覆盖。如上所述，在下一步沉积操作之前，需要通过湿蚀刻去除残余物膜610。对于接触件和通孔蚀刻而言，各向异性锥形轮廓通常是有利的轮廓，这是因为锥形的接触件和通孔洞具有较大的到达角，并且对于接下来的钨化学汽相沉积(CVD)操作不留间隙的填充而言更容易。化学湿蚀刻操作产生各向同性的轮廓，这会在接触件和通孔的下部处引起底切并且引入临界尺寸损失。除了底切轮廓之外，接触孔605与接触孔605的底部周围的若干层边界接触，这可以从图4看出。例如，在间隔件140和衬垫135之间存在层边界。另一边界位于衬垫135和源/漏极区130之间。又一边界位于第一绝缘层185和第二绝缘层190之间。相邻层的边界或界面可能是易于受损的并且当在接触孔605内引入湿蚀刻剂时很可能被腐蚀。将所有的事实放在一起，发现湿蚀刻剂可能具有更大的几率穿透横向地连接接触孔605和栅电极175的任何边界或界面以腐蚀和破坏栅电极175。因此，栅电极175可能通过湿蚀刻剂部分地缺失或完全地去除。

[0037] 为了减轻底切轮廓和降低金属栅极腐蚀的可能性，在随后的工序中提供临时的牺牲层。请参考图8，图8示出了根据本发明的一个或多个方面的在形成牺牲层的操作中的FET 100的截面图。在接触孔605的底部周围形成临时的牺牲层805。牺牲层805对湿蚀刻剂是耐酸的，湿蚀刻剂用于化学地蚀刻和去除图6中的薄残余物薄610。在一些实施例中，在湿蚀刻阶段之后，通过非化学蚀刻工序将部分地去除临时牺牲层805，从而使得当在接触孔605内填充导电材料时，导电材料可以电连接至FET 100的重掺杂的源极/漏极区145的硅化物接触件150。

[0038] 在本实施例中，提供了用于形成牺牲层805的操作，但是这不是本发明的限制。通过第一干蚀刻操作之后的第二干蚀刻操作形成牺牲层805。第一干蚀刻操作是指先前描述的用于产生接触孔605的干蚀刻操作，并且第一干蚀刻操作领先于第二干蚀刻操作。可以在图5中所示的相同的蚀刻系统中实施第二干蚀刻操作。请注意，第一干蚀刻操作和第二干蚀刻操作可能不连续地执行，并且在第一干蚀刻操作和第二干蚀刻操作之间可以存在其他蚀刻操作。可以在图5中所示的等离子体室520中实施第二蚀刻操作，第二蚀刻操作利用与第一干蚀刻操作采用的蚀刻气体不同的蚀刻剂。在一些实施例中，干蚀刻气体可以包括H2和N2。在该实施例中，H2气的流速可以为约100sccm，并且N2气的流速也可以为约100sccm。在一些实施例中，H2气体的流速可以在从约80sccm至约150sccm的范围内。在一些实施例中，N2气体的流速可以在从约80sccm至约150sccm的范围内。蚀刻系统的温度可以配置为约50℃。在一些实施例中，蚀刻系统的温度可以配置为从约40℃至约60℃的范围内。

[0039] 向第二干蚀刻操作提供特定的干蚀刻气体以与图6中产生的残余物膜610和硅化物接触件150发生化学反应，并且进一步通过化学反应形成牺牲层805。在这个实施例中，因为气体H2和N2能够与CHO-基聚合物反应以产生包括COx、H2O、NHx的产物，因此，选择气体H2和N2用于第二干蚀刻操作。产物COx和H2O可以为气相，并且可以从等离子体室520泵出。产物NHx的部分保留在接触孔605的底部或侧壁表面上。通过在室内520中的等离子体环境下与气体H2和N2反应，CHO-基聚合物薄膜然后被逐渐消耗。换句话说，在图4中形成的薄残余物膜610的组分可以改变以形成如图8中所示的另一残余物膜810。残余物膜810可以包括CHO-基聚合物和NHx。在第二干蚀刻操作期间，产物NHx可以与硅化物接触件150和源极/漏极区130，
145的硅发生进一步的化学反应。类似地，如图9所示，在第二干蚀刻操作期间，对于FET 200而言，产物NHx可以与硅化物接触件150(未在图9中示出)和外延结构210发生进一步的化学反应。形成牺牲层905并且改变在第一干蚀刻阶段形成的薄残余物膜710以形成另一残余物膜910。具体地，牺牲层805和905来源于NHx和硅的化学反应以产生Si(NH)y。请注意，x和y可能是根据不同的化学计量的任何整数。在一些实施例中，y可以在从约1至约10的范围内。

[0040] Si(NH)y是第二干蚀刻操作的最终产物。Si(NH)y具有耐酸特性，并且因此将不被随后的湿蚀刻操作腐蚀。只要生成的牺牲层805和905能够实现相同或相似的目的，具体的形成方法不局限于上述实施例。在一些实施例中，通过利用可选的蚀刻气体，可以形成临时牺牲层805和905。在一些实施例中，可以通过利用可选的蚀刻剂形成临时牺牲层805和905。在一些实施例中，可以根据可选的化学反应形成临时牺牲层805和905。在一些实施例中，临时牺牲层805和905可以零星地形成在接触孔605和接触孔705的内侧壁上。在牺牲层805和905构建在接触孔605和接触孔705的侧壁处并且邻近第一绝缘层185和第二绝缘层190之间的界面的情况下，所述界面相对于随后引入接触孔605和接触孔705的湿蚀刻剂而言可能不是泄漏通道。

[0041] 如上所述，形成牺牲层805的原因之一是因为在干蚀刻操作之后进行湿蚀刻操作以去除不可避免地留在接触孔605的内表面上方的副产物。湿蚀刻操作可能破坏接触孔的底部以形成底切轮廓或甚至腐蚀金属栅极，更具体地，特别是当设计的部件尺寸变得越来越小。图10示出了根据本发明的一个或多个方面的在湿蚀刻操作中的FET 100的截面图。湿蚀刻是利用化学溶液来溶解晶圆表面上的材料以实现期望的图案的工艺。湿蚀刻具有诸如蚀刻、冲洗和干燥的若干步骤。在该实施例中，通过蚀刻剂温度和浓度控制湿蚀刻操作。此外，基于通过先前的干蚀刻操作留下的副产物的量来确定预定的湿蚀刻持续时间。然而，这不是本发明的限制。在实践中，只要可以以实现相同或相似的目的，可以根据不同的设计考虑因素来控制湿蚀刻操作。明确地示出了图8的残余物膜810从图10中的接触孔605的内表面去除。请注意，牺牲层805仍保持完整，并且因此，硅化物接触件150、重掺杂的源极/漏极区145和栅电极175保持不被破坏。也可以对图11中示出的FET 200实施湿蚀刻操作。

[0042] 如名称所示，临时牺牲层805是临时的构建层以在湿蚀刻期间抵抗酸腐蚀。可以通过任何适当的方法去除牺牲层805。在该实施例中，通过氩溅射至少部分地去除牺牲层805。氩溅射是纯物理蚀刻。氩气是惰性气体，因此在该操作期间没有化学反应。通过高能氩离子，从内表面驱逐牺牲层805。纯物理蚀刻的蚀刻速率通常取决于离子轰击的通量和能量。
离子轰击的方向基本上垂直于FET 100的表面。因此，氩溅射操作可以实现图12中所示的各向异性蚀刻轮廓，图12示出了根据本发明的一个或多个方面的在氩溅射操作中的FET 100的截面图。氩溅射操作保持驱逐牺牲层805，直至暴露出硅化物接触件150的顶面。如图13所示，可以采用氩溅射操作以至少部分地去除覆盖在FET 200的底部接触孔705周围的牺牲层
905。

[0043] 可以通过任何其他适当的方法去除临时牺牲层805和905，并且不限制于氩溅射或甚至物理蚀刻。在暴露出硅化物接触件150的顶面之后，可以执行诸如冲洗和干燥的若干进一步步骤以清洗接触孔605和接触孔705。在该实施例中，钨用于填充接触孔605和705。钨是最常用的金属以填充接触孔和形成所谓的插塞以连接金属层和硅或在不同的金属层之间连接。CVD钨膜具有良好的台阶覆盖和间隙填充能力。然而，本发明不旨在将填充在接触孔605和705中的导电材料限制于钨。

[0044] 公开了与用于蚀刻接触孔的机制相关的制造操作，接触孔用于将金属栅极器件的S/D区连接至其他器件。提供了与半导体器件的制造加工相关的若干实施例和图，并且也示出了相关的蚀刻环境。也公开了用于蚀刻介电层的干蚀刻气体。干蚀刻气体包括H2和N2，其中，干蚀刻气体能够与前述干法蚀刻操作的副产物化学地反应。所述反应(即，干蚀刻气体和副产物)的产物然后与硅反应以形成耐酸层。应当理解，所公开的方法和蚀刻气体可以用于制造其他类型的固态器件并且用于改进其他类型的后续半导体加工。所公开的方法保护诸如接触孔的底部的特定的位置不形成底切轮廓。所公开的方法也有效地防止金属栅极受到从相邻的接触孔渗透的酸溶液的腐蚀。结果，可以改进整体器件良率。新干蚀刻气体配方可以用于提议的干蚀刻方法并且形成耐腐蚀层。然而，干蚀刻气体不限制于与相同公开中的干蚀刻操作结合使用。

[0045] 本发明的一些实施例提供了一种制造半导体器件的方法。方法包括：提供半导体衬底；在半导体衬底中至少部分地形成导电区；在衬底上方形成介电层；在介电层上方形成硬掩模，硬掩模具有位于导电区上方的开口；通过第一蚀刻气体干蚀刻介电层以形成凹进的部件，其中，因此在凹进的部件的底部处暴露出导电区的表面，并且在凹进的部件的内表面处形成副产物膜；以及通过第二蚀刻气体干蚀刻介电层，其中，第二蚀刻气体与副产物膜和导电区化学反应，并且因此在凹进的部件的底部周围构建牺牲层。

[0046] 在本发明的一些实施例中，第一蚀刻气体包括含氟化学物质。

[0047] 在本发明的一些实施例中，第一蚀刻气体包括CF4和CHF3。

[0048] 在本发明的一些实施例中，第二蚀刻气体包括H2和N2。

[0049] 在本发明的一些实施例中，H2气体的流速在从约80sccm至约150sccm的范围内。

[0050] 在本发明的一些实施例中，N2气体的流速在从约80sccm至约150sccm的范围内。

[0051] 在本发明的一些实施例中，牺牲层包括Si(NH)x，其中，x在从约1至约10的范围内。

[0052] 在本发明的一些实施例中，该方法还包括：通过使用湿蚀刻剂湿蚀刻凹进的部件。

[0053] 在本发明的一些实施例中，该方法还包括：去除部分牺牲层。

[0054] 本发明的一些实施例提供了一种制造半导体器件的方法。方法包括：提供半导体衬底；在半导体衬底中至少部分地形成硅外延区；在衬底上方形成介电层；在介电层上方形成硬掩模；通过蚀刻气体干蚀刻介电层以形成凹进的部件，其中，因此在凹进的部件的底部处暴露出硅外延区的表面；在凹进的部件的底部周围构建牺牲层；以及通过使用湿蚀刻剂湿蚀刻凹进的部件；其中，牺牲层是抗湿蚀刻剂腐蚀的。

[0055] 在本发明的一些实施例中，该方法还包括：去除部分牺牲层。

[0056] 在本发明的一些实施例中，硅外延区是源极或漏极区，并且凹进的部件是接触孔。

[0057] 在本发明的一些实施例中，在凹进的部件的底部周围构建牺牲层包括构建牺牲层以覆盖硅外延区的暴露表面和介电层和硅外延区之间的边界。

[0058] 在本发明的一些实施例中，蚀刻气体包括含氟化学物质。

[0059] 在本发明的一些实施例中，在凹进的部件的内表面处形成副产物膜，并且构建牺牲层包括：向凹进的部件提供反应剂以与副产物膜和硅外延区的暴露表面反应。

[0060] 在本发明的一些实施例中，反应剂包括H2和N2。

[0061] 在本发明的一些实施例中，副产物膜包括聚合物，并且牺牲层包括Si(NH)x，其中，x在从约1至约10的范围内。

[0062] 本发明的一些实施例提供了一种用于蚀刻介电层的干蚀刻气体，干蚀刻气体包括H2和N2，其中，干蚀刻气体能够与前述干蚀刻操作的副产物和与硅化学反应以形成耐酸层。

[0063] 在本发明的一些实施例中，前述干蚀刻操作采用前述干蚀刻气体，干蚀刻气体包括含氟化学物质。

[0064] 在本发明的一些实施例中，副产物包括聚合物。

[0065] 上面概述了若干实施例的特征，使得本普通技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域技术人员也应该意识到，这种等构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以进行多种变化、替换以及改变。

[0066] 为了解决现有技术中的问题，根据本发明的一些实施例，提供了一种制造半导体器件的方法，所述方法包括：提供半导体衬底；在所述半导体衬底中至少部分地形成导电区；在所述衬底上方形成介电层；在所述介电层上方形成硬掩模，所述硬掩模具有位于所述导电区上方的开口；通过第一蚀刻气体干蚀刻所述介电层以形成凹进的部件，其中，因此在所述凹进的部件的底部处暴露出所述导电区的表面，并且在所述凹进的部件的内表面处形成副产物膜；以及通过第二蚀刻气体干蚀刻所述介电层，其中，所述第二蚀刻气体与所述副产物膜和所述导电区化学反应，并且因此在所述凹进的部件的底部周围构建牺牲层。

[0067] 在上述方法中，其中，所述第一蚀刻气体包括含氟化学物质。

[0068] 在上述方法中，其中，所述第一蚀刻气体包括含氟化学物质；其中，所述第一蚀刻气体包括CF4和CHF3。

[0069] 在上述方法中，其中，所述第二蚀刻气体包括H2和N2。

[0070] 在上述方法中，其中，所述第二蚀刻气体包括H2和N2；其中，H2气体的流速在从约80sccm至约150sccm的范围内。

[0071] 在上述方法中，其中，所述第二蚀刻气体包括H2和N2；其中，N2气体的流速在从约80sccm至约150sccm的范围内。

[0072] 在上述方法中，其中，所述牺牲层包括Si(NH)x，其中，x在从约1至约10的范围内。

[0073] 在上述方法中，还包括：通过使用湿蚀刻剂湿蚀刻所述凹进的部件。

[0074] 在上述方法中，还包括：去除部分所述牺牲层。

[0075] 根据本发明的另一些实施例，提供了一种制造半导体器件的方法，所述方法包括：提供半导体衬底；在所述半导体衬底中至少部分地形成硅外延区；在所述衬底上方形成介电层；在所述介电层上方形成硬掩模；通过蚀刻气体干蚀刻所述介电层以形成凹进的部件，其中，因此在所述凹进的部件的底部处暴露出所述硅外延区的表面；在所述凹进的部件的底部周围构建牺牲层；以及通过使用湿蚀刻剂湿蚀刻所述凹进的部件；其中，所述牺牲层是抗所述湿蚀刻剂腐蚀的。

[0076] 在上述方法中，还包括：去除部分所述牺牲层。

[0077] 在上述方法中，其中，所述硅外延区是源极或漏极区，并且所述凹进的部件是接触孔。

[0078] 在上述方法中，其中，所述硅外延区是源极或漏极区，并且所述凹进的部件是接触孔；其中，在所述凹进的部件的底部周围构建所述牺牲层包括构建所述牺牲层以覆盖所述硅外延区的暴露表面以及所述介电层和所述硅外延区之间的边界。

[0079] 在上述方法中，其中，所述蚀刻气体包括含氟化学物质。

[0080] 在上述方法中，其中，在所述凹进的部件的内表面处形成副产物膜，并且构建所述牺牲层包括：向所述凹进的部件提供反应剂以与所述副产物膜和所述硅外延区的暴露表面反应。

[0081] 在上述方法中，其中，在所述凹进的部件的内表面处形成副产物膜，并且构建所述牺牲层包括：向所述凹进的部件提供反应剂以与所述副产物膜和所述硅外延区的暴露表面反应；其中，所述反应剂包括H2和N2。

[0082] 在上述方法中，其中，所述硅外延区是源极或漏极区，并且所述凹进的部件是接触孔；其中，在所述凹进的部件的底部周围构建所述牺牲层包括构建所述牺牲层以覆盖所述硅外延区的暴露表面以及所述介电层和所述硅外延区之间的边界。

[0083] 在上述方法中，其中，所述蚀刻气体包括含氟化学物质。

[0084] 在上述方法中，其中，在所述凹进的部件的内表面处形成副产物膜，并且构建所述牺牲层包括：向所述凹进的部件提供反应剂以与所述副产物膜和所述硅外延区的暴露表面反应。

[0085] 在上述方法中，其中，在所述凹进的部件的内表面处形成副产物膜，并且构建所述牺牲层包括：向所述凹进的部件提供反应剂以与所述副产物膜和所述硅外延区的暴露表面反应；其中，所述反应剂包括H2和N2；其中，所述副产物膜包括聚合物，并且所述牺牲层包括Si(NH)x，其中，x在从约1至约10的范围内。

[0086] 根据本发明的又一些实施例，提供了一种用于蚀刻介电层的干蚀刻气体，所述干蚀刻气体包括H2和N2，其中，所述干蚀刻气体能够与前序干蚀刻操作的副产物和与硅化学反应以形成耐酸层。

[0087] 在上述干蚀刻气体中，其中，前序干蚀刻操作采用前序干蚀刻气体，所述干蚀刻气体包括含氟化学物质。

[0088] 在上述干蚀刻气体中，其中，所述副产物包括聚合物。