衬底处理装置及半导体器件的制造方法

摘要

本发明将提供能够抑制晶体管的特性的偏差的结构作为目的。该结构具有：处理室；气体供给部，其向上述处理室供给硬掩膜形成气体；衬底载置部，其载置有形成有被蚀刻膜的第n批次的衬底Wn；加热部，其内包于所述衬底载置部；控制部，其基于在所述第n批次之前处理的第m批次的衬底Wm的蚀刻信息来控制所述加热部的温度分布。

权利要求

1.一种衬底处理装置，具有：

处理室；

气体供给部，其向所述处理室供给硬掩膜形成气体；

衬底载置部，其载置有形成有被蚀刻膜的第n批次的衬底Wn；

加热部，其内包于所述衬底载置部；以及

控制部，其基于在所述第n批次之前被处理的第m批次的衬底Wm的蚀刻信息来控制所述加热部的温度分布，所述衬底Wm的蚀刻信息为作为衬底的中心的中心面和作为所述中心面的外周的外周面的蚀刻率信息，或所述中心面和所述外周面中的被蚀刻膜的宽度的信息，所述控制部以下述方式进行控制：在所述衬底Wm的蚀刻信息为表示所述外周面的蚀刻率比所述中心面的蚀刻率高、或者所述外周面中的被蚀刻膜的宽度比所述中心面中的被蚀刻膜的宽度窄的信息的情况下，控制所述温度分布以使形成于所述衬底Wn的硬掩膜层的在所述外周面的膜厚比在所述中心面的膜厚厚，在所述衬底Wm的蚀刻信息为表示所述外周面的蚀刻率比所述中心面的蚀刻率小、或者所述外周面中的被蚀刻膜的宽度比所述中心面中的宽度宽的信息的情况下，控制所述温度分布以使形成于所述衬底Wn的硬掩膜层的在所述中心面的膜厚比在所述外周面的膜厚厚。

2.根据权利要求1所述的衬底处理装置，其特征在于，所述加热部具有加热所述中心面的中央区域加热器和加热所述外周面的外部区域加热器，在所述衬底Wm的蚀刻信息为表示所述外周面的蚀刻率比所述中心面的蚀刻率高、或者所述外周面中的被蚀刻膜的宽度比所述中心面中的被蚀刻膜的宽度窄的信息的情况下，在控制所述温度分布时，将所述外部区域加热器的温度控制得比中央区域加热器的温度高。

3.根据权利要求2所述的衬底处理装置，其特征在于，在控制所述温度分布时，将形成所述衬底Wn的硬掩膜层时的所述外部区域加热器的温度控制得比在所述衬底Wm上形成硬掩膜层时的温度高。

4.根据权利要求1所述的衬底处理装置，其特征在于，所述加热部具有加热所述中心面的中央区域加热器和加热所述外周面的外部区域加热器，在所述衬底Wm的蚀刻信息为表示所述外周面的蚀刻率比所述中心面的蚀刻率小、或者所述外周面中的被蚀刻膜的宽度比所述中心面中的宽度宽的信息的情况下，在控制所述温度分布时，将所述中央区域加热器的温度控制得比外部区域加热器的温度高。

5.根据权利要求4所述的衬底处理装置，其特征在于，在控制所述温度分布时，将所述中央区域加热器的温度控制得比在所述衬底Wm上形成硬掩膜层时的温度高。

6.根据权利要求5所述的衬底处理装置，其特征在于，在控制所述温度分布时，将所述外部区域加热器的温度控制为维持在所述衬底Wm上形成硬掩膜层时的温度。

7.根据权利要求1所述的衬底处理装置，其特征在于，所述硬掩膜层为氮化硅膜。

8.根据权利要求1所述的衬底处理装置，其特征在于，所述被蚀刻膜为栅电极层。

9.一种半导体器件的制造方法，具有：

将形成有被蚀刻膜的第n批次的衬底Wn载置于内包于处理室的衬底载置部上的工序；

基于在所述第n批次之前被处理的第m批次的衬底Wm的蚀刻信息来控制所述衬底Wn的面内温度分布的工序；以及对所述处理室供给硬掩膜形成气体的工序，

所述衬底Wm的蚀刻信息为作为衬底的中心的中心面和作为所述中心面的外周的外周面的蚀刻率信息，或所述中心面和所述外周面中的被蚀刻膜的宽度的信息，在控制所述面内温度分布的工序中，在所述衬底Wm的蚀刻信息为表示所述外周面的蚀刻率比所述中心面的蚀刻率高、或者所述外周面中的被蚀刻膜的宽度比所述中心面中的被蚀刻膜的宽度窄的信息的情况下，控制所述温度分布以使形成于所述衬底Wn的硬掩膜层的在所述外周面的膜厚比在所述中心面的膜厚厚，在所述衬底Wm的蚀刻信息为表示所述外周面的蚀刻率比所述中心面的蚀刻率小、或者所述外周面中的被蚀刻膜的宽度比所述中心面中的宽度宽的信息的情况下，控制所述温度分布以使形成于所述衬底Wn的硬掩膜层的在所述中心面的膜厚比在所述外周面的膜厚厚。

说明书

衬底处理装置及半导体器件的制造方法

技术领域

[0001] 本发明涉及衬底处理装置，半导体器件的制造方法、程序。

背景技术

[0002] 近几年，半导体器件有高集成化的趋势。伴随于此，半导体器件所采用的晶体管的图案尺寸被显著微细化。例如在形成晶体管的栅电极时实施。栅电极的宽度在45nm代晶体管的情况，要求例如小于40nm。这些图案通过硬掩膜和/或抗蚀剂膜的形成工序、光刻工序、以及蚀刻工序等形成。

发明内容

[0003] 发明要解决的课题

[0004] 然而采用多个晶体管的半导体器件的情况，为了抑制性能的偏差，要求统一各晶体管的性能。为了统一性能，优选统一与影响晶体管的特性的沟道长度相当的栅电极宽度。栅电极宽度的偏差的允许值为例如栅电极宽度的约10％左右。

[0005] 因此本发明的目的在于，提供能够抑制晶体管的特性的偏差的结构。

[0006] 用于解决课题的手段

[0007] 根据本发明的一个方式，提供一种结构，具有：

[0008] 处理室；

[0009] 气体供给部，其向上述处理室供给硬掩膜形成气体；

[0010] 衬底载置部，其载置有形成有被蚀刻膜的第n批次的衬底Wn；

[0011] 加热部，其内包于上述衬底载置部；以及

[0012] 控制部，其基于在上述第n批次之前被处理的第m批次的衬底Wm的蚀刻信息来控制上述加热部的温度分布。

[0013] 发明效果

[0014] 根据本发明，能够提供可抑制栅电极宽度的偏差的结构。

附图说明

[0015] 图1是说明本发明的一实施方式的栅电极的形成方法的说明图。

[0016] 图2是本发明的一实施方式的单片式的成膜装置的概略结构图。

[0017] 图3是说明本发明的一实施方式的单片式的成膜装置的簇射头的说明图。

[0018] 图4是说明本发明的一实施方式的成膜工序的流程图。

[0019] 图5是说明本发明的一实施方式的蚀刻装置的说明图。

[0020] 图6是说明实施了蚀刻工序的衬底的说明图。

[0021] 图7是说明实施了蚀刻工序的衬底的说明图。

[0022] 附图标记说明

[0023] 2000：衬底处理装置

[0024] 200:晶片(衬底)

[0025] 201:处理空间

[0026] 209:排气缓冲室

[0027] 211:衬底载置面

[0028] 222:排气管

[0029] 230:簇射头

具体实施方式

[0030] ＜本发明的第一实施方式＞

[0031] 以下，关于本发明的一实施方式的半导体制造方法(也称为衬底处理方法)，参照附图进行说明。

[0032] 在本实施方式中，作为处理对象的衬底，例如可举出制作半导体器件(半导体元器件)的半导体晶片衬底(以下，简称为“晶片”。)。

[0033] (1)栅电极形成工序

[0034] 使用图1说明本实施方式中的栅电极形成工序。

[0035] (硬掩膜层形成工序)

[0036] 使用图1的(A)(B)进行说明。在形成于图1的(A)所记载的晶片200上的Poly-Si膜101上，通过使用了后述的成膜装置的成膜工序，形成如图的(B)所记载的那样作为硬掩膜层的氮化硅膜(SiN膜)102。Poly-Si膜101是之后成为栅电极的层，也称为被蚀刻膜。硬掩膜层102也具有作为防反射膜的作用。

[0037] 在此，说明形成硬掩膜层的理由。伴随着近几年的微细化，在后述的抗蚀剂形成工序中要求抗蚀剂的薄膜化。然而，由于伴随着薄膜化，抗蚀剂的耐蚀刻性恶化，所以有时在蚀刻工序中抗蚀剂消失。因此，采用在位于抗蚀剂下部的防反射膜等上使用耐蚀刻性较高的硬掩膜的方法。

[0038] (抗蚀剂膜形成工序)

[0039] 使用图1的(C)进行说明。在硬掩膜层102上，使用抗蚀剂涂布装置而形成抗蚀剂膜103。

[0040] (曝光工序)

[0041] 使用图1的(D)进行说明。在抗蚀剂膜103上形成了蚀刻掩膜103后，用曝光装置曝光所希望的图案。

[0042] (蚀刻工序)

[0043] 使用图1的(E)进行说明。曝光工序之后，使用后述的蚀刻装置，进行基于等离子体的干式蚀刻处理而在Poly-Si膜101上形成槽。在槽上，在之后的工序中，埋入例如由氮化硅膜等构成的绝缘膜。

[0044] (抗蚀剂膜/硬掩膜层除去工序)

[0045] 使用图1的(F)进行说明。蚀刻工序之后，除去位于Poly-Si膜101的上方的抗蚀剂膜103、硬掩膜层102。

[0046] 如以上那样在晶片200上形成多片Poly-Si膜101。

[0047] (2)衬底处理装置(成膜装置)的结构

[0048] 接着，说明形成硬掩膜层的衬底处理装置2000。衬底处理装置也被称为成膜装置。本实施方式的衬底处理装置构成为对作为处理对象的衬底每一次处理一片衬底的单片式衬底处理装置。

[0049] 以下，关于本实施方式的衬底处理装置的结构，参照图2进行说明。图2是本实施方式的单片式的衬底处理装置的概略结构图。

[0050] (处理容器)

[0051] 如图2所示，衬底处理装置2000具有处理容器202。处理容器202构成为例如横截面为圆形且扁平的密封容器。另外，处理容器202例如由铝(Al)和不锈钢(SUS)等金属材料构成。在处理容器202内形成有：处理作为衬底的硅晶片等晶片200的处理空间201、和在将晶片200向处理空间201搬送时供晶片200通过的搬送空间203。处理容器202由上部容器202a和下部容器202b构成。在上部容器202a与下部容器202b之间设置了分隔板204。

[0052] 在上部容器202a的内部的外周端缘近旁设有排气缓冲室209。

[0053] 在下部容器202b的侧面设置有与闸阀205相邻的衬底搬入搬出口206，晶片200经由衬底搬入搬出口206在与未图示的搬送室之间移动。在下部容器202b的底部设置有多个提升销207。

[0054] (衬底载置部)

[0055] 在处理空间201内设有支承晶片200的衬底载置部。衬底载置部主要具有载置晶片200的衬底载置面211、在表面具有衬底载置面211的衬底载置台212以及由衬底载置台212内包的作为加热源的加热器213。在衬底载置台212中，在与提升销207对应的位置分别设置有供提升销207贯通的贯通孔214。

[0056] 衬底载置台212由轴217支承。轴217贯通处理容器202的底部，并且在处理容器202的外部与升降机构218连接。通过使升降机构218工作而使轴217和衬底载置台212升降，能够使载置在衬底载置面211上的晶片200升降。需要说明的是，轴217的下端部的周围由波纹管219覆盖，处理容器202内部被气密性地保持。

[0057] 衬底载置台212在晶片200的搬送时下降至衬底载置面211与衬底搬入搬出口206相对的位置(晶片搬送位置)，在晶片200的处理时，如图1所示，晶片200上升至处理空间201内的处理位置(晶片处理位置)。

[0058] 具体而言，在使衬底载置台212下降至晶片搬送位置时，提升销207的上端部从衬底载置面211的上表面突出，提升销207从下方支承晶片200。另外，在使衬底载置台212上升至晶片处理位置时，提升销207从衬底载置面211的上表面埋没，衬底载置面211从下方支承晶片200。需要说明的是，由于提升销207与晶片200直接接触，所以优选以例如石英、氧化铝等材质形成。

[0059] 加热器213是能够将作为晶片200中心的中心面和作为该中心面的外周的外周面分别单独地进行加热控制的结构。具有例如设于衬底载置面211的中心，从上方观察呈圆周状的中央区域加热器213a和同样地呈圆周状且设于外部区域加热器213a的外周的外部区域加热器213b。中央区域加热器213a将晶片的中心面进行加热，外部区域加热器213b将晶片的外周面进行加热。

[0060] 中央区域加热器213a、外部区域加热器213b分别经由加热器电力提供线与加热器温度控制部215连接。加热器温度控制部215通过控制向各加热器的电力供给来控制晶片200的中心面、外周面的温度。

[0061] 衬底载置台213中内包有测量晶片200的温度的温度测量器216a和温度测量器216b。温度测量器216a设置于衬底载置台212的中心部以测量中央区域加热器213a附近的温度。温度测量器216b设置于衬底载置台212的外周部以测量外部区域加热器213b附近的温度。温度测量器216a、温度测量器216b与温度信息接收部216c连接。用各温度测量器测量的温度发送至温度信息接收部216c。温度信息接收部216c将接收的温度信息向后述的控制器260发送。控制器260基于接收的温度信息和后述的蚀刻信息而控制加热器温度。此外，将温度测量器216a、温度测量器216b、温度信息接收部216c作为集中温度检测部216。

[0062] (簇射头)

[0063] 在处理空间201的上部(气体供给方向上游侧)设有作为气体分散机构的簇射头230。在簇射头230的盖231设有气体导入口231a、231b。在该气体导入口231a、231b连接后述的气体供给系统。从气体导入孔231a、231b导入的气体被供给到簇射头230的缓冲空间232。

[0064] 缓冲空间232具有第一缓冲空间232a和第二缓冲空间232b。第一缓冲空间232a内包于分散板234。第二缓冲空间232b构成于盖231与分散板234之间。

[0065] 簇射头230具有分散板234。分散版234使从气体导入孔231a、231b供给的气体分散。该分散板234的上游侧为缓冲空间232b，下游侧为处理空间201。在分散板234上如后述那样设有多个贯通孔234c、贯通孔234d。分散板234配置成与衬底载置面211相对。

[0066] (气体供给系统)

[0067] 在设于簇射头230的盖231上的气体导入孔231a贯通有作为第一气体供给管的气体供给管243a。在气体导入孔231b连接有作为第二气体供给管的气体供给管242。气体供给管243a与内包于后述的簇射头234的缓冲空间232a连接。气体供给管242通过向231b的连接而与缓冲空间232b连通。

[0068] 气体供给管244a经由远程等离子体单元(RPU)244e连接于气体供给管242。

[0069] 从包含第一气体供给管243a的第一气体供给系统243主要供给第一气体，从包含第二气体供给管242、气体供给管244a的第二气体供给系统242主要供给第二气体。

[0070] (第一气体供给系统)

[0071] 从上游方向开始，在第一气体供给管243a上依次设置有第一气体供给源243b、作为流量控制器(流量控制部)的质量流量控制器(MFC)243c以及作为开闭阀的阀243d。然后，从第一气体供给管243a将第一气体经由MFC243c、阀243d，供给至缓冲室232a内。

[0072] 第一气体为处理气体之一，例如是含有Si(硅)元素的原料即六氯乙硅烷(Hexachlorodisilane)(Si2Cl6，简称：HCDS)气体。需要说明的是，作为第一气体，在常温常压下可以是固体、液体以及气体中任一者。在第一气体在常温常压下为液体的情况下，可在第一气体供给源243b与质量流量控制器243c之间设置未图示的气化器。在此，设为气体来进行说明。

[0073] 主要由第一气体供给管243a、MFC243c、阀243d构成第一气体供给系统243。需要说明的是，可以认为在第一气体供给系统243包含第一气体供给源243b和后述的第一惰性气体供给系统。此外，第一气体供给系统243供给作为处理气体之一的第一气体，因此其相当于处理气体供给系统之一。

[0074] 在第一气体供给管243a的阀243d的下游侧，连接有第一惰性气体供给管246a的下游端。从上游方向开始，在第一惰性气体供给管246a上依次设置有惰性气体供给源246b、作为流量控制器(流量控制部)的质量流量控制器(MFC)246c以及作为开闭阀的阀246d。并且，从第一惰性气体供给管246a将惰性气体经由MFC246c、阀246d、第一气体供给管243a而供给到缓冲空间232a内。

[0075] 惰性气体作为第一气体的载体气体发挥作用，优选使用不与第一气体发生反应的气体。具体而言，例如可使用氮气(N2)。此外，除了N2气体以外，能够使用例如氦气(He)、氖气(Ne)、氩气(Ar)等稀有气体。

[0076] 主要由第一惰性气体供给管246a、MFC246c以及阀246d构成第一惰性气体供给系统。需要说明的是，也可认为在第一惰性气体供给系统中包含惰性气体供给源246b、第一气体供给管243a。此外，第一惰性气体供给系统可以认为包含于第一气体供给系统243。

[0077] (第二气体供给系统)

[0078] 在与第二气体供给管242连接的气体供给管244a的下游设置有RPU244e。从上游方向开始，在上游依次设置有第二气体供给源244b、作为流量控制器(流量控制部)的质量流量控制器(MFC)244c以及作为开闭阀的阀244d。并且，从气体供给管244a将第二气体经由MFC244c、阀244d、RPU244e、气体供给管242而供给到簇射头230内。第二气体通过远程等离子体单元244e而成为等离子体状态，被照射到晶片200上。

[0079] 第二气体是处理气体之一，例如使用氨气(NH3)。

[0080] 主要由第二气体供给管242、气体供给管244a、MFC244c、阀244d构成第二气体供给系统244。需要说明的是，可以认为在第二气体供给系统244包含第二气体供给源244b、RPU244e和后述的第二惰性气体供给系统。此外，第二气体供给系统244供给作为处理气体之一的第二气体，因此其相当于处理气体供给系统的另一个。

[0081] 在气体供给管244a的阀244d的下游侧，连接有第二惰性气体供给管247a的下游端。从上游方向开始，在第二惰性气体供给管247a上依次设置有惰性气体供给源247b、作为流量控制器(流量控制部)的质量流量控制器(MFC)247c以及作为开闭阀的阀247d。并且，从第二惰性气体供给管247a将惰性气体经由MFC247c、阀247d、气体供给管244a、RPU244e、第二气体供给管242而供给到簇射头230内。

[0082] 惰性气体作为第二气体的载体气体或稀释气体发挥作用。具体而言，例如可使用氮气(N2)。此外，除了N2气体外，可以使用例如氦气(He)、氖气(Ne)、氩气(Ar)等稀有气体。

[0083] 主要由第二惰性气体供给管247a、MFC247c以及阀247d构成第二惰性气体供给系统。需要说明的是，也可认为在第二惰性气体供给系统中包含惰性气体供给源247b、第二气体供给管243a、RPU244e。此外，第二惰性气体供给系统可以认为包含于第二气体供给系统244。

[0084] 主要由第一气体供给系统、第二气体供给系统构成气体供给部。此外，能够认为将惰性气体供给系统、簇射头包含于气体供给部。而且，能够将第一气体和第二气体总称为硬掩膜形成气体。

[0085] (气体排气系统)

[0086] 将处理容器202的气氛排出的排气系统具有与处理容器202连接的排气管222。排气管222经由设置于排气缓冲室209的上表面或侧方的排气孔221而与排气缓冲室209内连接。在排气管222设有将与排气缓冲室209连通的处理空间201内控制为规定压力的压力控制器即APC(Auto Pressure Controller)223。APC223具有可调整开度的阀体(未图示)，根据来自后述的控制器260的指示而调整排气管222的流导。在排气管222，在APC223的下游侧设有排气泵224。排气泵224经由排气管222将排气缓冲室209及与其连通的处理空间201的气氛排出。此外，在排气管222，在APC223的下游侧或上游侧、或这二者设有未图示的阀。主要由排气管222、APC223、排气泵224、及未图示的阀构成气体排气系统。

[0087] (簇射头)

[0088] 接着，使用图3说明簇射头230的详细构造。

[0089] 簇射头230具有第一缓冲空间232a和第二缓冲空间232b，各自的缓冲空间的气氛被隔离。具体而言，第一缓冲空间232a内包于分散板234，将作为分散板234的一部分的上壁234a作为边界，与缓冲空间232b分开。

[0090] 分散板234具有与处理空间201相接触的下壁234b。在下壁234b上设置有与第一缓冲空间232a连通的多个贯通孔234c。而且，设置有与第二缓冲空间232b连通的多个贯通孔234d。贯通孔234c与贯通孔234d沿径向交替地设置，构成为从各自的贯通孔供给的气体被均匀地供给至晶片200上。另外，贯通孔234d内包于将上壁234a和下壁234b连接起来的柱
234e。

[0091] 第一气体供给管243a经由气体导入孔231a、缓冲空间232b而与上壁234a连接。通过连接，第一气体供给管243a与第一缓冲空间232a连通。

[0092] 第一缓冲空间232a是具有将贯通孔234d内包的柱234e，并且沿径向连通的空间。从第一气体供给管243a供给的气体在第一缓冲空间232a被分散，经由多个分散孔234c供给至处理空间201。

[0093] 第二缓冲空间232b构成于上壁234a与顶板231之间。在上壁234a设置有贯通孔234d，气体供给管242与贯通孔234d连通。从气体供给管242供给的气体经由贯通孔234d供给至处理空间201。

[0094] (控制器)

[0095] 成膜装置2000具有控制成膜装置2000的各部的动作的控制器260。控制器260至少具有运算部261和存储部262。控制器260与上述各构成连接，根据上位控制器和/或使用者的指示来从存储部262调出程序和/或制程，并根据其内容控制各构成的动作。具体而言，控制器260控制闸阀205、升降机构218、加热器213、MFC243c、244c、246c、247c、阀243d、244d、246d、247d、APC223、排气泵224等的动作。

[0096] 控制器260与工厂内的上位装置连接。控制器260设为能够接收作为与本成膜装置不同的装置的蚀刻装置中的与蚀刻工序的衬底处理相关的信息等。控制器260不仅能够基于本成膜装置的信息的独立(standalone)的控制，而且能够基于在其他工序中使用的装置的信息控制各构成的动作。

[0097] 需要说明的是，控制器260可以构成作为专用计算机，也可以构成作为通用计算机。例如，准备存储了上述程序的外部存储装置(例如磁带、软盘、硬盘等磁盘；CD、DVD等光盘；MO等光磁盘；USB存储器、存储卡等半导体存储器)，通过使用该外部存储装置263向通用的计算机安装程序而能构成本实施方式的控制器260。

[0098] 此外，用于向计算机供给程序的手段不限于经由外部存储装置263提供的情况。例如也可以使用互联网或专用线路等通信手段，不经由外部存储装置263地提供程序。需要说明的是，存储部262、外部存储装置263构成为计算机可读取记录介质。以下，也将它们统括地简称为记录介质。需要说明的是，在本说明书中使用了记录介质这样的措辞的情况下，有时仅包含存储部262，有时仅包含外部存储装置263，或者包含上述两者。

[0099] (3)成膜工序

[0100] 接下来，使用图4说明关于使用了成膜装置2000的硬掩膜层的成膜工序(图1的(B))的详细。作为被蚀刻膜的多晶硅膜成膜在作为对象的晶片上。此外，在以下的说明中，构成成膜装置2000的各部分的动作被控制器260控制。

[0101] 在此关于使用HCDS气体作为第一气体(第一处理气体)，使用NH3作为第二气体(第二处理气体)，在晶片200上作为硅含有膜形成SiN(氮化硅)膜的例子进行说明。此外，SiN膜形成为硬掩膜层102。

[0102] (衬底搬入载置工序：S102)

[0103] 在成膜装置2000中，首先，使衬底载置台212下降到晶片200的搬送位置，由此使提升销207贯通于衬底载置台212的贯通孔214。结果，提升销207成为比衬底载置台212表面仅突出了规定高度量的状态。接着，打开闸阀205而使搬送空间203与移载室(未图示)连通。然后，使用晶片移载机(未图示)从该移载室将晶片200搬入搬送空间203，将晶片200移载到提升销207上。由此，晶片200以水平姿势被支承于从衬底载置台212的表面突出的提升销207上。

[0104] 在将晶片200搬入处理容器202内后，使晶片移载机向处理容器202之外退避，关闭闸阀205将处理容器202内密闭。其后，通过使衬底载置台212上升，将晶片200载置于设于衬底载置台212的衬底载置面211上，进而使衬底载置台212上升，由此使晶片200上升到前述的处理空间201内的处理位置。

[0105] 在晶片200被搬入到搬送空间203后，当上升到处理空间201内的处理位置时，打开在气体排气系统中的阀，使排气缓冲室209与APC223之间连通，并使APC223与排气泵224之间连通。APC223通过调整排气管222的流导来控制基于排气泵224的排气缓冲室209的排气流量，将与排气缓冲室209连通的处理空间201维持在规定压力。需要说明的是，其他排气系统的阀维持关闭状态。此外，将第一气体排气系统的阀关闭时，是在将位于TMP的上游侧的阀为关闭状态之后，通过将位于TMP的下游侧的阀为关闭状态，稳定地维持TMP的动作。

[0106] (衬底加热工序：S104)

[0107] 向埋入到衬底载置台212的内部的中央区域加热器213a、外部区域加热器213b供给电力，控制为使晶片200的表面成为规定的温度分布。此时，中央区域加热器213a、外部区域加热器213b的温度通过基于由温度检测部216a、温度检测部216b检测到的温度信息和蚀刻工序(E)后的膜信息等来控制对加热器213的通电情况而加以调整。控制中央区域加热器213a、外部区域加热器213b而使此时的晶片200的温度例如成为从250℃至700℃，优选从
300℃至650℃，更优选从350℃至600℃的范围内。

[0108] 如此，控制晶片200的表面温度成为规定的范围内。另外，在此将衬底搬入载置工序(S102)和衬底加热工序(S104)作为分开的工序进行说明，也可以不限定于此，平行地进行这两个工序。

[0109] (成膜工序：S106)

[0110] 在衬底加热工序(S104)之后，进行处理气体供给工序(S106)。

[0111] 在处理气体供给工序(S106)中，首先，将阀243d设为打开并控制MFC243c来供给作为规定流量的第一气体的HCDS气体。与此并行，将阀244d设为打开并控制MFC243c来供给规定流量的第二气体。此时，经由预先起动的RPU244e，因此作为第二气体的氨气以等离子体状态被供给至处理空间201。

[0112] 具体而言，在供给第一处理气体(HCDS)时，打开阀243d，并调整质量流量控制器243c以使第一气体的流量成为规定流量，由此开始向处理空间201内的第一气体的供给。第一气体的供给流量例如为100～500sccm。第一气体被簇射头230分散而均匀地供给到处理空间201内的晶片200上。此时，第一处理气体优选使用主要受热能影响支配的气体。由于主要受热能支配，所以基于后述的温度分布控制的膜厚控制变得容易。

[0113] 此时，打开第一惰性气体供给系统的阀246d，从第一惰性气体供给管246a供给惰性气体(N2气体)。惰性气体的供给流量例如为500～5000sccm。需要说明的是，可以从吹扫气体供给系统的第三气体供给管245a流过惰性气体。

[0114] 在供给第二处理气体(NH3气体)时，打开阀244d，经由远程等离子体单元244e、簇射头230，开始向处理空间201内的第二气体的供给。此时，调整MFC244c以使第二气体的流量成为规定流量。第二气体的供给流量例如为1000～10000sccm。

[0115] 等离子体状态的第二气体通过簇射头230分散，而被均匀地供给至处理空间201内的晶片200上，与晶片200上的HCDS发生反应，在晶片200上生成作为硬掩膜层的SiN膜。

[0116] 此时，打开第二惰性气体供给系统的阀247d，从第二惰性气体供给管247a供给惰性气体(N2气体)。惰性气体的供给流量例如为500～5000sccm。

[0117] 此时的处理空间201内的处理温度、处理压力被控制在第一气体与第二气体进行反应而能够形成SiN膜的范围。此时的处理室201内的压力设为例如1～13300Pa，优选为20～1330Pa的范围内的压力。

[0118] (衬底搬出工序：S108)

[0119] 在被蚀刻膜即多晶硅膜上形成了作为硬掩膜层的SiN膜之后，通过与搬入载置工序102相反的顺序搬出晶片200。搬出后，将形成有被蚀刻膜的未处理的晶片200搬入到处理室，进行相同的处理。

[0120] (处理片数判定工序：S110)

[0121] 在由以上各工序构成的成膜工序之后，判定在处理气体供给工序(S106)中处理的晶片200是否达到了规定片数(S110)。

[0122] 如果在处理气体供给工序(S106)中处理的晶片200未达到规定的片数，其后，接着开始对待机的新晶片200的处理，因此移至衬底搬入载置工序(S102)。此外，在对规定片数的晶片200实施了处理气体供给工序(S106)的情况下结束1批次的衬底处理。

[0123] 如在前述栅电极形成工序说明的那样，在成膜工序中形成了硬掩膜层后，经由抗蚀剂膜形成工序、曝光工序，用蚀刻装置实施蚀刻工序。

[0124] 然而，在蚀刻工序结束后确认了柱状的多晶硅膜的宽度后，发现在衬底面内的由Poly-Si膜构成的栅电极的宽度在晶片的中心与其外周不一致。基于发明者的锐意研究的结果是，得知在蚀刻工序中，晶片的中心的蚀刻率与其外周的蚀刻率不同是偏差的原因之一。

[0125] 以下说明在晶片的中心和其外周的蚀刻率不同的理由。

[0126] 首先，说明一般的蚀刻装置。在蚀刻工序中实施基于等离子体的干式蚀刻的情况，使用例如图5那样的蚀刻装置5000。蚀刻装置5000在容器501内具有平行平板型等离子体电极，被供给的蚀刻气体由此成为等离子体状态。在图5中，兼为载置晶片200的载置部的下部电极502和兼为供给气体的簇射头的上部电极503构成为平行平板电极。在电极上分别连接有电源。

[0127] 在图5中，504是支承下部电极501的圆筒状的支承部，506是用于排出容器501内的气氛的排气管。在排气管506设置由阀等构成的排气控制部507来控制排气量。使泵连接于排气管506的前端，将容器501内的气氛排出。在下部电极502与容器501之间形成有流路508。流路508在从上方观察的情况下构成为圆周状。

[0128] 上部电极503在内部设有气体流路，并且在与晶片200相对的面设有分散孔。气体流路连接有气体供给管509。在气体供给管上设置有控制气体供给的阀和质量流量控制器等的气体供给控制部510。气体供给控制部510控制从未图示的蚀刻气体源供给的气体的流量等。用箭头表示的气体511经由上部电极503被供给至上部电极503与下部电极502之间的空间。被供给的蚀刻气体通过上部电极503、下部电极502成为等离子体状态，将晶片200上的膜进行蚀刻。

[0129] 在蚀刻中所使用的气体经由流路508从排气管506排出。在继续进行蚀刻时，通过气体供给控制部510与排气控制部507的配合而将处理容器501内的压力调整为所希望的压力而进行蚀刻处理。

[0130] 在用蚀刻装置5000那样的单片装置处理衬底的情况下，虽然调整处理容器501内的压力和气体流量、排气量等而调整为规定的处理条件，但会引起接下来的问题。

[0131] 说明第一问题。在蚀刻装置5000的情况下，由于构造上的问题，蚀刻气体经由作为晶片200外周的流路508而从排气管506排出。例如在为了缩短蚀刻时间而增加与晶片200碰撞的蚀刻气体的体积来提高蚀刻效率的情况下，升高处理容器501内的压力，或提高气体供给/排气时的流速而使气体容易扩散。这样的情况，与晶片中心面200a上相比气体以高速被供给到晶片外周面200b上。因此，晶片外周面的蚀刻气体的供给量比晶片中心面多。即，晶片外周面的等离子体密度比晶片中心面的等离子体密度高。由于这样的情况，所以认为晶片外周面200b的蚀刻率比晶片中心面200a高。

[0132] 说明第二问题。例如在为了缩短了蚀刻时间而提高等离子体密度而提高蚀刻效率的情况下，考虑增加对电极的电力供给量。然而，由于磁场集中在上部电极503中央部的下方的空间(即晶片中心面200a上方空间)，所以上部电极503中央部的下方的空间的等离子体密度变得比上部电极503的外周的下方的空间(即晶片外周面200b的上方空间)的等离子体密度高。由于成为这样的状况，所以认为晶片中心面200a的蚀刻率比晶片外周面200b高。

[0133] 接下来，关于在晶片的中心与其外周蚀刻率不同的情况的问题点，使用图6、图7进行说明。

[0134] 图6是说明作为第一问题的晶片外周面200b的蚀刻率比晶片中心面200a高的情况的图。在此将晶片中心面200a的蚀刻率设为Ra1，将晶片外周面的蚀刻率设为Rb1。而且，将形成于晶片中心面200a上的poly-Si膜称为101a，将硬掩膜称为102a，将抗蚀剂膜称为103a。将形成于晶片外周面200b上的poly-Si膜称为101b，将硬掩膜称为102b，将抗蚀剂膜称为103b。

[0135] 在以在晶片中心面200a上不残留蚀刻残渣的方式与中心侧蚀刻率Ra1的蚀刻时间相配合而进行蚀刻的情况下，由于外周侧蚀刻率Rb1的蚀刻率较高，所以在晶片外周面200b上蚀刻气体的供给量与中心侧相比变多。

[0136] 如前述那样，伴随着近几年的微细化，抗蚀剂膜被薄膜化，当暴露在大量蚀刻气体下时，抗蚀剂膜也会被蚀刻。而且，由于抗蚀剂膜其本身被蚀刻，所以形成于抗蚀剂膜下方的硬掩膜的上部暴露在蚀刻气体下。虽然硬掩膜具有一定程度的耐蚀刻性，但暴露在大量蚀刻气体的情况下会被蚀刻。其结果是，硬掩膜102b的宽度方向的一部分会被蚀刻而不能维持所希望的宽度。因此，在硬掩膜102b的下方，由多根柱状构成的Poly-Si膜101b被蚀刻，各自的柱变得比所希望的宽度细。而且，长时间暴露在蚀刻气体中，从而在Poly-Si膜101b上引起了底切(undercut)，所以不能维持所希望的宽度。

[0137] 如以上的说明那样，在晶片外周面200b上形成有比晶片中心面200a的Poly-Si膜101a细的Poly-Si膜101b。因此，在晶片200的中心面与外周面上栅电极的宽度出现偏差。

[0138] 图7是说明作为第二问题的晶片中心面200a的蚀刻率比晶片外周面200b高的情况的图。在此将晶片中心面200a的蚀刻率作为Ra2，将晶片外周面的蚀刻率作为Rb2。而且，将形成于晶片中心面200a上的poly-Si膜称为101a、将硬掩膜称为102a、将抗蚀剂膜称为103a。将形成于晶片外周面200b上的poly-Si膜称为101b、将硬掩膜称为102b、将抗蚀剂膜称为103b。

[0139] 在以在晶片外周200b上不残留蚀刻残渣的方式，与外周侧蚀刻率Rb2相配合进行蚀刻的情况下，由于中心侧蚀刻率Ra2的蚀刻率较高，所以在晶片中心面200a上与外周侧相比蚀刻气体的供给量变多。

[0140] 如前述那样，伴随着近几年的微细化，抗蚀剂膜被薄膜化，当暴露在大量蚀刻气体下时，抗蚀剂膜也会被蚀刻。而且，由于抗蚀剂膜其自身被蚀刻，所以形成于抗蚀剂膜下方的硬掩膜的上部被暴露在蚀刻气体下。虽然硬掩膜具有一定程度的蚀刻气体耐性，但在暴露在大量蚀刻气体下的情况会被蚀刻。作为其结果，硬掩膜102a的宽度方向的一部分会被蚀刻而不能维持所希望的宽度。因此，形成于硬掩膜102a下方的Poly-Si膜101a也被削去，变得比所希望的宽度细。而且，由于暴露在等离子体密度较高的蚀刻气体下，所以在Poly-Si膜101a上引起了底切，各柱不能维持所希望的宽度。

[0141] 由于成为这样的状况，所以如图7记载那样，在晶片中心面200a上形成有比晶片外周面200b的Poly-Si膜101b细的柱状的Poly-Si膜101a。因此，在晶片200的中心面与外周面上在栅电极的宽度出现偏差。

[0142] 如以上说明那样，在进行干式蚀刻的情况下，难以统一在晶片面内栅电极的宽度。

[0143] 因此在本实施方式中，在用新处理的批次(称为第n批次)的晶片Wn的成膜工序形成硬掩膜时，根据蚀刻工序结束的完成处理批次(称为第m批次)的晶片的蚀刻信息，控制膜厚分布以使硬掩膜的膜厚在晶片200的中心面与外周面上不同。在此所谓蚀刻信息是指晶片200的中心面、外周面中的蚀刻率、蚀刻后的被蚀刻膜(Poly-Si膜101)的柱的宽度和其分布。关于晶片200的中心面、外周面中的蚀刻率，观察例如第m批次的蚀刻结果而进行计算。关于被蚀刻膜的柱的宽度，在蚀刻处理后，使用现有的测定装置进行测定。

[0144] 以下，关于使硬掩膜的膜厚在晶片200的中心面与外周面不同的具体的方法和使膜厚不同的理由进行说明。从第n批次而言，将第m批次的晶片称为“其他衬底”或“衬底Wm”。与此相对的，将新处理的批次晶片简称为“衬底”或“衬底Wn”。

[0145] 完成了蚀刻工序的第m批次的其他衬底(衬底Wm)的蚀刻信息是表示如图6那样Poly-Si膜101a的宽度比Poly-Si膜101b宽的信息的情况，或是表示衬底外周200b的蚀刻率比晶片中心面200a的蚀刻率高的信息的情况下，在第n批次的处理中，控制成膜装置200以使晶片外周面200b的硬掩膜102b比硬掩膜102a厚。

[0146] 作为具体的控制，在成膜装置2000的外部区域加热器213b的温度比中央区域加热器213a的温度高的状态下实施处理气体供给工序(S106)。更好的是，使处理Wn时的加热器231b的温度比处理Wm时的温度高。另外，处理Wn时的加热器231a的温度维持处理Wm时的温度。

[0147] 当晶片温度较高时，气体的反应被促进，硬掩膜102的成膜率变高。因此硬掩膜102b的厚度变得比硬掩膜102a厚。此时，硬掩膜101a、硬掩膜101b的厚度设为至少在规定的蚀刻时间中不露出Poly-Si膜101程度的厚度。

[0148] 优选的是，将硬掩膜102a的厚度设为Ha1，将硬掩膜102b的厚度设为Hb1，将蚀刻处理时间设为t时，优选成为“Ha1＞Ra1×t”，“Hb1＞Rb1×t”的关系。通过设为这样的关系，即使晶片中心面的蚀刻率比外周面高，也能够更可靠地防止硬掩膜的过度蚀刻和底切。因此，在晶片面内，能够形成均匀的栅电极宽度。

[0149] 另外，在蚀刻工序结束的第m批次的其他衬底(衬底Wm)的蚀刻信息是表示如图7那样Poly-Si膜101b的宽度比Poly-Si膜101a宽的信息的情况，或是表示衬底外周面的蚀刻率比衬底外周的蚀刻率高的信息的情况，在第n批次的处理中，将晶片中心面200a的硬掩膜102a控制得比硬掩膜102b厚。

[0150] 作为具体的控制，在使成膜装置2000的中央区域加热器213a的温度比外部区域加热器213b的温度高的状态下实施处理气体供给工序(S106)，控制温度分布以使膜厚分布为规定的范围内。更好的是，处理Wn时的外部区域231b的温度维持处理Wm时的温度。另外，处理Wn时的中央区域加热器231a的温度设为比处理Wm时的温度高。

[0151] 如前述那样，当晶片温度较高时气体的反应被促进，硬掩膜102的成膜率变高。因此硬掩膜102a的厚度变得比硬掩膜102b厚。此时，硬掩膜101a、硬掩膜101b的厚度设为至少在规定的蚀刻时间中不露出Poly-Si膜101的程度的厚度。

[0152] 优选的是，将硬掩膜102a的厚度设为Ha2，将硬掩膜102b的厚度设为H2，将蚀刻处理时间设为t时，优选成为“Ha2＞Ra2×t”，“Hb2＞Rb2×t”的关系。通过设为这样的关系，即使晶片中心面的蚀刻率比外周高，也能够更可靠地防止硬掩膜的过度蚀刻和底切。因此，在晶片面内，能够设为均匀的栅电极宽度。

[0153] 像这样，根据本发明，即使之前的批次(第m批次)中在蚀刻工序后的Poly-Si膜的宽度中存在偏差，由于在之后的批次(第n批次)中基于第m批次的蚀刻信息而调整硬掩膜的膜厚，所以能够将Poly-Si膜的宽度收敛于所希望的范围内。

[0154] 另外，在以上的实施例中，分为晶片200的中心面、外周面进行了说明，也可以不限定于此，在对径向在更细分化的区域控制晶片温度。例如，也可以分为衬底中心、外周、中心与外周之间等这三个区域。

[0155] 另外，在此作为硬掩膜，将氮化硅膜作为例子进行了说明，也可以不限定于此，为例如氮化硅膜。

[0156] 另外，作为包含硅的气体，优选使用本实施例的说明中使用的HCDS那样的主要受热能影响支配的气体。由于主要受热能支配，所以基于温度分布控制的膜厚控制是容易的。

[0157] 另外，作为包含硅的气体，除了HCDS以外，可以使用DCS(二氯硅烷)，氨基硅烷类的4DMAS(四(二甲基氨基)硅烷，Si(N(CH3)2)4)，3DMAS(三(二甲氨基)硅烷，Si(N(CH3)2)3H)，
2DEAS(二(二乙氨基)硅烷，Si(N(C2H5)2)2H2)，BTBAS(二(叔丁基氨基)硅烷，SiH2(NH(C4H9))2)等有机原料。另外，也可以使用TCS(四氯硅烷，SiCl4)、SiH4(甲硅烷)、Si2H6(乙硅烷)等。

[0158] 另外，作为含氮气体，除了NH3气体以外，还可以使用N2气体、N2H4气体或N3H8气体等。

[0159] 另外，用作为第m批次的处理产品化的衬底进行说明，也可以不限定于制品化而使用虚拟衬底等。

[0160] 另外，将在本实施方式中使两种气体在衬底上反应而形成膜的方法作为例子进行了说明，但并不局限于此，如果能够成膜，也可以使用例如1种气体，或3种以上的气体。

[0161] 而且，以在本实施方式中两种气体同时存在于处理空间内的方式供给气体，但也可以并不局限于此，例如交替地对处理空间供给气体。

[0162] ＜本发明的优选的方式＞

[0163] 以下，关于本发明的优选的方式进行附记。

[0164] ＜附记1＞

[0165] 根据本发明的一个方式，提供一种衬底处理装置，具有：

[0166] 处理室；

[0167] 气体供给部，其向上述处理室供给硬掩膜形成气体；

[0168] 衬底载置部，其载置有形成有被蚀刻膜的第n批次的衬底Wn；

[0169] 加热部，其内包于上述衬底载置部；以及

[0170] 控制部，其基于在上述第n批次之前被处理的第m批次的衬底Wm的蚀刻信息来控制上述加热部的温度分布。

[0171] ＜附记2＞

[0172] 根据本发明的其他方式，提供附记1记载的衬底处理装置，

[0173] 上述衬底Wm的蚀刻信息为作为衬底的中心的中心面的蚀刻率信息和作为上述中心面的外周的外周面的蚀刻率信息，或上述中心面和上述外周面的被蚀刻膜的宽度的信息。

[0174] ＜附记3＞

[0175] 根据本发明的又一其他方式，提供附记2记载的衬底处理装置，

[0176] 上述衬底Wm的蚀刻信息为表示上述外周面的蚀刻率比上述中心面的蚀刻率高的信息的情况下，将上述温度分布控制为形成于上述衬底Wn的硬掩膜层的上述外周面的膜厚比上述中心面的膜厚厚。

[0177] ＜附记4＞

[0178] 根据本发明的又一其他方式，提供附记2记载的衬底处理装置，

[0179] 上述加热部具有加热上述中心面的中央区域加热器和加热上述外周面的外部区域加热器，

[0180] 在控制上述温度分布时，将上述外部区域加热器的温度控制得比中央区域加热器的温度高。

[0181] ＜附记5＞

[0182] 根据本发明的又一其他方式，提供附记4记载的衬底处理装置，

[0183] 在控制上述温度分布时，将形成上述衬底Wn的硬掩膜层时的上述外部区域加热器的温度控制得比在上述衬底Wm上形成硬掩膜层时的温度高。

[0184] ＜附记6＞

[0185] 根据本发明的又一其他方式，提供附记5记载的衬底处理装置，

[0186] 在控制上述温度分布时，将上述中央区域加热器的温度控制为维持在上述衬底Wm上形成硬掩膜层时的温度。

[0187] ＜附记7＞

[0188] 根据本发明的又一其他方式，提供附记2记载的衬底处理装置，

[0189] 在上述衬底Wm的蚀刻信息为表示上述外周面中的被蚀刻膜的宽度比上述中心面中的被蚀刻膜的宽度窄的信息的情况下，控制上述温度分布以使形成于上述衬底Wn的硬掩膜层的在衬底外周的膜厚比在衬底外周面的膜厚厚。

[0190] ＜附记8＞

[0191] 根据本发明的又一其他方式，提供附记7记载的衬底处理装置，

[0192] 上述加热部具有加热上述中心面的中央区域加热器和加热上述外周面的外部区域加热器，

[0193] 在控制上述温度分布时，将上述外部区域加热器的温度控制得比上述中央区域加热器的温度高。

[0194] ＜附记9＞

[0195] 根据本发明的又一其他方式，提供附记8记载的衬底处理装置，

[0196] 在控制上述温度分布时，将上述外部区域加热器温度控制得比在上述衬底Wm上形成硬掩膜层时的温度高。

[0197] ＜附记10＞

[0198] 根据本发明的又一其他方式，提供附记9记载的衬底处理装置，

[0199] 在控制上述温度分布时，将上述中央区域加热器的温度控制为维持在上述衬底Wm上形成硬掩膜层时的温度。

[0200] ＜附记11＞

[0201] 根据本发明的又一其他方式，提供附记2记载的衬底处理装置，

[0202] 在上述衬底Wm的蚀刻信息为表示在上述外周面中的蚀刻率比上述中心面中的蚀刻率小的信息的情况下，控制上述温度分布以使形成于上述衬底Wn的硬掩膜层的在上述中心面的膜厚比在上述外周面的膜厚厚。

[0203] ＜附记12＞

[0204] 根据本发明的又一其他方式，提供附记11记载的衬底处理装置，

[0205] 上述加热部具有加热上述中心面的中央区域加热器和加热上述外周面的外部区域加热器，

[0206] 在控制上述温度分布时，将上述中央区域加热器的温度控制得比外部区域加热器的温度高。

[0207] ＜附记13＞

[0208] 根据本发明的又一其他方式，提供附记12记载的衬底处理装置，

[0209] 在控制上述温度分布时，将上述中央区域加热器的温度控制得比在上述衬底Wm上形成硬掩膜层时的温度高。

[0210] ＜附记14＞

[0211] 根据本发明的又一其他方式，提供附记13记载的衬底处理装置，

[0212] 在控制上述温度分布时，将上述外部区域加热器的温度控制为维持在上述衬底Wm上形成硬掩膜层时的温度。

[0213] ＜附记15＞

[0214] 根据本发明的又一其他方式，提供附记2记载的衬底处理装置，

[0215] 上述衬底Wm的蚀刻信息为表示在上述外周面中的被蚀刻膜的宽度比上述中心面中的被蚀刻膜的宽度宽的信息的情况下，将上述温度分布控制为形成于上述衬底Wn的硬掩膜层的在上述中心面的膜厚比在上述外周面的膜厚厚。

[0216] ＜附记16＞

[0217] 根据本发明的又一其他方式，提供附记15记载的衬底处理装置，

[0218] 在控制上述温度分布时，将上述中央区域加热器的温度控制得比上述外部区域加热器的温度高。

[0219] ＜附记17＞

[0220] 根据本发明的又一其他方式，提供附记16记载的衬底处理装置，

[0221] 在控制上述温度分布时，将上述中央区域加热器的温度控制得比在上述衬底Wm上形成硬掩膜层时的温度高。

[0222] ＜附记18＞

[0223] 根据本发明的又一其他方式，提供附记17记载的衬底处理装置，

[0224] 在控制上述温度分布时，将上述外部区域加热器的温度控制为维持在上述衬底Wm上形成硬掩膜层时的温度。

[0225] ＜附记19＞

[0226] 根据本发明的又一其他方式，提供从附记1～18之内的任一项记载的衬底处理装置，

[0227] 上述硬掩膜层为氮化硅膜。

[0228] ＜附记20＞

[0229] 根据本发明的又一其他方式，提供从附记1～19之内的任一项记载的衬底处理装置，

[0230] 上述被蚀刻膜为栅电极层。

[0231] ＜附记21＞

[0232] 根据本发明的又一其他方式，提供一种半导体器件的制造方法，具有：

[0233] 将形成有被蚀刻膜的第n批次的衬底Wn载置于内包于处理室的衬底载置部上的工序；

[0234] 基于在上述第n批次之前处理的第m批次的衬底Wm的蚀刻信息来控制上述衬底Wn的面内温度分布的工序；以及

[0235] 对上述处理室供给硬掩膜形成气体的工序。

[0236] ＜附记22＞

[0237] 根据本发明的又一其他方式，提供一种使计算机执行的程序，具有：

[0238] 将形成有被蚀刻膜的第n批次的衬底Wn载置于内包于处理室的衬底载置部上的工序；

[0239] 基于在上述第n批次之前被处理的第m批次的衬底Wm的蚀刻信息来控制上述衬底Wn的面内温度分布的工序；以及

[0240] 对上述处理室供给硬掩膜形成气体的工序。

[0241] ＜附记23＞

[0242] 根据本发明的又一其他方式，提供一种计算机能够读取的存储介质，将如下工序存储在使计算机执行的程序中，

[0243] 将形成有被蚀刻膜的第n批次的衬底Wn载置于内包于处理室的衬底载置部上的工序；

[0244] 基于在上述第n批次之前被处理的第m批次的衬底Wm的蚀刻信息来控制上述衬底Wn的面内温度分布的工序；以及

[0245] 对上述处理室供给硬掩膜形成气体的工序。