全晶圆边封转让专利
申请号 : CN201610051978.X
文献号 : CN106057686B
文献日 : 2018-11-16
发明人 : G·巴赞 , T·F·霍顿
申请人 : 格罗方德半导体公司
摘要 :
权利要求 :
1.一种形成边封的方法,该边封合围晶圆的产品区域并且是位于晶圆的周界,该方法包含:在该晶圆的该产品区域上形成可渗透层,其中,该可渗透层的外缘与该晶圆的外缘相隔第一间距;
在该晶圆上形成横向相邻于该可渗透层并与其接触的下金属填角,其中,该下金属填角的外缘与该晶圆的该外缘相隔第二间距,其中,该第二间距小于该第一间距;
在该可渗透层上、该下金属填角上、以及横向相邻于该下金属填角的晶圆的外区域上形成非可渗透介电层,其中,该非可渗透介电层的外缘与该晶圆的该外缘相隔第三间距,而且其中,该第三间距小于该第二间距;
在该非可渗透介电层上形成上金属填角,其中,该上金属填角的外缘与该下金属填角的外缘垂直对准,使得该上金属填角的该外缘与该晶圆的该外缘相离该第二间距;以及在该非可渗透介电层及该上金属填角上形成覆盖层,其中,该覆盖层的外缘与该非可渗透介电层的该外缘垂直对准,使得该覆盖层的该外缘与该晶圆的该外缘相隔该第三间距。
2.如权利要求1所述的方法,其中,该第一间距的范围是自1.6mm至3mm。
3.如权利要求1所述的方法,其中,该第二间距的范围是自1.5mm至2.5mm。
4.如权利要求1所述的方法,其中,该第三间距的范围是自0.7mm至1.3mm。
5.如权利要求1所述的方法,其中,该非可渗透介电层及该覆盖层包含二氧化硅。
6.如权利要求1所述的方法,其中,该下金属填角及该上金属填角包含铜。
7.一种形成边封的方法,该边封合围晶圆的产品区域并且位于该晶圆的周界,该方法包含:在该晶圆上形产品区域,其中,该产品区域包含直接位在该晶圆上的可渗透层、位在该可渗透层上的非可渗透的介电层的内部分、以及位在该介电层的该内部分上的覆盖层的内部分;
在该晶圆上形成相邻于并接触该产品区域的外缘的填角区域,其中,该填角区域包含直接位在该晶圆上的下金属填角、位在该下金属填角上的该介电层的中间部分、位在该介电层的该中间部分上的上金属填角、以及位在该上金属填角上的该覆盖层的中间部分,其中,该上金属填角与该下金属填角垂直对准;以及在该晶圆上形成相邻于并接触该填角区域的外缘的介电延展区,其中,该介电延展区包含直接位在该晶圆上的该介电层的外部分、及位在该介电层上的该覆盖层的外部分,而且其中,该介电延展区具有与该晶圆的外缘相离一间距的外缘。
8.如权利要求7所述的方法,其中,该产品区域的外缘以范围自1.6mm至3mm的间距与该晶圆的该外缘隔开。
9.如权利要求7所述的方法,其中,该填角区域的外缘以范围自1.5mm至2.5mm的间距与该晶圆的该外缘隔开。
10.如权利要求7所述的方法,其中,该介电延展区的外缘以范围自0.7mm至1.3mm的间距与该晶圆的该外缘隔开。
11.如权利要求7所述的方法,其中,该介电层包含氧化硅。
12.如权利要求7所述的方法,其中,该下金属填角及该上金属填角包含铜。
13.如权利要求7所述的方法,其中,该覆盖层包含氧化硅。
14.一种合围产品区域并位于晶圆的周界的边封结构,该边封结构包含:位在该晶圆的产品区域上的可渗透层,其中,该可渗透层的外缘与该晶圆的外缘相隔第一间距;
位在该晶圆上的横向相邻于该可渗透层并与其接触的下金属填角,其中,下金属填角的外缘与该晶圆的该外缘相隔第二间距,其中,该第二间距小于该第一间距;
位在该可渗透层上、该下金属填角上、以及相邻于该下金属填角的晶圆的外区域上的非可渗透的介电层,其中,该介电层的外缘与该晶圆的该外缘相隔第三间距,而且其中,该第三间距小于该第二间距;
位在该介电层上的上金属填角,其中,该上金属填角的外缘与该下金属填角的外缘垂直对准,使得该上金属填角的该外缘与该晶圆的该外缘相离该第二间距;以及位在该介电层及该上金属填角上的覆盖层,其中,该覆盖层具有与该介电层的该外缘垂直对准的外缘,使得该覆盖层的该外缘与该晶圆的该外缘相离该第三间距。
15.如权利要求14所述的结构,其中,该第一间距的范围是自1.6mm至3mm。
16.如权利要求14所述的结构,其中,该第二间距的范围是自1.5mm至2.5mm。
17.如权利要求14所述的结构,其中,该第三间距的范围是自0.7mm至1.3mm。
18.如权利要求14所述的结构,其中,该介电层包含氧化硅。
19.如权利要求14所述的结构,其中,该下金属填角及该上金属填角包含铜。
20.如权利要求14所述的结构,其中,该覆盖层包含氧化硅。
说明书 :
全晶圆边封
技术领域
背景技术
典型是在各单独芯片的下层周围形成。
产生多个单独芯片按照设计刻意互连的全晶圆,常用的芯片密封方法便不足以保护晶圆免
受湿气影响,因为在全晶圆上,每一层都是在没有足够防湿层的情况下伸抵晶圆的边缘。因此,提供全晶圆边封(edge seal)是有必要的。
发明内容
二间距,其中该第二间距小于该第一间距;在该可渗透层上、在该下金属填角上、以及在相邻于该下金属填角的该晶圆的外缘上形成非可渗透的介电层,其中介电层的外缘与该晶圆
的该外缘相隔第三间距,而且其中该第三间距小于该第二间距;在该介电层上形成上金属
填角,其中该上金属填角的外缘与该下金属填角的外缘垂直对准,使得该上金属填角的该
外缘与该晶圆的该外缘相离该第二间距;以及在该介电层及该上金属填角上形成覆盖层,
其中该覆盖层的外缘与该介电层的该外缘垂直对准,使得该覆盖层的该外缘与该晶圆的该
外缘相隔该第三间距。
触该产品区域的外缘的填角区域,其中该填角区域包含直接位在该晶圆上的下金属填角、
位在该下金属填角上的该介电层的中间部分、位在该介电层的该中间部分上的上金属填
角、以及位在该上金属填角上的该覆盖层的中间部分,其中该上金属填角与该下金属填角
垂直对准;以及在该晶圆上形成相邻于并接触该填角区域的外缘的介电延展区,其中该介
电延展区包含直接位在该晶圆上的该介电层的外部分、及位在该介电层上的该覆盖层的外
部分,而且其中该介电延展区具有与该晶圆的外缘相离一间距的外缘。
二间距,其中该第二间距小于该第一间距;位在该可渗透层上、该下金属填角上、以及相邻于该下金属填角的晶圆的外区域上的非可渗透的介电层,其中该介电层的外缘与该晶圆的
该外缘相隔第三间距,而且其中该第三间距小于该第二间距;位在该介电层上的上金属填
角,其中该上金属填角的外缘与该下金属填角的外缘垂直对准,使得该上金属填角的该外
缘与该晶圆的该外缘相离该第二间距;以及位在该介电层及该上金属填角上的覆盖层,其
中该覆盖层具有与该介电层的该外缘垂直对准的外缘,使得该覆盖层的该外缘与该晶圆的
该外缘相离该第三间距。
附图说明
具体实施方式
加说明。在其它实例中,本领域已知的一些处理步骤或操作可能根本未加以说明。应了解的是,以下说明反而聚焦于本发明各项具体实施例独特的特征或元件。
形成的个别芯片免受湿气影响。在典型的晶圆制造过程中,各芯片是用遮罩个别进行图形
化,该遮罩是以一个芯片接着一个芯片的方式在整个晶圆上步进。因此,图形可包括用于在各单独芯片周围建立周界的特征。一旦晶圆分切(切割)成个别芯片,各芯片的周界便可当
作防湿层使用。
技术,可用更有效的方式保护全晶圆免受湿气影响。下文参考图1A至图9B详述形成全晶圆
边封以防湿气侵入的方法、以及所产生的结构。
括砷化镓、砷化铟、及磷化铟。晶圆102可包括一或多层,举例如主体基材层、埋置型绝缘体层、及上半导体层。埋置型绝缘体层可包含介电材料,举例来说,但非限制,二氧化硅。晶圆
102可包括形成于其上的一或多个电气装置,举例而言,例如电容器、开关、电感器、电阻器、电池、二极体、电晶体、换能器、光感测器、光电伏打电池、闸流器、或电气装置的任何组合。
晶圆102可包括晶圆缺口104。晶圆缺口104(未按比例)可在制造期间用于指示晶圆102的结
晶面、或在制造程序期间用于晶圆的定向。晶圆102可包括多个个别芯片106,该多个个别芯片可为全芯片或部分芯片。全芯片可位在产品区域107里,该产品区域是位于晶圆102的内
区域108里。部分芯片可位于晶圆102的外区域110及内区域108里。内区域108可含有产品区域107中的完整芯片、以及一或多个相邻于产品区域107外侧边的部分芯片。外区域110亦可包含一或多个部分芯片。部分芯片是由含有完整芯片的产品区域107及晶圆102的外缘所约
束。应注意的是,这些具体实施例中说明的虽然是晶圆102,举例如矩形玻璃基材等其它材料及形状所组成的晶圆也可加以使用。
多孔介电层,例如(但非限制)含SiCO介电膜。
3.0mm等。在一较佳具体实施例中,间距D220可以是大约2.4mm。应注意的是,间距D220相比于常用的芯片制造技术可更大。晶圆102的内区域108典型为扩到最大以增加全芯片的产生数
目。这可导致常用的可渗透层与晶圆的外缘之间有更小的间距(例如:1.5mm)。如前述,可渗透层204可在晶圆102的整个表面上方沉积。可渗透层204可通过亦称作边珠(edge bead)移
除的微影切边(litho-edge cut),从外区域110移除;因而属于全晶圆程序,而不是芯片-遮罩级程序。
如:电镀、电泳沈积、低电位沉积、无电式镀覆、化学气相沉积、物理气相沉积、原子层沉积或其组合。下金属层304可由相对于可渗透层204不透湿气的金属或金属的组合所组成。在一
较佳具体实施例中,下金属层304可以是组成的铜。尽管图中未显示,本领域技术人员仍将了解内区域108上形成的可渗透层204有部分可经蚀刻以形成线路及/或贯孔开口。在此类
具体实施例中,开口(图未示)可用下金属层304过量装填。在外区域110中,下金属层304可包覆可渗透层204的外侧边,并且可与晶圆102的上表面接触。在常用的芯片制造过程中,在晶圆上形成下介电层前都可能无法形成金属层,因此,金属层可能未与晶圆102接触,下金属层304与晶圆102之间可有中介的非可渗透层。
404。在一具体实施例中,部分402可使用常用的平坦化程序来移除,举例如化学机械平坦化(CMP)。下金属填角404可具有横向相邻于可渗透层204的外缘并与其接触的内侧边。下金属填角404的外缘可与晶圆102的外缘相离间距D420,该间距的范围是自大约1.5mm至大约
2.5mm。在一较佳具体实施例中,间距D420的范围可自大约1.8mm至大约2.2mm、及介于两者之间的范围,例如(但非限制)1.8mm至2.0mm、2.0mm至2.1mm等。
至图4B所示仅形成一个可渗透层204及一个下金属填角404,但超过一个可渗透层204及超
过一个下金属填角404上下交互形成的具体实施例也有列入考量。
合适的沉积方法来形成,例如原子层沉积(ALD)、化学气相沉积(CVD)、电浆增强型化学气相沉积(PECVD)、旋涂技术、分子束沉积(MBD)、脉冲雷射沉积(PLD)、液态源雾化化学沉积
(LSMCD)、或溅镀。介电层506可由实质不透湿气的介电材料所组成,举例如(掺杂型)氧化
硅、氮化硅、氮氧化硅、SiBCN、SiOCN或其组合。在一较佳具体实施例中,介电层506可由二氧化硅所组成。基本上,非可渗透的介电层会有大于或等于约3.5的介电常数。
0.7mm至大约1.3mm及介于两者之间的范围,例如(但非限制)0.7mm至0.9mm、0.9mm至1.1mm、及1.1mm至1.3mm。在一较佳具体实施例中,间距D520可以是大约1mm。另外,介电层506的外缘可与下金属填角404的外缘相离间距D522。间距D522的范围可自大约0.2mm至大约1.5mm及介于两者之间的范围,例如(但非限制)包括0.2mm至0.5mm、0.5mm至0.7mm、0.7mm至1.5mm等。
在一较佳具体实施例中,间距D522的范围可自大约0.6mm至大约1mm及介于两者之间的范围,例如(但非限制)包括0.6mm至0.8mm、0.7mm至0.9mm、0.8mm至1mm等。在一具体实施例中,介电层506的外缘可延展以交会晶圆缺口104(若有的话)。
印刷也属于异常,因为许多程序与图形因子相依(例如,CMP及反应性离子蚀刻),印刷在晶圆102全区上方因而通常保持一样。在本发明的具体实施例中,为关闭部分芯片上方的印
刷,以避免外区域110里出现贯孔未装填或部分装填的可能性,贯孔未装填或部分装填可能在介电层506中产生破坏,并且提供透湿路径。单镶嵌具体实施例同样也列入考量。
佳具体实施例中,侧壁608与下金属填角404的内侧边垂直对准(align)(即在内区域108的
边缘上),并且与晶圆102的外缘相离间距D220(图2A)。在一具体实施例中,形成侧壁608可让后续形成的上金属填角在下金属填角404上方垂直对准。
304所述的方法。上金属层706可由不透水的金属或金属组合所组成。在一较佳具体实施例
中,上金属层706可以是组成的铜,并且可包括铜衬垫层(例如(但非限制)Ta/TaN、MnSiO)或覆盖层。应注意的是,下金属层304亦可包括衬垫层。在一具体实施例中,上金属层706可包覆介电层506的外缘,并且可延展以包覆晶圆102位在外区域110里的一部分。上金属层706
的外侧边与晶圆的边缘的间距可通过其中一个金属层进行沉积程序期间使用的边缘环来
测定。
的上表面得以曝露。此部分802可通过本领域已知的任何方法来移除,例如:蚀刻或常用的平坦化程序,举例如CMP。上金属填角804可具有与下金属填角404的外缘垂直对准的外缘。
上金属填角804可具有位在晶圆缺口104的内侧边上的外缘。上金属填角804可具有与侧壁
608接触并与下金属填角404的内缘垂直对准的内缘。上金属填角804的宽度范围可自大约
0.2mm至大约1mm及介于两者之间旳范围,例如(但非限制)包括0.2mm至0.5mm、0.4mm至
0.8mm、0.7mm至1mm等。
角区域904这两个横向相邻区域界定。介电延展区902可自晶圆102的装置层向上延展,并且可包括介电层506的外部分及覆盖层910的外部分。介电延展区902可按照水平形态位于边
封906的填角区域904与离晶圆102的外缘间距D520(图5A)处之间。在晶圆102具有晶圆缺口
104的具体实施例中,介电延展区902可延展交会晶圆缺口104,而填角区域904较佳的是未
延展至晶圆缺口104。
晶圆102上包括至少一个下金属填角404,其内侧边横向相邻于可渗透层204并与其接触。在一具体实施例中,填角区域904的最外侧边与晶圆102的外缘相离间距D420(图4A)。填角区域
904的宽度W904的范围可自大约0.2mm至大约1mm及介于两者之间的范围,例如(但非限制)包括0.2mm至0.5mm、0.4mm至0.8mm、0.7mm至1mm等。在一较佳具体实施例中,宽度W904的范围可自大约0.5mm至大约0.7mm。
整个产品区域免受湿气影响。边封可围绕晶圆的周界形成,并且可合围多个全芯片。在一具体实施例中,可渗透层可在整个产品区域(即全芯片)上方形成,并且可具有与晶圆的边缘
相离实质间距的外缘,为填角区域及介电延展区提供空间。在一具体实施例中,介电延展区可延展到晶圆缺口内,而填角区域可与晶圆缺口相离一间距。填角区域及介电延展区可共
同形成相邻于可渗透层的边封,产生高抗湿密封。通过产生具有延展终端尺寸的边缘图形
及创新的图形规画,可围绕整个晶圆周缘产生坚固的密封。
所述具体实施例的范畴及精神。本文中使用的术语在选择上,是为了对市场现有技术最佳
阐释具体实施例的原理、实务应用或技术改进,或使其它本领域技术人员能够理解本文中
揭示的具体实施例。