基于校准的多通道逻辑分析仪同步触发电路

摘要

本发明公开了一种基于校准的多通道逻辑分析仪触发同步电路，由若干个N通道1位多级序列触发电路构建，N表示逻辑分析仪通道数，每个N通道1位多级序列触发电路配置一个触发字转换模块，触发字转换模块获取N位触发字和N通道同步偏差序列，生成各个N通道1位多级序列触发电路的序列触发字，以控制N通道1位多级序列触发电路的触发。本发明根据同步偏差得到各个通道的序列触发字，按照顺序进行触发，可以修正通道同步偏差的影响，提高触发电路的识别效率，进而提高数据触发采集的准确性。

权利要求

1.一种基于校准的多通道逻辑分析仪同步触发电路，由若干个N通道单元触发电路构建，N表示逻辑分析仪通道数，其特征在于，所述N通道单元触发电路为配置一个触发字转换模块的N通道1位多级序列触发电路；

触发字转换模块获取多通道逻辑分析仪的触发字设置模块发送的N位触发字(W0,W1,…,WN-1)和多通道逻辑分析仪校准电路发送的N通道同步偏差序列(Δ0,Δ1,…,ΔN-1)，其中Wn表示N通道单元触发电路中第n个通道的触发字，Δn表示第n个通道与参考通道的同步偏差值，n＝0,2,…,N-1；触发字转换模块根据同步偏差序列(Δ0,Δ1,…,ΔN-1)将N位触发字(W0,W1,…,WN-1)转换成序列触发字，发送给对应的N通道1位多级序列多级触发电路，触发字的转换方法为：搜索同步偏差序列(Δ0,Δ1,…,ΔN-1)中的最小同步偏差值Δmin，计算Δ′n＝Δn-Δmin，得到非负同步偏差序列(Δ′0,Δ′1,…,Δ′N-1)，记非负同步偏差序列(Δ′0,Δ′1,…,Δ′N-1)中最大值为M；序列触发字中第m级触发字 中第n个通道的触发字为：

其中，X表示触发字被屏蔽，m＝1,2,…,M+1。

说明书

基于校准的多通道逻辑分析仪同步触发电路

技术领域

[0001] 本发明属于逻辑分析仪技术领域，更为具体地讲，涉及一种基于校准的多通道逻辑分析仪同步触发电路。

背景技术

[0002] 逻辑分析仪作为数据域测试仪器用于对数据的观测和分析。在逻辑分析仪启动采集进程后，数据流源源不断的送入采样单元，进而完成触发判断和数据存储。因此逻辑分析仪的触发不仅提供给用户关心的数据段的捕获，同时触发信号本身也是逻辑分析仪将满足触发条件的数据流进行存储的标志。如果触发判断功能失效，那么仪器将很难准确的从数据流中捕捉到需要分析的波形，从而使仪器功能大打折扣；同时如果仪器由于自身原因引入偏差，从而使得数据流满足触发条件时而不触发，而在数据流不满足触发条件时而产生误触发，这种异常的分析结果将给用户错误的引导。

[0003] 仪器自身原因引入的偏差具体表现在通道间的不同步(称为同步偏差)，从而引起实际上原本对齐的数据，而经过仪器通道、采样、触发和存储后出现数据的对不齐。在现有技术中，一般是通过校准电路检测得到各个通道之间的同步偏差，然后采用软件根据检测得到的同步偏差将存储后的数据重新对齐。但是这种方式由于是在触发采集后进行的处理，而触发判断具有实时性，只有准确的触发判断才能保证满足触发条件的数据段成功捕获。对于单个通道的逻辑分析仪触发方式，如边沿触发、脉宽触发、毛刺触发等，多通道间的同步偏差并不影响触发的判断。而对于需要同时判断多个通道数据而产生触发的情况，如码型触发和序列触发，通道间的同步问题对触发的判断就具有较大影响。

[0004] 码型触发和序列触发均有触发通道数和触发级数的设定，其中一级码型与一级序列触发判断方法相同；而多级码型与多级序列触发的判断区别在于，码型触发仅需要多级中的任何一级满足条件即可触发，而序列触发则需要按顺序依次判断每一级是否与触发设定(触发字和屏蔽字)相符，如果其中有任何一级不相符，则不满足触发条件而不触发。

[0005] 下面以一级码型触发判断为例来说明触发同步电路的设计过程(为简化模型将触发通道数设定为8个，且采样后跟随时钟下进行触发判断的每个通道为4位并行数据)。图1是8通道1位1级码型触发电路图。如图1所示，在8通道1位1级码型触发电路(简称电路A)中，ch0～ch7同一时刻的数据chi_data分别与通道设定的触发字chi_word同或，相同则输出结果1，不同则为0(其中i对应通道数0～7，下同)。而屏蔽字chi_sword的作用在于是否忽略该通道数据与触发字同或的结果，由或门的输入输出逻辑关系可知，如果屏蔽字chi_sword为1，则表示该通道被屏蔽，即同或结果不影响触发判断。最后还需判定8个通道的数据是否均满足触发设定，即将ch0_wtrig～ch7_wtrig信号8位相与输出ch_wtrig，如果ch_wtrig为1，则8通道1级码型触发，否则不触发。8通道1位1级序列触发电路与8通道1位1级码型触发电路相同，只是在触发字方面存在区别。

[0006] 每个通道经采样后的数据实际上由串行数据转为多位并行数据，且数据跟随同步时钟进行更新。图2是8通道4位一级码型触发电路。如图2所示，8通道4位一级码型触发电路(简称电路B)以电路A为基础，在一个跟随同步时钟下同时进行4位的8通道一级码型触发。图2中将任意T时刻的4位数据分别记为T_1、T_2、T_3、T_4，其中4个部分的触发判断相互独立，任意位的ch_wtrig触发判断有效均可以使相或后的Wtrig_4bit判断有效。同时通过ch_wtrig在T_1、T_2、T_3、T_4中具体出现的地方，从而锁定8通道4位一级码型触发的位置Wtrig_Local的值(T_1、T_2、T_3、T_4分别对应于Wtrig_Local的值0、1、2、3)。

[0007] 同理8通道4位多级码型触发电路则由电路B为基础，先将多级拆分为多个一级，每个一级单独进行触发判定，最终将多级的各个Wtrig_4bit相或得到8通道4位多级码型触发的触发判断电路。同样地，8通道4位多级序列触发电路也由电路B为基础，先将多级拆分为多个一级，每个一级单独进行触发判定，然后按照触发级数顺序依次判断，直到判定到最后一级。可见在现有技术中，N通道K级D位触发电路，不管是码型触发还是序列触发，都是由N通道1位1级码型触发电路构建的，也就是说，N通道1位1级码型触发电路是N通道K级D位触发电路的单元触发电路，N通道K级D位触发电路中包含K×D个N通道1位1级码型触发电路。

[0008] 由于通道间同步偏差的存在，造成码型和序列触发等需要多个通道同时判别的情况下，以上所示的触发电路识别效率较低。

发明内容

[0009] 本发明的目的在于克服现有技术的不足，提供一种基于校准的多通道逻辑分析仪同步触发电路，将多通道1位多级序列触发电路作为多通道逻辑分析仪触发电路的单元触发电路，根据同步偏差得到各个通道的序列触发字，从而修正通道同步偏差的影响，提高触发电路的识别效率，进而提高数据触发采集的准确性。

[0010] 为实现上述发明目的，本发明基于校准的多通道逻辑分析仪同步触发电路，由若干个配置一个触发字转换模块的N通道1位多级序列触发电路构建，N表示逻辑分析仪通道数；

[0011] 触发字转换模块获取多通道逻辑分析仪的触发字设置模块发送的N位触发字(W0,W1,…,WN-1)和多通道逻辑分析仪校准电路发送的N通道同步偏差序列(Δ0,Δ1,…,ΔN-1)，其中Wn表示N通道单元触发电路中第n个通道的触发字，Δn表示第n个通道与参考通道的同步偏差值，n＝0,2,…,N-1；触发字转换模块根据同步偏差序列(Δ0,Δ1,…,ΔN-1)将N位触发字(W0,W1,…,WN-1)转换成序列触发字，发送给对应的N通道1位多级序列触发电路。

[0012] 其中，触发字转换模块中触发字的转换方法为：

[0013] 搜索同步偏差序列(Δ0,Δ1,…,ΔN-1)中的最小同步偏差值Δmin，计算Δ′n＝Δn-Δmin，得到新的同步偏差序列(Δ′0,Δ1′,…,Δ′N-1)，记同步偏差序列(Δ′0,Δ1′,…,Δ′N-1)中最大值为M；序列触发字中第m级触发字 中第n个通道的触发字为：

[0014]

[0015] 其中，X表示触发字被屏蔽，m＝1,2,…,M+1。

[0016] 本发明基于校准的多通道逻辑分析仪触发同步电路，由若干个N通道1位多级序列触发电路构建，N表示逻辑分析仪通道数，每个N通道1位多级序列触发电路配置一个触发字转换模块，触发字转换模块获取N位触发字和N通道同步偏差序列，生成各个N通道1位多级序列触发电路的序列触发字，以控制N通道1位多级序列触发电路的触发。本发明根据同步偏差得到各个通道的序列触发字，按照顺序进行触发，可以修正通道同步偏差的影响，提高触发电路的识别效率，进而提高数据触发采集的准确性。

附图说明

[0017] 图1是8通道1位1级码型触发电路；

[0018] 图2是8通道4位1级码型触发电路；

[0019] 图3是本发明基于校准的逻辑分析仪同步触发电路中一个单元触发电路的结构图；

[0020] 图4是本实施例中5级序列触发字示例图。

具体实施方式

[0021] 下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

[0022] 实施例

[0023] 本发明的基于校准的多通道逻辑分析仪同步触发电路，在原有的以若干个N通道1位1级码型触发电路构建的多通道逻辑分析仪触发电路基础上，将N通道1位1级码型触发电路采用N通道1位多级序列触发电路进行替换，并且为每个N通道1位多级序列触发电路配置一个触发字转换模块，触发字转换模块根据校准电路发送的各通道同步偏差序列，将原来用于N通道1位1级码型触发电路的触发字转换为序列触发字，以控制N通道1位多级序列触发电路的触发，实现数据的准确触发。显然，在N通道K级D位触发电路中包含K×D个N通道1位多级序列触发电路。

[0024] 图3是本发明基于校准的逻辑分析仪同步触发电路中一个单元触发电路的结构图。本发明中，单元触发电路就是指的配置一个触发字转换模块的N通道1位多级序列触发电路。如图3所示，每个N通道1位多级序列触发电路都配置一个触发字转换模块，由于N通道1位多级序列触发电路是由N通道1位1级码型触发电路构建的，其工作原理和过程属于公知常识，因此本发明的关键模块在于触发字转换模块，下面对触发字转换模块进行详细说明。

[0025] 触发字转换模块获取多通道逻辑分析仪的触发字设置模块发送的N位触发字(W0,W1,…,WN-1)和多通道逻辑分析仪校准电路发送的N通道同步偏差序列(Δ0,Δ1,…,ΔN-1)，其中Wn表示N通道单元触发电路中第n个通道的触发字，Δn表示第n个通道与参考通道的同步偏差值，n＝0,2,…,N-1。触发字转换模块根据同步偏差序列(Δ0,Δ1,…,ΔN-1)将N位触发字(W0,W1,…,WN-1)转换成序列触发字，发送给对应的N通道1位多级序列触发电路。

[0026] 触发字的转换方法为：由于校准电路所采用的参照通道不一样，那么得到的同步偏差序列(Δ0,Δ1,…,ΔN-1)中各个同步偏差值可能是正值，也可能是负值，因此为了更方便地构建序列触发字，需要将同步偏差序列(Δ0,Δ1,…,ΔN-1)转换成非负序列，其方法为：搜索同步偏差序列(Δ0,Δ1,…,ΔN-1)中的最小同步偏差值Δmin，计算Δ′n＝Δn-Δmin，得到新的同步偏差序列(Δ′0,Δ1′,…,Δ′N-1)。显然此时该同步偏差序列(Δ′0,Δ1′,…,Δ′N-1)中最小值为0，就得到了一个非负序列。

[0027] 记同步偏差序列(Δ′0,Δ1′,…,Δ′N-1)中最大值为M，那么本发明中序列触发字共计M+1级，第m级触发字 中第n个通道的触发字wnm为：

[0028]

[0029] 其中，m＝1,2,…,M+1；X表示该触发字被屏蔽，也就是表示第m级的第n个通道的触发判断不影响最终触发判断结果。

[0030] 根据图1所示的1位1级码型触发电路可知，该电路中触发字和屏蔽字是分开的。因此在实际过程中需要将触发字 分为两路，一路为触发字，一路为屏蔽字，即当 其对应的第m级N通道1位1级码型中第n个通道的触发字chn_word为 对应的屏蔽字chn_sword为0；当 其对应的触发字chn_word为0,1的任意取值，对应的屏蔽字chn_sword为1。

[0031] 根据以上过程可知，N通道1位多级序列触发电路的级数是根据同步偏差序列来确定的，也就是说，要根据校准电路的结果来确定N通道1位多级序列触发电路的级数。那么在实际应用中，需要对多通道逻辑分析仪的非负同步偏差最大值进行预估，记估计非负同步偏差最大值为 在电路构建时每个N通道1位多级序列触发电路的级数配置为 然后根据当前N通道1位多级序列触发电路所需要的级数M+1，从 级中选择M+1级进行工作，那么显然

[0032] 以本发明中提出的配置有触发字转换模块的N通道1位多级序列触发电路为单元触发电路，可以构建得到N通道K级D位码型触发电路和N通道K级D位序列触发电路，其构建方式与现有技术中以N通道1位1级码型触发电路的构建方法相似，即将现有技术中的N通道1位1级码型触发电路以配置有触发字转换模块的N通道1位多级序列触发电路进行替换即可，因此其构建方式在此不再赘述。由于在N通道K级D位触发电路中包含K×D个N通道1位多级码型触发电路，也就是说在本发明中在N通道K级D位触发电路中包含K×D×(M+1)个N通道1位1级码型触发电路。

[0033] 下面以一个具体的实施例为例，对本发明中触发字转换模块的工作过程进行具体说明。

[0034] 假设8个通道1位1级码型触发器的原触发字为“01010010”，通道顺序为：“CH0～CH7”。此处选择通道1为参考通道，各通道与通道1的同步偏差序列为(-1,0,-1,1,-1,1,-1,3)。可见，最小同步偏差值Δmin＝-1。那么变换后的非负同步偏差序列为(0,1,0,2,0,2,0,
4)，最大值为4。那么本实施例中的序列触发字有5级，根据触发字公式可以得到各级的触发字。图4是本实施例中5级序列触发字示例图。图4中空方块表示屏蔽字。如图4所示，得到各级的触发字为：

[0035] 第1级触发字：“0X0X0X1X”。

[0036] 第2级触发字：“X1XXXXXX”。

[0037] 第3级触发字：“XXX1X0XX”。

[0038] 第4级触发字：“XXXXXXXX”。

[0039] 第5级触发字：“XXXXXXX0”。

[0040] 按先后顺序可知，其中CH0、CH2、CH4、CH6为第一级；CH1为第二级；CH3和CH5为第三级；CH7为第五级。当这5级均满足序列触发时，即可认为是满足“01010010”触发条件的一级码型触发。

[0041] 根据以上说明可知，本发明中，采用触发字转换模块根据多通道逻辑分析仪中各通道的同步偏差，将现有技术中N通道1位1级码型触发电路的触发字转换成N通道1位多级序列触发电路的多级触发器，按照顺序进行触发，从而修正通道同步偏差的影响，提高触发电路的识别效率，进而提高数据触发采集的准确性。

[0042] 尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。