一种宽视角模式TFT基板制备方法

摘要

本发明公开了一种宽视角模式TFT基板制备方法。所述方法包括：在基板上沉积Gate层的工序；采用CVD工艺，沉积岛层的工序；沉积第一ITO层的工序；沉积源极漏极层的工序；采用PECVD工艺，沉积PA层的工序；在本工序中，包括：以一相对较低的功率将本工序的工艺气体解离成等离子体，进行反应沉积为第一PA层，以及以另一相对较高的功率将所述工艺气体解离成等离子体，进行反应沉积为第二PA层；沉积第二ITO层的工序。应用本发明技术方案，能够在制备过程中避免将第一ITO层还原，进而可以保护第一ITO层的电学和光学性能，同时可以提升TFT基板的透过率，从而减小TFT显示器的功耗。

权利要求

1.一种宽视角模式TFT基板制备方法，其特征在于，所述方法包括：在基板上沉积Gate层的工序；

采用CVD工艺，沉积岛层的工序；

沉积第一ITO层的工序；

沉积源极漏极层的工序；

采用PECVD工艺，沉积PA层的工序；在本工序中，包括：以一相对较低的功率将本工序的工艺气体解离成等离子体，进行反应沉积为第一PA层，以及以另一相对较高的功率将所述工艺气体解离成等离子体，进行反应沉积为第二PA层；

沉积第二ITO层的工序。

2.根据权利要求1所述的方法，其特征在于，所述采用PECVD工艺，沉积PA层的工序包括：经过本工序前述工序的基板进入PECVD工艺腔室；

通过等离子体清洁气体进行清洁；

通过本工序的工艺气体，以一相对较低的功率将本工序的工艺气体解离成等离子体，进行反应沉积为第一PA层；

以另一相对较高的功率将所述工艺气体解离成等离子体，进行反应沉积为第二PA层；

对经过前述步骤的基板进行优化除静电；

从所述PECVD工艺腔室中移出基板。

3.根据权利要求2所述的方法，其特征在于，在所述以一相对较低的功率将本工序的工艺气体解离成等离子体，进行反应沉积为第一PA层的步骤中：产生等离子体的射频电源功率为800～1500W；所述工艺气体包括N2、NH3、SiH4，气体流量分别为6000sccm、2000sccm、220sccm，所述PECVD腔室内压力为1200mTorr。

4.根据权利要求3所述的方法，其特征在于，沉积的第一PA层的厚度为200～300A。

5.根据权利要求2所述的方法，其特征在于，在所述以另一相对较高的功率将所述工艺气体解离成等离子体，进行反应沉积为第二PA层的步骤中：产生等离子体的射频电源功率为2500～3500W；所述工艺气体包括N2、NH3、SiH4，气体流量分别为7850sccm、3360sccm、750sccm，所述PECVD腔室内压力为1500mTorr。

6.根据权利要求2所述的方法，其特征在于，所述等离子体清洁气体为N2、NH3或其混合气体等离子体；在进行清洁的过程中，所述PECVD腔室内的压力值为1500mTorr，气流量为

1500sccm，产生等离子体的射频电源功率为300～500W。

7.根据权利要求2所述的方法，其特征在于，所述对经过前述步骤的基板进行优化除静电的步骤，包括：通过H2，气流量为800sccm，所述PECVD腔室压力为1500mTorr，利用射频电源产生等离子体进行除静电。

8.根据权利要求1所述的方法，其特征在于，所述在基板上沉积Gate层的工序，所述沉积第一ITO层的工序，所述沉积源极漏极层的工序，以及所述沉积第二ITO层的工序，采用PVD成膜工艺。

说明书

一种宽视角模式TFT基板制备方法

技术领域

[0001] 本发明涉及半导体器件制备和显示领域，特别是涉及一种宽视角模式TFT基板制备方法。

背景技术

[0002] TFT LCD(Thin-Film-Transistor Liquid Crystal Display，薄膜晶体管液晶显示器)由于其高速度、高亮度、高对比度等优点，目前已经得到普遍的应用。TFT基板的模式有很多，较常见的有TN、IPS、MVA等。TN模式，响应速度最快，但色彩最差，可视角度相对较小，成本低，主要应用在显示器和小型电视领域。宽视角模式的TFT基板，视角可达170°以上，以IPS模式为典型，可视角度相对较高，响应速度较快，色彩准确，成本适中。

[0003] 传统技术中，宽视角模式的TFT基板在制备过程中需要先后经过多道工序，分别以制作不同的材料膜层，包括Gate层、岛层、D/S(源极漏极)层、第一ITO层、PA(保护层)、第二ITO层。有一些非金属材料膜层的制作是采用CVD(Chemical Vapor Deposition，化学气相沉积)工艺，例如用PECVD法沉积PA。

[0004] 发明人在研究中发现，传统技术至少具有下列问题：在使用PECVD制作PA层的工序中，形成PA层的工艺气体会形成等离子体，其中又包含了大量的H离子和电子，H离子和这些电子可能会与基板裸露的第一ITO层发生还原反应，从而影响最终宽视角TFT基板成品第一ITO层的电学和光学性能，降低成品良率。

发明内容

[0005] 基于此，有必要提供一种宽视角模式TFT基板制备方法，能够在PECVD法制备PA的工序中，降低H离子和电子与裸露的第一ITO层发生还原反应的几率，从而提升TFT基板成品整体上的良率。

[0006] 一种宽视角模式TFT基板制备方法，包括：

[0007] 在基板上沉积Gate层的工序；

[0008] 采用CVD工艺，沉积岛层的工序；

[0009] 沉积第一ITO层的工序；

[0010] 沉积源极漏极层的工序；

[0011] 采用PECVD工艺，沉积PA层的工序；在本工序中，包括：以一相对较低的功率将本工序的工艺气体解离成等离子体，进行反应沉积为第一PA层，以及以另一相对较高的功率将所述工艺气体解离成等离子体，进行反应沉积为第二PA层；

[0012] 沉积第二ITO层的工序。

[0013] 在一个实施例中，所述采用PECVD工艺，沉积PA层的工序包括：

[0014] 经过本工序前述工序的基板进入PECVD工艺腔室；

[0015] 通过等离子体清洁气体进行清洁；

[0016] 通过本工序的工艺气体，以一相对较低的功率将本工序的工艺气体解离成等离子体，进行反应沉积为第一PA层；

[0017] 以另一相对较高的功率将所述工艺气体解离成等离子体，进行反应沉积为第二PA层；

[0018] 对经过前述步骤的基板进行优化除静电；

[0019] 从所述PECVD工艺腔室中移出基板。

[0020] 在一个实施例中，在所述以一相对较低的功率将本工序的工艺气体解离成等离子体，进行反应沉积为第一PA层的步骤中：

[0021] 产生等离子体的射频电源功率为800～1500W；所述工艺气体包括N2、NH3、SiH4，气体流量分别为6000sccm、2000sccm、220sccm，所述PECVD腔室内压力为1200mTorr。

[0022] 在一个实施例中，沉积的第一PA层的厚度为200～300A。

[0023] 在一个实施例中，在所述以另一相对较高的功率将所述工艺气体解离成等离子体，进行反应沉积为第二PA层的步骤中：

[0024] 产生等离子体的射频电源功率为2500～3500W；所述工艺气体包括N2、NH3、SiH4，气体流量分别为7850sccm、3360sccm、750sccm，所述PECVD腔室内压力为1500mTorr。

[0025] 在一个实施例中，所述等离子体清洁气体为N2、NH3或其混合气体等离子体；在进行清洁的过程中，所述PECVD腔室内的压力值为1500mTorr，气流量为1500sccm，产生等离子体的射频电源功率为300～500W。

[0026] 在一个实施例中，所述对经过前述步骤的基板进行优化除静电的步骤，包括：

[0027] 通过H2，气流量为800sccm，所述PECVD腔室压力为1500mTorr，利用射频电源产生等离子体进行除静电。

[0028] 在一个实施例中，所述在基板上沉积Gate层的工序，所述沉积第一ITO层的工序，所述沉积源极漏极层的工序，以及所述沉积第二ITO层的工序，采用PVD成膜工艺。

[0029] 上述宽视角模式TFT基板制备方法，在采用PECVD工艺，沉积PA层的工序当中，先以一相对较低的功率将本工序的工艺气体解离成等离子体，进行反应沉积为第一PA层，使得等离子气体中H离子和电子具备较低的能量，从而抑制了H离子和电子与裸露的第一ITO层发生还原反应，从而保证了第一ITO层和第二ITO层之间的电场和光学性能，提升了TFT基板的良率。

附图说明

[0030] 图1为一个实施例中的宽视角模式TFT基板制备方法的流程示意图；

[0031] 图2为一个实施例中的宽视角模式TFT基板的结构示意图；

[0032] 图3为一个实施例中沉积PA层工序的流程示意图。

具体实施方式

[0033] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

[0034] 参见图1和图2，在一个实施例中提供了一种宽视角模式TFT基板制备方法，包括：

[0035] 101，在基板上沉积Gate层的工序。

[0036] 具体的，可采用PVD(Physical Vapor Deposition，物理气相沉积)成膜工艺，在基板20上沉积金属，经工艺处理得到Gate图案21。

[0037] 102，采用CVD工艺，沉积岛层的工序。

[0038] 具体的，岛(Island)层为非金属膜层，包括G-SiNx(图2中221)、a-Si(图2中区域222)、n+a-Si(图2中223)。

[0039] 103，沉积第一ITO层的工序。

[0040] 具体的，采用PVD沉积ITO，第一ITO如图2中23。

[0041] 104，沉积源极漏极层的工序。

[0042] 具体的，在前述基础上，沉积金属层，经工艺处理得到源极漏极(S/D)图案24。

[0043] 105，采用PECVD工艺，沉积PA层的工序。

[0044] 具体的，PA层即图2中的25，为非金属层。工艺为PECVD工艺。由于第一ITO层为裸露的(源极漏极层不覆盖第一ITO层)，为避免等离子体中的H离子和电子与第一ITO层(含有In2O3、SnO2)发生还原反应，本工序，先以一相对较低的功率将本工序的工艺气体解离成等离子体，进行反应沉积为第一PA层，再以另一相对较高的功率将所述工艺气体解离成等离子体，进行反应沉积为第二PA层。

[0045] 106，沉积第二ITO层的工序。

[0046] 具体的，第二ITO层为图2中26，采用PVD成膜工艺。

[0047] 上述宽视角模式TFT基板制备方法，在采用PECVD工艺，沉积PA层的工序当中，先以一相对较低的功率将本工序的工艺气体解离成等离子体，进行反应沉积为第一PA层，使得等离子气体中H离子和电子具备较低的能量，从而抑制了H离子和电子与裸露的第一ITO层发生还原反应，从而保证了第一ITO层和第二ITO层之间的电场和光学性能，提升了TFT基板的良率。

[0048] 在图3实施例中，采用PECVD工艺，沉积PA层的工序包括：

[0049] 301，经过本工序前述工序的基板进入PECVD工艺腔室。

[0050] 302，通过等离子体清洁气体进行清洁。

[0051] 等离子清洁气体主要作用是抑制膜内，不能与第一ITO层进行反应，可以从后续的工艺气体中优选，例如等离子体清洁气体为N2、NH3或其混合气体等离子体。在进行清洁的过程中，PECVD腔室内的压力值为1500mTorr，气流量为1500sccm，产生等离子体的射频电源功率为300～500W。

[0052] 303，通过本工序的工艺气体，进行PECVD成膜。

[0053] 具体的，通过本工序的工艺气体，以一相对较低的功率将本工序的工艺气体解离成等离子体，进行反应沉积为第一PA层，其中产生等离子体的射频电源功率为800～1500W；所述工艺气体包括N2、NH3、SiH4，气体流量分别为6000sccm、2000sccm、220sccm，所述PECVD腔室内压力为1200mTorr。沉积的第一PA层的厚度为200～300A。之后以另一相对较高的功率将所述工艺气体解离成等离子体，进行反应沉积为第二PA层，产生等离子体的射频电源功率为2500～3500W；所述工艺气体包括N2、NH3、SiH4，气体流量分别为7850sccm、
3360sccm、750sccm，所述PECVD腔室内压力为1500mTorr。

[0054] 304，对进过前述步骤的基板进行优化除静电。

[0055] 具体的，通过H2，气流量为800sccm，PECVD腔室压力为1500mTorr，利用射频电源产生等离子体进行除静电。

[0056] 305，从PECVD工艺腔室中移出基板。

[0057] 以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。