一种积累型沟槽二极管

摘要

本发明属于功率半导体器件技术领域，具体涉及到一种积累型二极管。本发明的积累型二极管，其特征在于，通过在二氧化硅层中注入Cs+离子，使二氧化硅层带正电荷。利用二氧化硅层中的正电荷在N‑漂移区中形成积累层，可以减小导通电阻。P型埋层的存在则可以改善电场分布，提高了反向击穿电压。本发明可以在不影响反向击穿电压情况下，具有较大的正向电流、较低的导通电阻、较小的导通压降、较小的反向漏电流等特性，且器件在高温下的可靠性更好。

权利要求

1.一种积累型沟槽二极管，包括从下至上依次层叠设置的金属化阴极(1)、N+衬底(2)、N-漂移区(3)、N型掺杂区(6)和金属化阳极(9)；还包括P型柱区，所述P型柱区从N型掺杂区(6)上表面垂直向下贯穿N型掺杂区(6)并与N-漂移区(3)上表面接触；所述P型柱区由P型重掺杂区(7)和位于P型重掺杂区(7)正下方的P型掺杂区(5)构成；所述P型重掺杂区(7)的上表面与金属化阳极(9)接触；所述N型掺杂区(6)远离P型柱区的一侧具有二氧化硅层(4)，所述二氧化硅层(4)的上表面与金属化阳极(9)接触，二氧化硅层(4)的侧面与N型掺杂区(6)接触，二氧化硅层(4)的下端延伸入N-漂移区(3)中；所述N-漂移区(3)具有多个P型埋层(8)，所述二氧化硅层(4)带正电荷。

2.根据权利要求1所述的一种积累型沟槽二极管，其特征在于，所述二氧化硅层(4)中的正电荷为是Cs+。

3.根据权利要求2所述的一种积累型沟槽二极管，其特征在于，所述P型埋层(8)为浮空状态。

说明书

一种积累型沟槽二极管

技术领域

[0001] 本发明属于功率半导体器件技术领域，具体涉及到一种积累型沟槽二极管。

背景技术

[0002] 二极管是最常用的电子元件之一，传统的整流二极管主要是肖特基整流器和PN结整流器。其中，PN结二极管能够承受较高的反向阻断电压，稳定性较好，但是其正向导通压降较大，反向恢复时间较长。肖特基二极管是利用金属与半导体接触形成的金属-半导体结原理制作的，通态压降较低。由于是单极载流子导电，肖特基二极管在正向导通时没有过剩的少数载流子积累，反向恢复较快。但是肖特基二极管的反向击穿电压较低，反向漏电流较大，温度特性较差。

[0003] 通态压降和反向恢复时间是影响功率二极管性能的两个重要参数。通态压降主要影响了二极管的正向导通损耗，反向恢复时间则决定了二极管开关损耗，并影响了电路工作频率。为了提高二极管的性能，国内外提出了结势垒控制整流器JBS(JBS：Junction Barrier Schottky Rectifier)、槽栅MOS势垒肖特基二极管TMBS(TMBS：Trench MOS Barrier Shcotty Diode)等结构。这些结构都利用了肖特基结以实现快恢复特性，同时，为了保护肖特基结，增加相应的保护势垒，抑制肖特基势垒降低，降低关态情况下的漏电流。但肖特基结在高温、反向偏压下的漏电流仍然大于常规结，并且，即使是肖特基结，肖特基势垒也在一定程度上增大了导通压降。本发明提出的结构，可以在同样的电流密度下实现更低的正向压降，同时实现更低的反向漏电流和更好的高温可靠性。

发明内容

[0004] 本发明的目的，就是为了获得更低的导通压降和更高的可靠性，提出一种通过积累层和P型柱区共同控制导电沟道的积累型二极管。

[0005] 本发明所采用的技术方案：一种积累型沟槽二极管，包括从下至上依次层叠设置的金属化阴极1、N+衬底2、N-漂移区3、N型掺杂区6和金属化阳极9；还包括P型柱区，所述P型柱区从N型掺杂区6上表面垂直向下贯穿N型掺杂区6并与N-漂移区3上表面接触；所述P型柱区由P型重掺杂区7和位于P型重掺杂区7正下方的P型掺杂区5构成；所述P型重掺杂区7的上表面与金属化阳极9接触；所述N型掺杂区6远离P型柱区的一侧具有二氧化硅层4，所述二氧化硅层4的上表面与金属化阳极9接触，二氧化硅层4的侧面与N型掺杂区6接触，二氧化硅层4的下端延伸入N-漂移区3中；所述N-漂移区3具有多个P型埋层8，所述二氧化硅层4带正电荷。

[0006] 进一步的，所述二氧化硅层4中的正电荷为是Cs+。

[0007] 进一步的，所述P型埋层8为浮空状态。。

[0008] 本发明的有益效果为，本发明所提供通过的一种积累层和P型柱区共同控制导电沟道的积累型的沟槽二极管，正向开启时由电子积累层导电，可在同样的电流密度下实现更低的正向压降；通过PN结耐压，可以获得较小反向漏电流，同时器件在高温下的可靠性更好。本发明属于多数载流子器件，反向恢复时间短。

附图说明

[0009] 图1是本发明提供的一种积累型的沟槽二极管的剖面结构示意图。

[0010] 图2是本发明提供的一种积累型沟槽二极管的俯视结构示意图。

[0011] 图3是本发明提供的一种积累型沟槽二极管在外加零电压时，耗尽线示意图。

[0012] 图4是本发明提供的一种积累型沟槽二极管外加电压到达开启电压时的电流路径示意图。

[0013] 图5至图10是本发明提供的一种积累型沟槽二极管的制造工艺流程示意图。。

具体实施方式

[0014] 下面结合附图，详细描述本发明的技术方案：

[0015] 如图1所示，本发明的一种积累型沟槽二极管，包括从下至上依次层叠设置的金属化阴极1、N+衬底2、N-漂移区3、N型掺杂区6和金属化阳极9；还包括P型柱区，所述P型柱区从N型掺杂区6上表面垂直向下贯穿N型掺杂区6并与N-漂移区3上表面接触；所述P型柱区由P型重掺杂区7和位于P型重掺杂区7正下方的P型掺杂区5构成；所述P型重掺杂区7的上表面与金属化阳极9接触；所述N型掺杂区6远离P型柱区的一侧具有二氧化硅层4，所述二氧化硅层4的上表面与金属化阳极9接触，二氧化硅层4的侧面与N型掺杂区6接触，二氧化硅层4的下端延伸入N-漂移区3中；所述N-漂移区3具有多个P型埋层8，所述二氧化硅层4带正电荷。

[0016] 本发明的工作原理为：

[0017] (1)器件的正向导通

[0018] 本发明所提供的积累型的沟槽二极管，其正向导通时的电极连接方式为：金属化阳极9接高电位，金属化阴极1接低电位。

[0019] 当金属化阳极9为零电压或所加正电压非常小时，由于P型柱区的掺杂浓度大于N型掺杂区6的掺杂浓度，P型柱区和N型掺杂区6所构成的PN结的内建电势会使得P型柱区和二氧化硅层4之间的N型掺杂区6耗尽，电子通道被阻断，如图3所示，此时二极管仍处于关闭状态。

[0020] 随着金属化阳极9所加正电压的增加，P型柱区同时也被加上正电压，P型柱区和N型掺杂区6所构成的PN结的内建势垒区逐渐缩小。当金属化阳极9所加正电压等于或大于开启电压之后，由于二氧化硅层4中存在着正电荷，在侧面处的N型掺杂区6内感应出负电荷，产生多子电子的积累层，这为多子电流的流动提供了一条低阻通路，如图4所示，此时二极管导通。

[0021] (2)器件的反向阻断

[0022] 本发明所提供的积累型的沟槽二极管，其反向阻断时的电极连接方式为：金属化阴极1接高电位，金属化阳极9接低电位。

[0023] 由于零偏压时P型柱区和二氧化硅层4之间的N型掺杂区6已经被完全耗尽，多子电子的导电通路被夹断，继续增大反向电压时，耗尽层边界将向靠近金属化阴极1一侧的N-漂移区3扩展以承受反向电压。由于P型浮岛8的存在，N-漂移区3中引入横向电场，从而改善器件的反向击穿特性。由于反向电压由PN结的耗尽区承担，因此器件的反向泄漏电流远小于肖特基二极管的反向漏电流，且高温下的可靠性更好。

[0024] 本发明提供的一种积累层和P型柱区共同控制导电沟道的积累型的沟槽二极管，其具体实现方法如下：

[0025] 1、采用N型重掺杂单晶硅衬底2，晶向为<100>。采用气相外延VPE等方法生长一定厚度和掺杂浓度的N-漂移区3，如图5。

[0026] 2、利用光刻板进行离子注入，形成P型埋层8，继续外延N-漂移区，如图6。

[0027] 3、利用光刻板进行P型区硼注入，形成P型掺杂区5，进行N型磷注入，形成N型轻掺杂区6，如图7。

[0028] 4、淀积硬掩膜(如氮化硅)，利用光刻板刻蚀硬掩膜，进行深槽刻蚀，如图8。

[0029] 5、生长氧化层，形成二氧化硅层区4，并进行Cs+离子注入，使二氧化硅层4带正电荷，如图9。

[0030] 6、P型重掺杂区硼注入，形成P+重掺杂区7。正面金属化，金属刻蚀，背面金属化，钝化等等，如图10。

[0031] 制作器件时，还可用碳化硅、砷化镓或锗硅等半导体材料替代体硅。

[0032] 采用本发明的一种积累层和P柱共同控制导电沟道的积累型的沟槽二极管，正向开启时由电子积累层导电，可在同样的电流密度下实现更低的正向压降；通过PN结耐压，器件在高温下的可靠性更好。本发明属于多数载流子器件，反向恢复时间短。