本发明涉及一种智能变电站合并单元数据采集的同步方法及装置，该方法包括：合并单元的ADC插件在接收CPU插件发送过来的同步信息时，通过恒温晶振产生本地时间戳，称为ADC本地时间戳；当ADC插件接收到的同步信息无效，按照ADC本地时间戳进行自守时计数。该装置包括CPU插件和ADC插件，所述CPU插件包括同步信息生成模块、和同步信息发送模块，所述ADC插件包括同步信息解析模块及同步守时模块，所述CPU插件和ADC插件通信连接。本发明在采样脉冲收到干扰出现毛刺或丢失的情况下，能够根据自身的同步时间进行自守时计数，短时间内不会造成采样数据错误或者丢失，在不增加成本的基础上，提升了采样的稳定性和可靠性。
1.一种智能变电站合并单元数据采集的同步方法，其特征在于，合并单元的ADC插件在接收CPU插件发送过来的同步信息时，通过恒温晶振产生本地时间戳，称为ADC本地时间戳；
当ADC插件接收到的同步信息无效，按照ADC本地时间戳进行自守时计数。
2.根据权利要求1所述智能变电站合并单元数据采集的同步方法，其特征在于，所述同步信息包括同步秒脉冲及CPU本地时间戳。
3.根据权利要求2所述智能变电站合并单元数据采集的同步方法，其特征在于，当ADC插件接收到的同步信息有效时，根据同步信息中的CPU本地时间戳，更新ADC本地时间戳即TADC＝TCPU+Tsend_delay，按照更新后的ADC本地时间戳进行采样，其中，TADC为更新后的ADC本地时间戳，TCPU为CPU本地时间戳，Tsend_delay异步报文发送的延时时间。
4.根据权利要求1-3任一所述智能变电站合并单元数据采集的同步方法，其特征在于，ADC插件对接收到的同步信息有效性的判断包括：
1)通过ADC插件内部的同步计数器判断报文均匀性，当报文接收时间的间隔超过设定的门槛值，判断报文无效；
2)判断连续两帧报文的离散性，若LAST_Tcnt-Tcnt>offset，则报文无效，其中，LAST_Tcnt表示上一次帧间隔的计数值，Tcnt表示本次帧间隔的计数值，offset为预设门限值。
5.根据权利要求4所述智能变电站合并单元数据采集的同步方法，其特征在于，当连续无效的报文个数不超过设定值，按照ADC本地时间戳进行自守时计数；否则，ADC插件将time_error标志位置1，并将发给CPU的采样报文中的品质因数置为无效。
6.一种智能变电站合并单元数据采集的同步装置，其特征在于，该装置包括CPU插件和ADC插件，所述CPU插件包括同步信息生成模块和同步信息发送模块，所述ADC插件包括同步信息解析模块及同步守时模块，所述CPU插件和ADC插件通信连接，所述同步信息生成模块用于生成同步信息，所述同步守时模块用于产生ADC本地时间戳和判断同步信息的有效性，当ADC插件接收到的同步信息无效，按照ADC本地时间戳进行自守时计数。
7.根据权利要求6所述智能变电站合并单元数据采集的同步装置，其特征在于，所述同步信息生成模块包括B码接收模块、秒脉冲产生模块及本地晶振计数器，所述同步信息生成模块用于生成同步秒脉冲及CPU本地时间戳。
8.根据权利要求7所述智能变电站合并单元数据采集的同步装置，其特征在于，当ADC插件接收到的同步信息有效时，根据同步信息中的CPU本地时间戳，更新ADC本地时间戳即TADC＝TCPU+Tsend_delay，按照更新后的ADC本地时间戳进行采样，其中，TADC为更新后的ADC本地时间戳，TCPU为CPU本地时间戳，Tsend_delay异步报文发送的延时时间。
9.根据权利要求6-8任一所述智能变电站合并单元数据采集的同步装置，其特征在于，ADC插件对接收到的同步信息有效性的判断包括：
1)通过ADC插件内部的同步计数器判断报文均匀性，当报文接收时间的间隔超过设定的门槛值，判断报文无效；
2)判断连续两帧报文的离散型，若LAST_Tcnt-Tcnt>offset，则报文无效，其中，LAST_Tcnt表示上一次帧间隔的计数值，Tcnt表示本次帧间隔的计数值，offset为预设门限值。
10.根据权利要求9所述智能变电站合并单元数据采集的同步装置，其特征在于，当连续无效的报个数不超过设定值，按照ADC本地时间戳进行自守时计数；否则，ADC插件将time_error标志位置1，并将发给CPU的采样报文中的品质因数置为无效。
一种智能变电站合并单元数据采集的同步方法及装置
技术领域
[0001] 本发明涉及电力系统自动化领域，具体涉及一种智能变电站合并单元数据采集的同步方法及装置。
背景技术
[0002] 模拟量合并单元近年随着智能化变电站的推广，占有了越来越大的市场份额。模拟量合并单元作为传统互感器与智能变电站之间的一个纽带，起着承上启下，继往开来的作用。相比较电子式互感器目前存在的一些问题和不成熟的技术，模拟量合并单元通过直接采集传统互感器的模拟信号，并将数据合并上送，在技术上具有很多优势。
[0003] 目前模拟量合并单元常用的实现方式一般是通过专门的ADC插件实现模拟数据的采集转换，然后将数据上送给CPU插件进行数据的处理。因为不同的模拟回路存在着相位幅值的误差，所以CPU通常要通过重采样算法，来消除相位误差。同时作为间隔模拟量合并单元还要级联母线合并单元的数据，实现模拟量采集和级联数据的同步也要通过重采样算法实现。要保证重采样算法的精度，必须对ADC插件的采样过程进行同步。
[0004] 目前常用的ADC插件采样同步方法是CPU插件发送采样脉冲给ADC插件，ADC插件在脉冲沿实现采样，这种方法存在很大的弊端。通常情况下，变电站环境中的电磁环境非常恶劣，采样脉冲一旦受到任何干扰出现毛刺或者丢失，都会造成采样数据错误或者丢失，直接影响到后级重采样算法。一般合并单元的输出会波形畸变，造成变电站中的保护误动。因此寻找一种方法，提升CPU插件和ADC插件之间的时间同步的可靠性和稳定性，具有非常大的实际意义。
发明内容
[0005] 本发明提供了一种智能变电站合并单元数据采集的同步方法及装置，以解决现有的采用采样脉冲的同步方法同步采样不可靠和不稳定的缺陷。
[0006] 为解决上述技术问题，本发明的智能变电站合并单元数据采集的同步方法包括：合并单元的ADC插件在接收CPU插件发送过来的同步信息时，通过恒温晶振产生本地时间戳，称为ADC本地时间戳；当ADC插件接收到的同步信息无效，按照ADC本地时间戳进行自守时计数。
[0007] 所述同步信息包括同步秒脉冲及CPU本地时间戳。
[0008] 当ADC插件接收到的同步信息有效时，根据同步信息中的CPU本地时间戳，更新ADC本地时间戳即TADC＝TCPU+Tsend_delay，按照更新后的ADC本地时间戳进行采样，其中，TADC为更新后的ADC本地时间戳，TCPU为CPU本地时间戳，Tsend_delay异步报文发送的延时时间。
[0009] ADC插件对接收到的同步信息有效性的判断包括：
[0010] 1)通过ADC插件内部的同步计数器判断报文均匀性，当报文接收时间的间隔超过设定的门槛值，判断报文无效；
[0011] 2)判断连续两帧报文的离散型，若LAST_Tcnt-Tcnt>offset，则报文无效，其中，LAST_Tcnt表示上一次帧间隔的计数值，Tcnt表示本次帧间隔的计数值，offset为预设门限值。
[0012] 当连续无效的报个数不超过设定值，按照ADC本地时间戳进行自守时计数；否则，ADC插件将time_error标志位置1，并将发给CPU的采样报文中的品质因数置为无效。
[0013] 本发明的智能变电站合并单元数据采集的同步装置该装置包括该装置包括CPU插件和ADC插件，所述CPU插件包括同步信息生成模块和同步信息发送模块，所述ADC插件包括同步信息解析模块及同步守时模块，所述CPU插件和ADC插件通信连接，所述同步信息生成模块用于生成同步信息，所述同步守时模块用于产生ADC本地时间戳和判断同步信息的有效性，当ADC插件接收到的同步信息无效，按照ADC本地时间戳进行自守时计数。
[0014] 所述同步信息生成模块包括B码接收模块、秒脉冲产生模块及本地晶振计数器，所述同步信息生成模块用于生成同步秒脉冲及CPU本地时间戳。
[0015] 当ADC插件接收到的同步信息有效时，根据同步信息中的CPU本地时间戳，更新ADC本地时间戳即TADC＝TCPU+Tsend_delay，按照更新后的ADC本地时间戳进行采样，其中，TADC为更新后的ADC本地时间戳，TCPU为CPU本地时间戳，Tsend_delay异步报文发送的延时时间。
[0016] ADC插件对接收到的同步信息有效性的判断包括：
[0017] 1)通过ADC插件内部的同步计数器判断报文均匀性，当报文接收时间的间隔超过设定的门槛值，判断报文无效；
[0018] 2)判断连续两帧报文的离散型，若LAST_Tcnt-Tcnt>offset，则报文无效，其中，LAST_Tcnt表示上一次帧间隔的计数值，Tcnt表示本次帧间隔的计数值，offset为预设门限值。
[0019] 当连续无效的报个数不超过设定值，按照ADC本地时间戳进行自守时计数；否则，ADC插件将time_error标志位置1，并将发给CPU的采样报文中的品质因数置为无效。
[0020] 本发明的有益效果是：本发明的ADC插件在采样脉冲收到干扰出现毛刺或丢失的情况下，能够根据自身的同步时间进行自守时计数，短时间内不会造成采样数据错误或者丢失，在不增加成本的基础上，提升了采样的稳定性和可靠性。
[0021] 在产生采样脉冲的同时，记录CPU本地时间戳，并将时间戳随采样脉冲发送至ADC插件，ADC插件根据CPU本地时间戳更新ADC本地时间戳，从而保证了ADC插件与CPU插件在时间上的同步精度。
附图说明
[0022] 图1为智能变电站合并单元数据采集的同步机制示意图；
[0023] 图2为ADC本地时间戳产生机制示意图；
[0024] 图3为时间信息有效性处理逻辑图。
具体实施方式
[0025] 下面结合附图，对本发明的技术方案作进一步详细阐述。
[0026] 本发明的智能变电站合并单元数据采集的同步方法实施例
[0027] 本实施例的智能变电站合并单元数据采集的同步方法包括：合并单元的ADC插件在接收CPU插件发送过来的同步信息时，通过恒温晶振产生本地时间戳，称为ADC本地时间戳；当ADC插件接收到的同步信息无效，按照ADC本地时间戳进行自守时计数。
[0028] 在上述方法中，同步信息为采样脉冲，当同步信息有效时，根据CPU插件将采样脉冲发送给ADC插件，ADC插件在脉冲沿实现采样。
[0029] 为了提高ADC插件与CPU插件的时间同步精度，同步信息包括同步秒脉冲及CPU本地时间戳，同步秒脉冲及CPU本地时间戳获取过程为：CPU插件接收外部同步信号B码，并将B码解析成同步秒脉冲PPS和时间信息。同时，FPGA将外部的恒温晶振倍频到100MHz，并通过一个32位的本地晶振计数器累加，产生一个本地时间戳，这里称为CPU本地时间戳，其分辨率精确到10ns。CPU的FPGA在外部PPS的上升沿或下降沿，定时的通过异步串行报文，发送本地时间戳给ADC插件。
[0030] 当ADC插件接收上述同步信息时，ADC插件同样通过将恒温晶振倍频到100MHz，产生一个分辨率为10ns的本地时间戳，称之为ADC时间戳。与CPU不同是，ADC插件通过异步报文定时接收CPU发送过来的时间信息，并判断其有效性，当报文无效时，按照恒温晶振的同步时钟即ADC本地时间戳进行自守时计数。
[0031] ADC插件根据采样周期，定时的对模拟量进行采集并记录采样时刻的时间戳，然后通过报文组帧模块，将当前采样数据的模拟量值和采样时刻的时间戳一起打包，并通过高速的以太网报文通过装置内的板间通讯上送给CPU插件。CPU插件收到报文后，根据采样报文和采样时间戳，对数据完成重采样插值。
[0032] 当报文有效时，首先根据解析出的CPU本地时间戳，更新ADC本地时间戳，具体的更新公式为：TADC＝TCPU+Tsend_delay，其中，TADC为更新后的ADC本地时间戳，TCPU为CPU本地时间戳，Tsend_delay异步报文发送的延时时间，由报文的波特率和长度决定。然后按照更新后的ADC本地时间戳，并根据采样周期，定时的对模拟量进行采集。
[0033] CPU插件与ADC插件的时间报文按照表1的格式进行通讯：
[0034] 表1CPU插件与ADC插件的时间报文格式
[0035]
[0036] 如表1所示，ADC插件对接收的报文有效性进行严格的判断，判断内容包括报文头，报文长度，报文类型，报文序号以及CRC效验等内容，如果报文内容有任何异常，则当前报文无效。同时需对报文的均匀性和离散性进行判断，其判断逻辑如图3所示：
[0037] 1)通过内部的同步计数器Tcnt判断报文均匀性，即判断两帧报文接收时间的间隔是否符合1s的要求，如果两帧报文接收时间的间隔超过门槛值offset1，则视当前报文无效。
[0038] 2)判断前后两帧报文的离散性，如果：LAST_Tcnt-Tcnt>offset2，即上一帧报文和当前帧的报文离散性超过门槛offset2，则PPS_VALID＝1，报文无效，其中，LAST_Tcnt表示上一次帧间隔的时间，Tcnt表示当前帧间隔的时间，由ADC内部的计数器统计得来。
[0039] 一旦报文无效，且无效报文的个数连续不超过设定值，则通过ADC内部的自守时机制，实现ADC时间戳和CPU时间戳的同步。一旦无效报文的个数连续超过设定值，此时ADC插件需要将time_error标志位置1，并将发给CPU的采样报文中的品质因数置为无效。此机制可以很好的防止恶劣的电磁环境下，时间报文出现误码，造成整个合并单元对模拟量重采样计算错误，出现保护误动的问题。
[0040] 上述的设定值优选为10个，也可以选择为9个、11个等，具体个数根据实际需要进行选择，这里不再一一阐述。
[0041] 本发明的智能变电站合并单元数据采集的同步装置实施例
[0042] 如图1所示，本实施例的同步装置包括CPU插件和ADC插件，CPU插件包括同步信息生成模块和同步信息发送模块，ADC插件包括同步信息解析模块及同步守时模块，CPU插件和ADC插件通信连接，同步信息生成模块用于产生同步信息，所述同步守时机制用于产生ADC本地时间戳和判断同步信息的有效性，当ADC插件接收到的同步信息无效，按照ADC本地时间戳进行自守时计数。
[0043] 同步信息生成模块包括B码接收模块和秒脉冲产生模块，用于产生采样脉冲。
[0044] 为了提高ADC插件与CPU插件的时间同步精度，本实施例的同步信息生成模块还包括本地晶振计数器，通过恒温晶振分频及本地晶振计数器累加，产生本地时间戳。
[0045] 当采用上述实施例的同步装置进行模拟两采样时，该装置的CPU插件还包括采样报文接收模块，ADC插件还包括模拟量采样模块、报文组帧模块及报文发送模块。
[0046] 采用上述实施例的同步装置进行同步采样的具体过程为：CPU插件的B码接收模块接收外部同步信号B码，同行或秒脉冲产生模块将B码解析成同步秒脉冲PPS和时间信息，同时通过恒温晶振分频，通过一个32位的本地晶振计数器累加，产生本地时间戳，在同步秒脉冲的上升沿，通过异步报文将本地时间戳定时发送给ADC插件的FPGA；ADC插件的FPGA同样将板上恒温晶振分频产生本地时间戳，当接受到有效的同步报文，通过同步信息报文解析模块解析同步报文，得到PPS秒脉冲和32位CPU时间戳信息，通过同步守时机制更新本地时间戳的数据，否则本地时间戳通过自守时功能，自动累加，以此达到与CPU插件时间戳同步的效果。ADC插件完成定时模拟数据采集的功能，并将采样数据与采样时刻的时间戳打包一起发送给CPU插件。CPU插件最后完成对采样数据的插值同步过程。
[0047] 本发明实现了CPU插件和ADC插件之间的时间同步，并通过同步时间戳记录采样时刻，方便后级对采样数据的处理。整个方法，同步时间精度高。完全同步情况下，时间同步精度达到10ns。恶劣电磁环境下，出现同步数据丢帧误码情况下，能在不超过10s的时间内保持守时，误差不超过100ns，最大程度保证系统稳定性。传统的采用CPU发送采样脉冲给ADC实现的采样同步，一旦采样脉冲受到干扰，整个系统很容易发生采样数据错误，造成保护误动的问题，而本发明在不增加成本的基础上，能很好的提升稳定性和可靠性。
