显示装置

摘要

本发明涉及一种显示装置及其驱动方法，更具体地，本发明的技术问题是提供这样一种显示装置及其驱动方法，在该显示装置及其驱动方法中，以低频率驱动的数据驱动器能够在各个帧中使数据电压的极性反转。

权利要求

1.一种显示装置，该显示装置包括：

选通驱动器，该选通驱动器被配置为在第一模式下以第一周期对多条选通线施加扫描信号，并且该选通驱动器被配置为根据驱动速度控制信号在第二模式下以比所述第一周期慢的第二周期对所述多条选通线施加所述扫描信号；以及数据驱动器，该数据驱动器使数据电压的极性反转并且在扫描信号输出时段期间输出所述数据电压，而不针对各个帧在扫描信号控制时段期间将所述数据电压输出到多条数据线，其中，根据所述驱动速度控制信号的所述第二模式的一个帧的周期包括将所述扫描信号输出到所述多条选通线的所述扫描信号输出时段以及不将所述扫描信号输出到所述多条选通线的所述扫描信号控制时段，并且其中，所述选通驱动器包括由独立的外部起始信号驱动以输出所述扫描信号的多个级组。

2.根据权利要求1所述的显示装置，该显示装置还包括：定时控制器，该定时控制器被配置为在所述扫描信号控制时段中断开供应给所述数据驱动器的电力。

3.根据权利要求2所述的显示装置，其中，

所述数据驱动器包括被配置为接收所述电力以输出所述数据电压的输出缓冲器，其中，所述定时控制器被配置为在所述扫描信号控制时段中断开供应给所述输出缓冲器的所述电力。

4.根据权利要求1所述的显示装置，其中，所述数据驱动器的特征在于，从所述扫描信号输出时段到随后的扫描信号控制时段维持所述数据电压的所述极性。

5.根据权利要求4所述的显示装置，其中，

所述数据驱动器包括被配置为将数字图像信号转换成模拟图像信号的数模转换器DAC，并且所述数据驱动器被配置为从所述扫描信号输出时段到所述随后的扫描信号控制时段防止所述DAC的极性的反转。

6.根据权利要求5所述的显示装置，其中，通过从定时控制器供应的极性反转信号来控制所述DAC的所述极性。

7.根据权利要求1所述的显示装置，其中，所述多个级组中的每一个级组包括：通过接收所述外部起始信号中的至少一个外部起始信号而被驱动并且输出所述扫描信号的一个级；以及通过接收作为起始信号从包括在对应的级组中的另一级供应的所述扫描信号而被驱动的一个级。

8.根据权利要求1所述的显示装置，其中，包括在所述多个级组中的每一个级组中的多个级当中的最后级输出所述扫描信号并且被外部重置信号重置。

9.根据权利要求1所述的显示装置，其中，

所述多个级组中的每一个级组包括至少一个虚设级，并且

所述虚设级重置包括在包含所述至少一个虚设级的级组中的另一级，并且被外部重置信号重置。

10.根据权利要求1所述的显示装置，其中，所述选通驱动器根据使能信号来控制从多个级中的至少一个级输出的所述扫描信号的输出。

11.根据权利要求10所述的显示装置，其中，所述使能信号将所述多个级中的至少一个级的输出端子放电至低电平电压源。

12.根据权利要求10所述的显示装置，其中，所述使能信号被供应给所述多个级中的至少一个级以将用作所述扫描信号的时钟放电至低电平电压源。

13.根据权利要求10所述的显示装置，其中，所述选通驱动器包括阻止单元，该阻止单元包括：第一晶体管，该第一晶体管连接至上拉晶体管以及被配置为接收被供应给所述多个级中的至少一个级并且被用作所述扫描信号的时钟的端子，该第一晶体管根据所述时钟而被导通或截止；以及第二晶体管，该第二晶体管连接至低电平电压源和所述上拉晶体管，该第二晶体管被配置为根据所述使能信号而被导通或截止。

14.根据权利要求10所述的显示装置，其中，所述多个级包括依次生成进位信号的多个进位级以及根据所述进位信号而被依次驱动的多个扫描级，所述多个扫描级中的至少一个扫描级根据所述使能信号来控制所述扫描信号的输出。

15.根据权利要求1所述的显示装置，其中，包括在所述选通驱动器中的多个级中的至少一个级包括节点控制器，该节点控制器包括节点控制晶体管，该节点控制晶体管连接在低电平电压源与在至少一个级中浮置的节点之间，并且根据节点控制信号而被导通或截止。

16.一种显示装置，该显示装置包括：

显示区域，该显示区域包括以第一频率驱动的第一驱动区域以及以比所述第一频率低的第二频率驱动的第二驱动区域；

选通驱动器，该选通驱动器被配置为根据所述第一频率和所述第二频率来对所述第一驱动区域和所述第二驱动区域的多条选通线施加扫描信号；

数据驱动器，该数据驱动器被配置为针对将所述第二驱动区域内的多个像素再充入特定数据电压来供应数据电压，从所述数据驱动器供应的所述数据电压具有与所述第二驱动区域的充入的数据电压的极性相反的极性；以及定时控制器，该定时控制器被配置为在一个帧周期中的所述扫描信号未被输出到所述第二驱动区域内的所述多条选通线的时段期间断开所述数据驱动器的电力，其中，所述选通驱动器包括由独立的外部起始信号驱动以输出所述扫描信号的多个级组。

17.根据权利要求16所述的显示装置，其中，所述数据驱动器被配置为在一个帧周期中的所述扫描信号未被输出到所述第二驱动区域内的所述多条选通线的所述时段期间不输出所述数据电压。

18.根据权利要求16所述的显示装置，其中，基于当从多个独立的外部起始信号线供应的多个独立的外部起始信号被施加以用于开始驱动所述选通驱动器时的定时或者当使能信号被施加以用于阻止从所述选通驱动器生成的所述扫描信号被施加至所述多条选通线时的定时和时段来确定所述第一频率和所述第二频率。

说明书

显示装置

技术领域

[0001] 本发明涉及显示装置，并且具体地，涉及一种用于减少诸如由直流(DC)电压的累积而导致的图像残留、拖影等的缺陷的显示装置。

背景技术

[0002] 平板显示器(FPD)装置被应用于诸如移动电话、平板个人计算机(PC)、膝上型计算机等的各种类型的电子装置。FPD装置的示例包括液晶显示(LCD)装置、等离子体显示面板(PDP)、有机发光显示装置(OLED)等。近来，电泳显示器(EPD)装置也在被广泛地使用。

[0003] 在这些FPD装置(在下文中被简称为显示装置)中，LCD装置是通过使用液晶的光学各向异性来显示图像的装置。LCD装置具有诸如薄、形状紧凑、功耗低、图像质量高等的良好特征，进而在被广泛地使用。

[0004] 此外，在这些显示装置中，有机发光显示装置使用自发光的自发光装置，进而具有快响应速度、高发射效率、高发光率和宽视角。因此，有机发光显示装置作为下一代FPD装置正吸引更多关注。

[0005] 通常，显示装置包括用于显示图像的面板、用于向设置在面板中的多条选通线顺序地供应扫描脉冲的选通驱动器、用于向设置在面板中的多条数据线供应数据电压的数据驱动器以及用于控制选通驱动器和数据驱动器的定时控制器。

[0006] 选通驱动器可以被实现为集成电路(IC)类型并且可以被设置在面板110的非显示区域中。另选地，选通驱动器可以独立于面板110被设置并且可以电连接至各种类型(例如，膜上芯片(COF)类型)的面板110。

[0007] 近来，选通驱动器被配备在面板中的面板内栅极(GIP)类型在被广泛地使用。选通驱动器是包括多个级的移位寄存器，所述多个级与特定时钟同步地向设置在面板中的选通线顺序地输出扫描信号。普通的选通驱动器在每个帧反复地执行第一级至最后级根据同一周期顺序地输出扫描信号的操作。

[0008] 在显示各种类型的图像的显示装置中，为了满足临时驱动条件，选通驱动器总是被以高频率驱动，或者选通驱动器被驱动以便让所有级顺序地输出扫描信号，可能导致功耗的浪费。

[0009] 而且，在相关技术的显示装置中，因为扫描信号被以恒定频率从所有级顺序地输出，所以能够限制诸如触摸感测、指纹识别等的附加功能的执行。可以在选通驱动器不输出扫描信号时执行诸如触摸感测或指纹识别的附加功能会是有利的。因此，针对附加功能的操作在两个帧之间的空白时间被执行。为了进一步保证执行附加功能所必需的时间，应该减少在各个帧周期中显示图像的周期。然而，通过这样做能够减少像素充电时间，并且可能由于通过附加功能的执行而导致的噪声和像素耦合而出现诸如闪烁的图像质量劣化。

发明内容

[0010] 技术问题

[0011] 本发明被提出以消除上述问题，并且技术方案将提供一种显示装置，在该显示装置中，以低频率驱动的数据驱动器能够在各个帧中使数据电压的极性反转。

[0012] 技术方案

[0013] 为了解决如上所述的技术问题，提供了根据本发明的显示装置，该显示装置包括：选通驱动器，该选通驱动器被配置为在第一模式下以第一周期对多条选通线施加扫描信号并且被配置为根据驱动速度控制信号在第二模式下以比所述第一周期慢的第二周期对所述多条选通线施加所述扫描信号；以及数据驱动器，该数据驱动器使数据电压的极性反转并且在扫描信号输出时段期间输出所述数据电压，而不针对各个帧在扫描信号控制时段期间将所述数据电压输出到多条数据线，其中，根据所述驱动速度控制信号的所述第二模式的一个帧的周期包括用于将所述扫描信号输出到所述多条选通线的所述扫描信号输出时段以及用于不将所述扫描信号输出到所述多条选通线的所述扫描信号控制时段。

[0014] 为了解决如上所述的技术问题，提供了根据本发明的另一显示装置，该显示装置包括：显示区域，该显示区域包括以第一频率驱动的第一驱动区域以及以比所述第一频率低的第二频率驱动的第二驱动区域；选通驱动器，该选通驱动器被配置为根据所述第一频率和所述第二频率对所述第一驱动区域和所述第二驱动区域的多条选通线施加扫描信号；以及数据驱动器，该数据驱动器被配置为针对将所述第二驱动区域内的多个像素再充入特定数据电压来供应数据电压，从所述数据驱动器供应的所述数据电压具有与所述第二驱动区域的充电数据电压的极性相反的极性。

[0015] 有益效果

[0016] 根据本发明，在被以低频率驱动的显示装置中，通过DC电压的累积未导致诸如图像残留和拖影的缺陷。

[0017] 而且，根据本发明，因为供应给数据驱动器的电力在不输出数据电压的数据电压非输出时段中被断开，所以数据驱动器的功耗减少了。

附图说明

[0018] 图1是例示了根据本发明的显示装置的配置的示例性图。

[0019] 图2是例示了用于实现驱动方法的选通驱动器的配置的示例性图。

[0020] 图3是示出了被施加至图2所例示的选通驱动器的信号的波形的示例性图。

[0021] 图4是根据本发明的一些实施方式的例示了通过使用使能信号来限制向选通线输出扫描信号的选通驱动器的示例的示例性图。

[0022] 图5是示出了被施加至根据本发明的显示装置的信号的波形的示例性图。

[0023] 图6是例示了具有应用于本发明的显示装置的另一结构的选通驱动器的示例性图。

[0024] 图7是例示了具有应用于本发明的显示装置的另一结构的选通驱动器的示例性图。

[0025] 图8是例示了具有应用于本发明的显示装置的另一结构的选通驱动器的示例性图。

[0026] 图9是例示了具有应用于本发明的显示装置的另一结构的选通驱动器的示例性图。

[0027] 图10是配置应用于本发明的显示装置的选通驱动器的级的各种配置图。

[0028] 图11是例示了应用于根据本发明的显示装置的定时控制器的配置的示例性图。

[0029] 图12是例示了应用于根据本发明的显示装置的数据驱动器的配置的示例性图。

[0030] 图13是例示了应用于根据本发明的显示装置的数据驱动器的输出缓冲器的配置的示例性图。

[0031] 图14和图15是示出了被施加以用于通过根据起始信号或使能信号来限制来自数据驱动器的扫描信号的输出而使显示区域中的所有像素被用数据电压再充电的周期变化的数据电压的极性的示例性图。

[0032] 图16a、图16b、图16c和图16d是示出了被施加以用于将显示区域划分成多个驱动区域并且通过根据起始信号或使能信号来限制来自选通驱动器的扫描信号的输出而驱动所述多个驱动区域的数据电压的极性的示例性图。

[0033] 图17是例示了应用于根据本发明的显示装置的级的配置的示例性图。

[0034] 图18是例示了图17所例示的节点控制器的配置的示例性图。

具体实施方式

[0035] 在下文中，将参照附图详细地描述本发明的示例性实施方式。

[0036] 在下文中，为了描述的方便，LCD装置将作为本发明的示例被描述，但是本发明不限于此。也就是说，本发明可以被应用于有机发光显示装置。

[0037] 图1是例示了根据本发明的显示装置的配置的示例性图。参照图1，显示装置100包括面板110，该面板110包括显示区域A/A(其中多个像素P被设置并显示图像)以及布置在该显示区域A/A外部的非显示区域N/A。并且，显示装置100包括：选通驱动器120，其通过多条选通线GL1至GLg向多个像素P输出扫描信号；以及数据驱动器130，其通过多条数据线DL1至DLd向多个像素P供应数据电压。可以将选通驱动器120和数据驱动器130包括在面板110中。可以从定时控制器140供应用于控制选通驱动器120和数据驱动器130的信号。

[0038] 根据本发明的显示装置100可以包括或者不包括触摸感测功能。如果显示装置100包括触摸感测功能，则多个触摸电极被包括在面板110中，并且显示装置100可以包括向触摸电极供应触摸电压以确定是否存在触摸的触摸驱动器150。如果显示装置100不包括触摸感测功能，则可以省略触摸电极和触摸驱动器150。

[0039] 面板110执行显示图像的功能。可以根据显示装置100的种类来改变面板110，并且具体地，如果显示装置100是LCD装置，则面板110可以是在两个基板之间设置有液晶层的液晶面板。在这种情况下，多条数据线DL1至DLd、多条选通线GL1至GLg以及电连接至数据线DL1至DLd和选通线GL1至GLg以驱动像素P的多个薄膜晶体管(TFT)被包括在配置液晶面板的这些基板中的一个基板中。面板110包括用于对数据电压进行充电的多个像素电极(未示出)以及用于与像素电极一起驱动填充到液晶层中的液晶的公共电极。在面板110中，像素是按照矩阵类型布置的，并且黑底BM和滤色器是根据像素的结构而布置的。

[0040] 如上所述，面板110可以被配置有有机发光面板。在这种情况下，包括在面板110中的像素中的每一个可以包括有机发光二极管(OLED)、连接至对应的数据线DL和对应的选通线GL以控制OLED的多个TFT以及存储电容器。如上所述，本说明书中描述的一些实施方式可以被应用于除液晶面板和有机发光面板之外的各种类型的面板。

[0041] 选通驱动器120通过使用从定时控制器140传送的多个选通控制信号GCS来将扫描信号供应给选通线。在本说明书中，扫描信号是指用于使连接至对应的选通线的开关TFT导通的信号。并且，用于使开关TFT截止的信号被称为关断(gate-off)信号。扫描信号和关断信号的通用名称是选通信号。如果开关TFT是N型，则扫描信号是高电平电压，并且关断信号是低电平电压。另一方面，如果开关TFT是P型，则扫描信号是低电平电压，并且关断信号是高电平电压。

[0042] 在本说明书中，描述了选通驱动器120是按照选通驱动器120被安装在面板110的至少一个非显示区域N/A中并且选通驱动器120的输出端子电连接至设置在显示区域A/A中的多条选通线的GIP类型设置的。可以将选通驱动器120布置在面板110的一面上。另选地，如图1所例示，选通驱动器120可以被设置为两个，并且可以将两个选通驱动器120布置在面板110的两面上。在这种情况下，选通驱动器120可以被配置为一个选通驱动器120对与奇数线对应的像素施加扫描信号并且另一选通驱动器120对与偶数线对应的像素施加扫描信号的交错类型。并且，在一些实施方式中，一个选通驱动器120可以对布置在面板110的一个区域中的像素施加扫描信号，并且另一选通驱动器120可以对布置在面板110的另一区域中的像素施加扫描信号。

[0043] 可以向选通驱动器120供应用于使驱动速度变化的驱动速度控制信号。当选通驱动器120以输出扫描信号的周期变化时，面板110的刷新速率变化。也就是说，直到像素被用新数据电压再充电为止花费的时间可以增加或者减少。例如，像素可以在一秒内被用数据电压再充电六十次，然后，可以在一秒内被再充电三十次。也就是说，可以以30FPS驱动被以60FPS驱动的面板110。在这种情况下，直到在像素被用数据电压充电之后像素被再次充电为止花费的时间从16.7ms增加至33.3ms。

[0044] 在下文中，将参照图1、图2、图3的(a)、图3的(b)、图4、图5、图6、图7、图8、图9和图10详细地描述选通驱动器120。

[0045] 根据本发明的一些实施方式，选通驱动器120可以控制用于开始驱动移位寄存器的外部起始信号的数量以及当外部起始信号被施加时的定时，进而，显示装置100的像素被用数据电压充电的时段可以变化。也就是说，可以通过使外部起始信号被供应给移位寄存器的时段变化来停止移位寄存器的驱动达特定持续时间，从而变化将扫描信号输出到选通线的周期。例如，在一个第二周期期间，选通驱动器120可以从240次至1次向各条选通线输出扫描信号。

[0046] 在通过使用外部起始信号来使扫描信号到选通线中的每一条的输出变化的情况下，选通驱动器120可以包括开始由第一外部起始信号(Start1或初始VST)驱动的一级组(stage group)，以及开始由与第一外部起始信号不同的其它外部起始信号驱动的多个级组。在这种情况下，这些级组中的每一个包括顺序地输出扫描信号的多个级。也就是说，包括在各个级组中的级顺序地输出扫描信号以形成单独的驱动区域。例如，包括在第一级组中的多个级将扫描信号顺序地输出到连接至第一驱动区域中的像素的选通线，并且包括在第二级组中的多个级将扫描信号顺序地输出到连接至第二驱动区域中的像素的选通线。随着单独的外部起始信号被施加至这些级组中的每一个，可以将显示区域划分成可以被驱动的多个驱动区域。因此，在一个第二周期期间，这些级组中的每一个可以从240次至1次向布置在一些驱动区域中的选通线输出扫描信号，并且可以在一个第二周期中从240次至1次向布置在另一驱动区域中的选通线输出其它扫描信号。

[0047] 图2是例示了用于实现上述驱动方法的选通驱动器的配置的示例性图，并且图3是示出了被施加至图2所例示的选通驱动器的信号的波形的示例性图。

[0048] 当第一级组对应于布置在显示区域的最上端部中的驱动区域时，第一级组开始由基本外部起始信号Start1驱动。每一个外部起始信号被供应给包括在第一级组至第五级组中的每一个中的多个级当中的、布置在屏幕被划分的区域中的第一级的VST端子。在各个级组中，除通过外部起始信号线来接收外部起始信号的级以外的级可以接收被从包括这些级的级组的另一级输出的扫描信号作为起始信号，并且可以从布置在后端部中的级接收扫描信号作为重置信号，由此可以驱动这些级。

[0049] 为了参照图2提供描述，从K-2级输出的扫描信号被作为起始信号施加至K-1级的VST端子，并且从K-1级输出的扫描信号被输入给K-2级的重置端子RST以重置K-2级。换句话说，第一级组的级当中的除由向其供应的外部起始信号驱动的级以外的级被供应有级的输出，在这些级中的每一个之前通过VST端子来驱动，并且根据所供应的输出被驱动。因此，扫描信号被从第一级组的级顺序地输出。

[0050] 然而，包括在第一级组中的K级的输出未作为包括在第二级组中的K+1级的起始信号被施加。因此，第二级组不开始驱动直到通过单独的外部起始信号线施加了外部起始信号为止。在这种情况下，不从K+1级输出扫描信号，进而，作为第一级组的最后级的K级被通过外部重置信号线施加的外部重置信号重置。也就是说，各个级组包括由通过外部起始信号线供应的外部起始信号来驱动的一个或更多个级，以及被通过外部重置信号线供应的外部重置信号重置的一个或更多个级。

[0051] 当第二外部起始信号被输入给第二级组时，被供应有第二外部起始信号并且由第二外部起始信号驱动的级的输出被供应给第二级组的另一级的VST端子，进而，第二级组的级被顺序地驱动。像第一级组和第二级组一样，选通驱动器的其它级组被各自设置在独立结构中。

[0052] 对于分开驱动，各个级组通过独立的起始信号线来接收起始信号。然而，可以通过由级组共享的外部重置信号来施加供应给级组的外部重置信号。

[0053] 如果如图2所例示配置选通驱动器120，则可以通过图3所示的波形来驱动显示装置。图3的(a)示出了当第一驱动区域至第五驱动区域全部由外部起始信号驱动时外部起始信号和外部重置信号的波形，并且面板的所有驱动区域可以由图3的(a)所示的波形顺序地驱动。

[0054] 为了提供详细描述，当在一个帧周期期间第一外部起始信号Start1至第五外部起始信号Start5被顺序地供应给第一级组至第五级组时，扫描信号被顺序地输出到设置在所有五个驱动区域中的选通线。也就是说，如果不需要屏幕的分开驱动，则如在图3的(a)中一样，通过调整当外部起始信号被施加至各个级组时的定时，选通驱动器的所有级可以像由一个外部起始信号驱动一样被驱动。换句话说，当外部起始信号被施加至各个级组时的定时可以被调整为使得前一级的输出与作为起始信号被顺序地输入一样，进而，可以完全驱动显示区域。因此，设置在所有驱动区域中的像素被充入通过数据线施加的数据。

[0055] 图3的(b)示出了当仅与包括将被用新数据电压充电的像素的驱动区域对应的级组被驱动并且其它级组未被驱动时外部起始信号和外部重置信号的波形。如图3的(b)所示，在一个帧周期期间，当外部起始信号被供应给第二级组至第四级组而未被供应给第一级组和第五级组时，第二驱动区域至第四驱动区域被驱动。因此，图像通过仅第二驱动区域至第四驱动区域来显示。也就是说，可以通过将外部起始信号供应给仅一些级组来多样地改变显示图像的驱动区域。根据本发明的一些实施方式，即使当选通驱动器120被驱动时，显示装置的像素被充入数据电压的时段也可以通过根据使能信号来控制扫描信号到选通线的输出而变化。例如，选通驱动器120可以包括根据使能信号将连接至选通线的级的输出端子放电至低电平电压源的阻止单元。

[0056] 图4是根据本发明的一些实施方式的例示了通过使用使能信号来限制向选通线输出扫描信号的选通驱动器的示例的示例性图。图5是示出了被施加至根据本发明的显示装置的信号的波形的示例性图。图6是例示了具有应用于本发明的显示装置的另一结构的选通驱动器的示例性图。图7是例示了具有应用于本发明的显示装置的另一结构的选通驱动器的示例性图。图8是例示了具有应用于本发明的显示装置的另一结构的选通驱动器的示例性图。图9是例示了具有应用于本发明的显示装置的另一结构的选通驱动器的示例性图。图10是配置应用于本发明的显示装置的选通驱动器的级的各种配置图。

[0057] 图4所例示的选通驱动器120包括被配置有顺序地生成扫描信号的多个级的移位寄存器260。多条选通线分别连接至移位寄存器260的级并且被供应有扫描信号。选通驱动器120包括根据通过使能信号线212施加的使能信号将连接至选通线的级的输出端子放电至低电平VGL(或地)的阻止单元250。在第一实施方式中，使能信号可以将连接至选通线的级的输出端子放电至低电平电压源VSS(地)，进而，可以控制供应给选通线的扫描信号的输出。

[0058] 为了提供附加描述，阻止单元250包括连接在低电平电压源VGL与连接至选通线的级的输出端之间的晶体管T3并且包括连接至使能信号线212的栅极。当阻止单元250的晶体管T3通过使能信号被导通时，本级的输出端子被放电至低电平电压源VGL。因此，即使当本级将扫描信号输出到输出端子时，扫描信号也未被施加至选通线。第一级生成扫描信号并且将扫描信号输出到第一级的输出端子，并且当阻止单元250的晶体管T3通过使能信号被截止时，扫描信号被输出到选通线。随后，第二级生成扫描信号并且将扫描信号输出到第二级的输出端子，并且当阻止单元250的晶体管T3通过使能信号被导通时，低电平电压源VGL的电压被输出到选通线，而无需将扫描信号输出到选通线。

[0059] 在图4中，例示了通过使用一个使能信号来控制扫描信号的输出的阻止单元250，但是使能信号的数量不受限制。因此，在其它实施方式中，可以由通过多个使能信号线供应的多个使能信号来驱动阻止单元250。当阻止单元250根据多个使能信号操作时，预充电时间增加，进而，再次开始的级的输出的特性能够变得更好。

[0060] 如图5的时序图所示，当第一级的扫描信号Gout3被输出到第一级的输出端子并且第二级的扫描信号Gout5被输出到第二级的输出端子，具有关断电压的使能信号被施加至使能信号线212。因此，由第一级和第二级生成的扫描信号通过阻止单元250被顺序地输出到选通线。另一方面，当第四级的扫描信号Gout7被输出到第四级的输出端子并且第五级的扫描信号Gout9被输出到第五级的输出端子时，具有导通电压的使能信号被施加至使能信号线212。因此，连接至第四级和第五级的选通线通过阻止单元250的晶体管T3被放电至低电平电压源VGL。也就是说，在正在施加具有关断电压的使能信号的时段中，阻止单元250的晶体管T3被截止，进而，从这些级生成的扫描信号被顺序地输出到选通线。因此，生成了像素被充入数据线的数据电压的驱动区域。

[0061] 然而，在正在施加具有导通电压的使能信号的时段中，阻止单元250的晶体管T3被导通，进而，从这些级生成的扫描信号未被输出到选通线。因此，生成了像素未被充入数据线的数据电压的驱动区域。即使当根据使能信号从这些级生成的扫描信号未被输出到选通线时，也可以向下一级发送从一级生成的进位信号以顺序地操作随后的级。

[0062] 例如，如图5所示，即使当根据使能信号从这些级生成的扫描信号未被输出到选通线时，移位寄存器260的级中的每一个也可以输出进位信号以驱动下一级。因此，当从一级生成的扫描信号未被输出到选通线时，可以顺序地驱动移位寄存器260的级。

[0063] 可以通过这些级中的每一个的进位信号端子(Carry OUT)将进位信号供应给下一级。并且，各个级可以包括用于输出扫描信号的多个上拉/下拉晶体管，而且，还可以包括用于输出进位信号的多个上拉/下拉晶体管。

[0064] 选通驱动器120可以包括根据使能信号将接收在各个级中被用作扫描信号的时钟的端子放电至低电平电压源的阻止单元250。

[0065] 例如，如图6所例示，阻止单元250包括：第42晶体管T42，其连接至接收时钟CLK的端子以及本级的上拉晶体管；第41晶体管T41，其连接至接收时钟CLK的端子和第42个晶体管T42的栅极并且通过时钟CLK被导通/截止；以及第5i晶体管T5i，其连接至接收低电平电压的端子或地(在下文中被简称为低电平电压源)和第42晶体管T42的栅极并且通过使能信号被导通/截止。

[0066] 在图6所例示的级的上拉晶体管被导通并且时钟CLK具有高电平的情况下，当使能信号被去激活时，第5i晶体管T5i被截止，并且第41晶体管T41和第42晶体管T42被导通，由此时钟CLK被输入给上拉晶体管并且通过上拉晶体管被输出到选通线。也就是说，时钟CLK被作为扫描信号输出到选通线。

[0067] 然而，在上拉晶体管被导通并且时钟CLK具有高电平的情况下，当使能信号被激活时，第41晶体管T41和第5i晶体管T5i被导通。因此，时钟CLK通过第41晶体管T41和第5i晶体管T5i被放电至低电平电压源。因此，时钟CLK未通过上拉晶体管被输出到选通线。也就是说，扫描信号未被输出到选通线。

[0068] 为了提供附加描述，在设置了具有图6的结构的阻止单元的情况下，使用控制供应给一级的上拉晶体管的时钟以控制扫描信号的输出的方法来代替将一级的输出端子放电至低电平电压源的方法。首先，在基本正常驱动操作中，使能信号被去激活以使第5i晶体管T5i截止，并且通过第41晶体管T41传送的高电平时钟使第42晶体管T42导通。当第42晶体管T42被导通时，时钟通过第42晶体管T42被传送到上拉晶体管，进而，正常扫描信号通过输出端子被输出到选通线。在停止操作中，使能信号使第T5i晶体管T5i导通以将第42晶体管T42的栅级下拉至低电平。因此，时钟CLK未通过第42晶体管T42被输出到上拉晶体管，进而，扫描信号未被输出到选通线。

[0069] 图7所例示的选通驱动器120的基本结构可以与以上参照图6所描述的选通驱动器的基本结构相似。也就是说，如图7所例示，一个阻止单元250单独地连接至输出一个扫描信号的各个级。然而，设置了具有与根据前面的实施方式的结构不同的结构的阻止单元250。

[0070] 例如，如图7所例示，阻止单元250包括：第41晶体管T41，其连接至接收时间CLK的端子和本级的上拉晶体管并且通过时钟CLK被导通/截止；以及第5i晶体管T5i，其连接至接收低电平电压的低电平电压源和本级的上拉晶体管并且通过使能信号被导通/截止。

[0071] 在图7所例示的级的上拉晶体管被导通并且时钟CLK具有高电平的情况下，当使能信号被去激活时，第5i晶体管T5i被截止，并且第41晶体管T41被导通，由此时钟CLK被输入给上拉晶体管并且通过上拉晶体管被输出到选通线。也就是说，时钟CLK被作为扫描信号输出到选通线。

[0072] 然而，在上拉晶体管被导通并且时钟CLK具有高电平的情况下，当使能信号被激活时，第41晶体管T41和第5i晶体管T5i被导通。因此，时钟CLK通过第41晶体管T41和第5i晶体管T5i被放电。因此，时钟CLK未通过上拉晶体管被输出到选通线。也就是说，扫描信号未被输出到选通线。

[0073] 为了提供附加描述，图7所例示的选通驱动器具有与从图6的结构中移除第42晶体管T42并且第41晶体管T41直接连接至上拉晶体管的情况相似的结构。图7所例示的选通驱动器通过像图6的选通驱动器一样使用使能信号来使通过第41晶体管T41输入的时钟移位至低电平，以用于低速驱动或分开驱动。因此，时钟未通过上拉晶体管被输出到选通线。

[0074] 图8所例示的选通驱动器120的基本结构像以上参照图6和图7所描述的选通驱动器的基本结构一样包括阻止单元250。如图8所例示的阻止单元250包括：第42晶体管T42，其连接至接收时钟CLK的端子和本级的上拉晶体管并且包括连接至上拉晶体管的栅级的栅极；以及第5i晶体管T5i，其连接至接收低电平电压的低电平电压源和本级的上拉晶体管并且通过使能信号被导通/截止。

[0075] 在图8所例示的本级的上拉晶体管被导通并且时钟CLK具有高电平的情况下，当使能信号被去激活时，第5i晶体管T5i被截止，并且第42晶体管T42被导通，由此时钟CLK被输入给上拉晶体管并且通过上拉晶体管被输出到选通线。也就是说，时钟CLK被作为扫描信号输出到选通线。

[0076] 然而，在上拉晶体管被导通并且时钟CLK具有高电平的情况下，当使能信号被激活时，可以使第42晶体管T42导通。因此，可以通过第42晶体管T42和第5i晶体管T5i将时钟CLK放电至低电平电压源。因此，可以不通过上拉晶体管将时钟CLK输出到选通线。也就是说，可以不将扫描信号输出到选通线。

[0077] 为了提供附加描述，在图8所例示的选通驱动器120中，第42晶体管T42的栅极连接至本级的Q节点。因此，在正常屏幕驱动操作中，如果Q节点的电压是高电平电压，则具有高电平的时钟通过上拉晶体管(或TFT)被输出到选通线，而如果Q节点的电压是低电平电压，则第42晶体管T42被截止，进而，时钟未被输出到选通线。并且，在图8所例示的选通驱动器120中，在停止与开始操作中，使能信号被移位到高电平，进而，第5i晶体管T5i被导通，由此通过第42晶体管T42的时钟被放电至低电平电压源。因此，扫描信号未被输出到选通线，进而，扫描信号到选通线的输出被限制。

[0078] 而且，选通驱动器120可以包括：多个进位级，其被顺序地驱动以输出进位信号；以及多个扫描级，其根据使能信号将扫描信号输出到选通线。

[0079] 在这种情况下，如图9所例示，选通驱动器120包括：第一移位寄存器270，其包括顺序地生成进位信号Carry_Out_1至Carry_Out_7的多个进位级(第一级)；以及第二移位寄存器280，其包括根据进位信号向选通线顺序地输出扫描信号Gate_Out_1至Gate_Out_7的多个扫描级(第二级)。包括在第二移位寄存器280中的扫描级(第二级)中的至少一个根据使能信号Enable来阻止扫描信号输出到选通线。

[0080] 例如，在图9中，设置在左侧的进位级(第一级)配置第一移位寄存器270，而设置在右侧的扫描级(第二级)配置第二移位寄存器280。

[0081] 包括在第一移位寄存器270中的进位级顺序地输出进位信号Carry_Out_1至Carry_Out_7。

[0082] 进位信号被作为起始信号输入给扫描级。扫描级由进位信号驱动并且最终将扫描信号输出到选通线。进位信号被作为起始信号输入给包括在第一移位寄存器270中的另一进位级。

[0083] 当使能信号与进位信号一起被输入给扫描级时，扫描级可以不将扫描信号输出到选通线。也就是说，配置第二移位寄存器280的扫描级可以由进位信号驱动，但是可以不根据使能信号将扫描信号输出到选通线。

[0084] 为了参照图10提供附加描述，可以将使能信号供应给在这些级中的每一个级中用作预充电TFT的T1晶体管的源极，并且可以将进位信号供应给T1晶体管的栅极。在这种情况下，当T1晶体管通过进位信号被导通并且使能信号是低信号时，连接至上拉晶体管T6的栅极的Q节点的电压变成低电压。也就是说，当根据使能信号供应低电压时，上拉晶体管T6被截止，进而，扫描级不输出扫描信号。

[0085] 根据本发明的一些实施方式的显示装置可以基于使能信号来控制扫描信号在一个帧周期中到一些选通线的输出。例如，通过调整当使能信号被施加时的定时以及在一个帧周期中施加使能信号的时段，显示区域可以被划分成包括被输出有扫描信号的选通线的驱动区域以及包括未被输出有扫描信号的其它选通线的另一驱动区域，并且可以被驱动。在本发明中，数据电压被充电到一个驱动区域中的像素中的时段被调整为比数据电压被被充电到另一驱动区域中的像素中的时段短或长，进而，相对于数据电压总是被以恒定周期充电到显示区域中的所有像素中的常规驱动方法能够减少功耗。

[0086] 通过在各种方法中使用除上述结构之外的起始信号和使能信号，可以通过使扫描信号被输出到面板的选通线的周期变化来驱动面板。例如，面板可以以从根本上设置的驱动速度(例如，60FPS至240FPS)操作，然后可以响应于面板的驱动速度或输出图像的改变而以较慢的驱动速度(例如，1FPS至30FPS)操作。在本发明中，数据电压被充电到像素中的时段可以根据面板的驱动速度或输出图像的改变而变化，进而，相对应数据电压总是被以恒定周期充电到显示区域中的所有像素中的常规驱动方法能够减少功耗。

[0087] 而且，根据本发明的一些实施方式，像触摸感测操作一样，可以基于在一个帧周期期间不输出扫描信号的时段来根据起始信号或使能信号执行在扫描信号未被输出到选通线的状态下容易地执行的操作。在相关技术中，为了在不存在由扫描信号导致的噪声的时段中感测触摸，在帧之间的空白时间内执行触摸感测操作。另一方面，在本发明中，由于起始信号或使能信号，可以多次在一个帧周期中生成不输出扫描信号的时段。在这种情况下，因为触摸感测操作在一个帧周期期间被执行多次，所以能够提高触摸灵敏度。除感测触摸的操作之外，可以在一个帧周期期间多次执行在扫描信号未被输出到选通线的状态下容易地执行的操作。

[0088] 图11是例示了应用于根据本发明的显示装置的定时控制器的配置的示例性图。图12是例示了应用于根据本发明的显示装置的数据驱动器的配置的示例性图。图13是例示了应用于根据本发明的显示装置的数据驱动器的输出缓冲器的配置的示例性图。

[0089] 定时控制器140通过使用从外部系统(未示出)输入的多个定时信号(例如，垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE等)来生成用于控制选通驱动器120的操作定时的选通控制信号GCS以及用于控制数据驱动器130的操作定时的数据控制信号DCS，并且生成将被传送到数据驱动器130的图像数据。

[0090] 为此，如图11所例示，定时控制器140包括：接收器140，该接收器140用于从外部系统接收输入视频数据和定时信号；控制信号生成器430，该控制信号生成器430用于生成各种控制信号；数据对准器420，该数据对准器420用于重新对准输入视频数据以生成图像数据；以及输出单元450，该输出单元450用于将控制信号中的一些输出到选通驱动器120并且将其它控制信号和图像数据输出到数据驱动器130。

[0091] 也就是说，定时控制器140重新对准从外部系统接收到的输入视频数据以便和面板110的结构和特性匹配并且将图像数据传送到数据驱动器130。这种功能可以由数据对准器420执行。

[0092] 定时控制器140通过使用从外部系统输入的定时信号(例如，垂直同时信号Vsync、水平同步信号Hsync、数据使能信号DE等)来生成用于控制选通驱动器120的选通控制信号GCS以及用于控制数据驱动器130的数据控制信号DCS，并且将所生成的控制信号传送到数据驱动器130和选通驱动器120。这种功能可以由控制信号生成器430执行。

[0093] 由控制信号生成器430生成的数据控制信号DCS包括源起始脉冲SSP、源移位时钟信号SSC、源输出使能信号SOE和极性反转信号POL。由控制信号生成器430生成的选通控制信号GCS包括选通起始脉冲GSP、选通起始信号VST、选通移位时钟GSC、选通输出使能信号GOE和选通时钟GCLK。

[0094] 而且，控制信号生成器430可以生成用于断开供应给数据驱动器130的电力的电力控制信号。

[0095] 可以将电力控制信号供应给数据驱动器130，并且数据驱动器130可以根据电力控制信号打开电源。在这种情况下，数据驱动器130可以被配置为使得数据驱动器130的总体操作是根据电力控制信号而执行的，或者仅基本上向数据线输出数据电压的输出缓冲器的操作不是根据电力控制信号而执行的。

[0096] 可以将电力控制信号传送到向数据驱动器130供应电力的电源驱动器。在这种情况下，电源驱动器可以根据电力控制信号来断开供应给数据驱动器300的所有电力，或者可以仅断开供应给基本上将数据电压输出到数据线的输出缓冲器的电力。

[0097] 如图12所例示，数据驱动器130将从定时控制器140传送的数字图像数据转换成模拟数据电压，并且在导通信号VGH被供应给选通线的每一个水平周期将一条水平线的模拟数据电压供应给数据线。

[0098] 数据驱动器130和定时控制器140可以作为一个IC被提供。

[0099] 数据驱动器130可以连接至COF类型的面板110。在这种情况下，数据驱动器130可以被直接安装在面板110上，或者可以被直接设置在面板110上。可以基于面板110的尺寸、分辨率等多样地设置数据驱动器130的数量。

[0100] 数据驱动器130通过使用从伽玛电压生成器(未示出)供应的伽玛电压来将图像数据转换成数据电压，并且将数据电压供应给数据线。为此，数据驱动器130包括移位寄存器310、锁存器320、数模转换器(DAC)330和输出缓冲器340。

[0101] 移位寄存器310通过使用从定时控制器140接收到的数据控制信号(SSC、SSP等)来输出采样信号。

[0102] 锁存器320对从定时控制器140顺序地接收到的数字图像数据进行锁存，然后，将经锁存的图像数据同时输出到DAC 330。

[0103] DAC 330将从锁存器320传送的图像数据转换成数据电压Vdata并且输出数据电压。也就是说，DAC 330通过使用从伽玛电压生成器(未示出)供应的伽玛电压来将图像数据转换成数据电压，并且将数据电压输出到数据线。

[0104] 而且，DAC 330可以在每个帧通过使用极性反转信号POL来使数据电压的极性反转。

[0105] 输出缓冲器340根据从定时控制器140传送的源输出使能信号SOE将从DAC330传送的数据电压输出到面板110的数据线DL。

[0106] 如上所述，可以在不在一个帧周期中输出数据电压的数据电压非输出时段期间通过电力控制信号来断开供应给数据驱动器130的电力。

[0107] 在这种情况下，可以断开供应给数据驱动器130的所有电力，或者可以断开供应给从移位寄存器310、锁存器320、DAC 330和输出缓冲器340中选择的一个元件的电力。

[0108] 具体地，在图13中例示了供应给输出缓冲器340的电力VDD被断开的情况。也就是说，图13是例示了数据驱动器130的输出缓冲器340的配置的示例性图，并且例示了根据电力控制信号断开电力的输出缓冲器340的内部配置。

[0109] 为了提供附加描述，输出缓冲器340可以通过在一个帧周期中的数据电压输出时段期间使用驱动电压VDD来将数据电压输出到数据线，并且可以在该一个帧周期中的该数据电压非输出时段期间阻止驱动电压VDD的供应。

[0110] 因为驱动电压VDD到输出缓冲器340的供应被阻止，所以数据电压在数据电压非输出时段期间未被输出到数据线，并且能够减少数据驱动器130的功耗。

[0111] 可以将用于执行上述功能的输出缓冲器340设置在除图13的电路结构之外的各种电路结构中。

[0112] 为了提供附加描述，根据本发明的一些实施方式，能够通过使用数据驱动器130的偏置电压VDD由开关断开的构思来使静态功率最小化。

[0113] 可以与来自选通驱动器120的扫描信号的输出被起始信号或使能信号限制的周期同步地将电力控制信号供应给数据驱动器130的输出缓冲器340。

[0114] 图14和图15是示出了被施加以用于通过根据起始信号或使能信号来限制来自选通驱动器的扫描信号的输出而使显示区域中的所有像素被再充入数据电压的周期发生变化的数据电压的极性的示例性图。为了描述的方便，图14和图15示出了当以60Hz驱动的面板被以比60Hz低的30Hz、15Hz和1Hz驱动时数据电压的极性。

[0115] 参照图14，在本发明的一些实施方式中，数据驱动器130具有如下特征：当根据多个频率驱动面板110时，数据驱动器130使数据电压的极性反转以在每个帧将极性反转的数据电压输出到数据线，并且在不在一个帧周期中输出数据电压的数据电压非输出时段期间断开电力。如上所述，在显示装置被以30Hz的低频率驱动的情况下，一个帧周期可以是33.3ms。在这种情况下，可以在仅与16.7ms对应的数据电压输出时段期间将数据电压输出到数据线，并且在一个帧周期的另一时段(即，与16.7ms对应的另一数据电压非输出时段(OFF时段)期间，可以不输出数据电压。

[0116] 在这种情况下，通过使用电力控制信号，定时控制器140可以控制到数据驱动器130的电力供应，或者可以控制到数据驱动器130的一些元件的电力供应。

[0117] 也就是说，可以在每个帧使数据电压的极性反转，并且在不在一个帧周期输出数据电压的数据电压非输出时段(OFF时段)期间停止数据驱动器130的驱动，或者电力到数据驱动器130的至少一个元件的供应被阻止。因此，如图14所示，未在数据电压非输出时段(OFF时段)中示出数据电压的极性。

[0118] 为了提供附加描述，在显示装置通过使频率变化来驱动的情况下，当具有相同极性的数据电压在每个帧输出到数据线时，单侧极性被累积，进而，不会出现闪烁。然而，由于DC电压的累积而出现诸如图像残留和拖影的缺陷。因此，在面板的驱动速度变化并且因此以比第一FPS(例如，60FPS)慢的第二FPS(例如，30FPS)驱动面板的情况下，每当帧改变时数据电压的极性被反转，以便不在数据电压输出时段中施加具有相同极性的数据电压。并且，在各个帧中，在不输出数据电压的数据电压非输出时段(OFF时段)中不执行数据驱动器130的至少某些元件的驱动。

[0119] 以上参照图14所描述的驱动显示装置的方法包括，当以第一FPS以及比第一FPS慢的第二FPS驱动面板时，在一个帧周期中的数据电压输出时段期间向数据线输出数据电压，在不在一个帧周期中输出数据电压的数据电压非输出时段(OFF时段)期间阻止到生成数据电压的数据驱动器的电力供应，并且当另一个帧周期开始时，在数据电压输出时段期间使数据电压的极性反转以输出极性反转的数据电压，以及在数据电压非输出时段(OFF时段)期间阻止电力到数据驱动器的供应。

[0120] 在这种情况下，因为数据驱动器130的驱动被停止达特定时间，或者到数据驱动器130的输出缓冲器340的电力供应被阻止，所以能够减少数据驱动器130的功耗。

[0121] 而且，因为数据电压的极性在每个帧被反转，所以如图14所示，具有不同极性的数据电压在各个帧的数据电压输出时段中被输出到数据线。因此，不会出现诸如由DC电压的累积而导致的图像残留和拖影的缺陷。

[0122] 如图14所示，利用与通过频率变化被以30Hz驱动的显示装置的原理相同的原理，在以诸如15Hz或1Hz的低频率驱动的显示装置中，数据驱动器130的功耗减少了，并且能够防止出现诸如由DC电压的累积而导致的图像残留和拖影的缺陷。

[0123] 参照图15，如上所述，根据本发明的一些实施方式的显示装置包括面板110、选通驱动器120、数据驱动器130和定时控制器140。

[0124] 具体地，当面板被以第一FPS驱动、然后通过变化被以比第一FPS慢的第二FPS驱动时，根据本发明的一些实施方式的数据驱动器130在每个帧使数据电压的极性反转以将极性反转的数据电压输出到数据线。

[0125] 也就是说，在本发明的第二实施方式中，数据电压的极性在每个帧被反转。

[0126] 为了提供附加描述，在使用列反转方法的情况下，每当帧改变时根据本发明的第二实施方式的显示装置使数据电压的极性反转，并且具体地，如图15所示，数据电压的极性被反转的时段增加。

[0127] 也就是说，数据驱动器130通过在一个帧周期中的数据电压输出时段和数据电压非输出时段二者期间使用仅一个极性来驱动数据驱动器130的DAC 330。因此，能够使极性的反转最小化，进而，能够减少数据驱动器130的功耗。

[0128] 以上参照图15所描述的驱动显示装置的方法包括，当面板被以第一FPS以及比第一FPS慢的第二FPS驱动时，在一个帧周期中的数据电压输出时段期间向数据线输出数据电压，在一个帧周期中的数据电压非输出时段期间执行不输出数据电压的操作，并且当另一个帧周期到达时，使数据电压的极性反转以输出极性反转的数据电压。

[0129] 当显示装置被以30Hz的低频率驱动时，如图14所示，一个帧周期是33.3ms。在这种情况下，数据电压在仅与16.7ms对应的数据电压输出时段期间被输出到数据线，并且在该一个帧周期的另一时段(即，数据电压非输出时段(OFF时段))期间不输出数据电压。

[0130] 在这种情况下，数据驱动器130通过在数据电压输出时段和数据电压非输出时段二者期间使用仅一个极性来驱动DAC 330。因此，能够使极性的反转最小化，进而，能够减少数据驱动器130的功耗。

[0131] 而且，因为数据电压的极性在每个帧被反转，所以如图15所示，具有不同极性的数据电压在每个帧被输出到数据线。因此，不会出现诸如通过DC电压的累积而导致的图像残留和拖影的缺陷。

[0132] 如图15所示，利用与通过频率变化被以30Hz驱动的显示装置的原理相同的原理，在以诸如15Hz或1Hz的低频率驱动的显示装置中，数据驱动器130的功耗减少了，并且能够防止诸如通过DC电压的累积而导致的图像残留和拖影的缺陷出现。

[0133] 以上参照图14和图15所描述的显示装置及其驱动方法不限于显示装置被以诸如60Hz、30Hz、15Hz和1Hz的频率驱动的情况，并且本发明可以被应用于被以预定频率以及通过变化比该预定频率低的一个或更多个频率驱动的显示装置。并且，本发明可以应用于用列反转方法、点反转方法或帧反转方法驱动显示装置的情况。

[0134] 图16a、图16b、图16c和图16d是示出了施加的数据电压的极性的示例性图，该数据电压用于将显示区域划分成多个驱动区域并且通过根据起始信号或使能信号来限制来自选通驱动器的扫描信号的输出而驱动所述多个驱动区域。为了描述的方便，图16a是示出了当整个显示区域被以60Hz驱动时选通驱动器和数据驱动器的驱动的示例性图。图16b至图16d是示出了当显示区域的一部分被以60Hz驱动并且另一部分被以30Hz、20Hz和15Hz驱动时选通驱动器和数据驱动器的驱动的示例性图。

[0135] 首先，如图16a所示，当整个显示区域被以同一频率驱动时，数据电压在一个帧周期中被顺序地供应给数据线。也就是说，除了两个帧之间的空白时间以外数据电压被连续地供应。换句话说，一个帧周期未被划分成数据电压输出时段和数据电压非输出时段。

[0136] 在选通驱动器120的上述结构中，如果选通驱动器120被配置有通过从外部供应的独立的外部起始信号所驱动的多个级组，则用于开始相应的级组的驱动的外部起始信号被施加，使得扫描信号是根据当数据电压被施加至对应的数据线时的定时而输出到选通线的。在图16a中例示了选通驱动器120被配置有两个级组的示例。因此，在各个帧中，用于开始第一级组的驱动的外部起始信号VST1被施加，然后，用于开始第二级组的驱动的外部起始信号VST2被施加。也就是说，第二外部起始信号VST2被施加，使得扫描信号被以特定间隔从包括在两个级组中的级顺序地输出。

[0137] 在选通驱动器120的上述结构中，如果选通驱动器120包括通过使用使能信号来将一级的输出端子或用作扫描信号的时钟的输入端子放电至低电平电压源的阻止单元，则在对应的时段期间不施加使能信号，以便让整个显示区域被以同一频率驱动。换句话说，与低电压对应的使能信号被供应。因此，从选通驱动器120的级对选通线施加扫描信号的时段不改变。

[0138] 在选通驱动器120的上述结构中，如果选通驱动器120是按照包括多个进位级和多个扫描级的双移位寄存器结构配置的，则只有当使能信号被施加时才输出扫描信号，并且扫描信号的输出在不施加使能信号的时段中被限制。因此，在双移位寄存器结构中，在对应的时段期间施加使能信号，以用于以同一频率驱动整个显示区域。换句话说，供应与高电压对应的使能信号。

[0139] 在数据电压通过上述操作根据同一频率被再充电到整个显示区域中的像素中的情况下，数据驱动器在每个帧供应具有反转极性的数据电压。

[0140] 图16b是用于描述显示区域被划分成以60Hz驱动的区域以及以30Hz驱动的区域并且被驱动的示例的示例性图。也就是说，显示区域的第一驱动区域被以60FPS驱动，并且第二驱动区域被以30FPS驱动。首先，如果选通驱动器120被配置有在第一帧周期期间通过对其施加的独立的外部起始信号分别驱动的多个级组，则对与第一驱动区域对应的第一级组施加的外部起始信号VST1以及对与第二驱动区域对应的第二级组施加的外部起始信号VST2被全部供应，进而，整个显示区域中的像素被充入数据电压。然而，在第二帧周期期间，用于开始第一级组的外部起始信号VST1被施加，但是用于开始第二级组的外部起始信号VST2未被施加。因此，在第二帧周期期间，扫描信号被输出到第一驱动区域但是未被输出到第二驱动区域。在第三帧周期期间，像第一帧周期一样，对与第一驱动区域对应的第一级组施加的外部起始信号VST1以及对与第二驱动区域对应的第二级组施加的外部起始信号VST2被全部供应。通过这种驱动，面板可以被划分成包括在一秒内被再充电六十次的像素的第一驱动区域以及包括在一秒内被再充电三十次的其它像素的第二驱动区域，并且可以被驱动。

[0141] 在选通驱动器120的上述结构中，如果选通驱动器120包括通过使用使能信号来将一级的输出端子或用作扫描信号的时钟的输入端子放电至低电平电压源的阻止单元，则在第一帧周期期间不施加使能信号。因此，整个显示区域中的像素被充入数据电压。另一方面，在第二帧周期中，当与第二驱动区域对应的级被驱动时，使能信号被施加。因此，扫描信号未被输出到连接至与第二驱动区域对应的级的选通线。在第三帧周期期间，像第一帧周期一样，整个显示区域中的像素被用数据电压充电，而不施加使能信号。通过这种驱动，面板可以被划分成包括在一秒内被再充电六十次的像素的第一驱动区域以及包括在一秒内被再充电三十次的其它像素的第二驱动区域，并且可以被驱动。

[0142] 在选通驱动器120的上述结构中，如果选通驱动器120是按照包括多个进位级和多个扫描级的双移位寄存器结构配置的，则只有当使能信号被施加时才输出扫描信号，并且扫描信号的输出在未施加使能信号的时段中被限制。因此，在第一帧周期期间，使能信号被施加，进而，整个显示区域中的像素被用数据电压充电。另一方面，在第二帧周期中，在与第一驱动区域对应的进位级/扫描级正被驱动的同时施加使能信号，但是在与第二驱动区域对应的进位级正被驱动的同时，不施加使能信号。因此，扫描信号未被输出到分别连接至与第二驱动区域对应的级的选通线。因此，即使当通过从各个进位级传送的进位信号来使用于开始驱动各个扫描级的晶体管导通时，也供应与低电压对应的使能信号，进而，第二驱动区域中的像素未被再充入数据电压。在第三帧周期中，像第一帧周期一样，在与整个显示区域对应的进位级/扫描级正被驱动的同时不施加使能信号。通过这种驱动，面板可以被划分成包括在一秒内被再充电六十次的像素的第一驱动区域以及包括在一秒内被再充电三十次的其它像素的第二驱动区域，并且可以被驱动。

[0143] 扫描信号到部分区域的输出受起始信号或使能信号限制的帧周期可以包括输出数据电压的数据电压输出时段以及数据电压非输出时段。如上所述，在数据电压非输出时段期间，可以控制到数据驱动器130或该数据驱动器130的一些元件的电力供应。例如，因为到数据驱动器130的电力供应在数据电压非输出时段期间被控制，所以可以停止数据驱动器130的驱动，或者可以在数据电压非输出时段期间断开供应给数据驱动器130的输出缓冲器340的电力。

[0144] 如果选通驱动器120和数据驱动器130用上述方法驱动，则数据电压的极性被反转的时段可以变化，使得通过起始信号或使能信号交替地驱动的驱动区域不总是被充入具有相同极性的数据电压。也就是说，数据驱动器130可以被设置为使得具有与先前供应的数据电压的极性相反的极性的数据电压被供应给其中像素的再充电被起始信号或使能信号延迟的驱动区域。

[0145] 图16c是用于描述显示区域被划分成以60Hz驱动的区域以及以20Hz驱动的区域并且被驱动的示例的示例性图。也就是说，显示区域的第一驱动区域被以60FPS驱动，并且第二驱动区域被以20FPS驱动。即使在这种情况下，选通驱动器120也用与以上参照图16b所描述的方法相似的方法驱动。也就是说，在第一帧周期中整个显示区域中的像素被用数据电压充电，但是在第二帧周期和第三帧周期中，第二驱动区域中的像素可能未被充入数据电压。并且，在第四帧周期中整个显示区域中的像素被再充入数据电压。

[0146] 扫描信号到部分区域的输出受起始信号或使能信号限制的帧周期可以包括输出数据电压的数据电压输出时段以及数据电压非输出时段。在数据电压非输出时段期间，可以控制到数据驱动器130或该数据驱动器130的某些元件的电力供应。并且，数据驱动器130可以被设置为使得具有与先前供应的数据电压的极性相反的极性的数据电压被供应给其中像素的再充电被起始信号或使能信号延迟的驱动区域。

[0147] 图16d是用于描述显示区域被划分成以60Hz驱动的区域以及以15Hz驱动的区域并且被驱动的示例的示例性图。也就是说，可以以60FPS驱动显示区域的第一驱动区域，并且可以以15FPS驱动第二驱动区域。即使在这种情况下，选通驱动器120和数据驱动器130也可以用与以上参照图16b和图16c所描述的方法相似的方法驱动。

[0148] 配置应用于本文所描述的实施方式的选通驱动器120的TFT可以各自实现为氧化物TFT(例如，铟镓锌氧化物(IGZO))。然而，本发明不限于此。在其它实施方式中，应用于本发明的实施方式的TFT可以被配置为非晶硅(a-Si)TFT，或者可以通过低温多晶硅(LTPS)工艺被配置为多晶TFT。

[0149] 具体地，氧化物TFT在电流的迁移率特性方面比a-Si TFT好，进而，当应用氧化物TFT时，能够减少电路的尺寸。

[0150] 而且，氧化物TFT的泄漏电流比a-Si TFT和LTPS TFT中的每一个的泄漏电流低。因此，如在根据本发明的实施方式的显示装置或者使得显示装置100的一个驱动区域能够被以比另一驱动区域的帧速率低的帧速率驱动的选通驱动器中一样，如果氧化物TFT被应用于暂时不输出扫描信号的选通驱动器，则能够更稳定地驱动该选通驱动器。

[0151] 然而，如上所述，根据本发明的实施方式，除氧化物TFT之外，可以应用a-Si TFT或LTPS TFT，而且，可以一起使用a-Si TFT、LTPS TFT和氧化物TFT。

[0152] 图17是例示了应用于根据本发明的实施方式的显示装置的级的配置的示例性图，并且图18是例示了图17所例示的节点控制器的配置的示例性图。

[0153] 选通驱动器120包括顺序地输出扫描脉冲的多个级，并且这些级中的每一个可以被配置有多个TFT。这些级中的每一个级应该稳定地维持与其连接的选通线的电压。然而，在选通驱动器120正被驱动的同时，包括在各个级中的某些节点会处于浮置状态并且会受外部噪声影响，从而导致对应的选通线的电压改变的异常驱动等。

[0154] 而且，包括在各个级中的TFT中的每一个的使用寿命由于通过保持在处于浮置状态的节点中的残余电荷所导致的应力而缩短。具体地，在使用氧化物半导体的TFT中，因为截止电流非常低，所以直到残余电荷被自然地放电为止花费了非常长的时间。由于这个原因，其中由残余电荷所导致的应力被施加至使用氧化物半导体的TFT的时间增加。

[0155] 因此，根据本发明的实施方式，如图17和图18所例示，可以将节点控制器24添加到各个级中，并且节点控制器24控制特定级的浮置节点并且使残余电荷最小化。因此，选通驱动器120被更稳定地驱动，并且构成选通驱动器120的各个晶体管的使用寿命和可靠性增加。

[0156] 根据本发明，选通驱动器120通过使用节点控制器24来将浮置节点控制到特定状态，进而，能够使选通线的电压稳定而不考虑噪声。并且，根据本发明，可以通过使用节点控制器24来使上拉晶体管和下拉晶体管截止达特定时间，从而提高每个TFT的使用寿命和可靠性。并且，根据本发明，节点控制器24在电力的供应被停止时移除残余电荷，从而提高每个TFT的使用寿命。

[0157] 具体地，在上述实施方式中，因为选通线的电压是通过节点控制器24来稳定的，所以能够甚至在不输出数据电压的时段中也使选通线的电压稳定。

[0158] 为了提供附加描述，在下面描述的节点控制器24可以被应用于构成应用于本发明的选通驱动器120的各个级，进而，甚至在不向选通线输出扫描信号的时段或不向数据线输出数据电压的时段中也能够使选通线的电压稳定。

[0159] 首先，参考图17，应用于本发明的级包括上拉晶体管Tpu、下拉晶体管Tpd、驱动器22和节点控制器24。上拉晶体管Tpu连接在第一信号线与输出端子20之间。这里，时钟信号CLK或高电平电压VDD被供应给第一信号线。上拉晶体管Tpu的栅极连接至第一节点N1，即，Q节点。上拉晶体管Tpu根据第一节点N1的电压将高电平电压VDD供应给输出端子20。

[0160] 下拉晶体管Tpd连接在输出端子20与用来供应低电平电压VSS的第二信号线之间。并且，下拉晶体管Tpd的栅极连接至第二节点N2，即，QB节点。下拉晶体管Tpd根据第二节点N2的电压将低电平电压VSS供应给输出端子20。

[0161] 驱动器22根据通过一个或更多个信号线(未示出)供应的信号来控制第一节点N1和第二节点N2各自的电压。驱动器22可以控制第一节点N1和第二节点N2各自的电压，以交替地使上拉晶体管Tpu和下拉晶体管Tpd导通或者截止。

[0162] 节点控制器24单独于驱动器22控制第一节点N1和第二节点N2各自的电压以及在输出端子20处的电压。例如，节点控制器24可以根据控制信号CS向第一节点N1、第二节点N2和输出端子20供应特定电压(例如，低电平电压VSS)。

[0163] 当低电平电压VSS被供应给第一节点N1和第二节点N2时，上拉晶体管Tpu和下拉晶体管Tpd被设置为截止状态。并且，当低电平电压源的电压被供应给输出端子20时，输出端子20保持低电平电压VSS。

[0164] 参照图18，节点控制器24包括第一晶体管T1、第二晶体管T2和第三晶体管T3。

[0165] 第一晶体管T1连接在第一节点N1与低电平电压源之间，并且第二晶体管T2连接在第二节点N2与低电平电压源之间。第三晶体管T3连接在输出端子20与低电平电压源之间。节点控制器24的第一晶体管T1、第二晶体管T2和第三晶体管T3根据控制信号CS被导通或者截止。

[0166] 可以将控制信号CS设置为低电平电压VSS、高电平电压VDD、高于或者等于高电平电压VDD的电压，或者在低电平电压VSS与高电平电压VDD之间的特定电压。

[0167] 为了提供附加描述，节点控制器24根据控制信号CS将低电平电压VSS供应给被维持在浮置状态下的第一节点N1或第二节点N2，从而防止异常信号被供应给第一节点N1或第二节点N2。

[0168] 因此，在本发明的上述实施方式中，能够甚至在不显示图像的时段中也稳定地维持选通线的电压。

[0169] 在上文中，节点控制器24已被描述为连接至连接到上拉晶体管Tpu的第一节点N1或者连接到下拉晶体管Tpd的第二节点N2。然而，节点控制器24可以连接至除第一节点N1和第二节点N2之外的被维持在浮置状态下的节点，并且可以向浮置节点供应特定电压。因此，能够防止异常信号被供应给构成级的节点当中的浮置节点，进而，能够稳定地维持选通线的电压。

[0170] 本领域技术人员能够理解，在不改变技术精神或必要特征的情况下，能够按照另一具体形式具体实现本发明。因此，应该理解，以上所描述的实施方式从每个方面都是示例性的，而不是限制性的。应该解释的是，本发明的范围由下述权利要求而不是详细描述来限定，并且权利要求以及从其等效构思推理的所有变化或修改的形式的含义和范围被包括在本发明的范围中。