用于降压转换器的单片集成晶体管

摘要

在所描述的实例中，一种用于降压转换器的集成半导体晶体管芯片(110a)包含高侧晶体管(120a)，其形成于所述芯片(110a)上且包含横向扩散金属氧化物半导体LDMOS晶体管。此外，所述芯片(110a)包含低侧晶体管(130a)，其形成于所述芯片(110a)上且包含源极向下金属氧化物半导体场效应晶体管MOSFET。此外，所述芯片(110a)包含：衬底(138)，其用作所述低侧晶体管(130a)的源极；及n掺杂阱(122)，其用于将所述高侧晶体管(120a)与所述低侧晶体管(130a)的所述源极隔离。

权利要求

1.一种用于降压转换器的集成半导体晶体管芯片，其包括：

高侧晶体管，其形成于所述芯片上且包含横向扩散金属氧化物半导体LDMOS晶体管；

低侧晶体管，其形成于所述芯片上且包含源极向下金属氧化物半导体场效应晶体管MOSFET；

所述芯片的衬底，其用作所述低侧晶体管的源极；及

n掺杂阱，其用于将所述高侧晶体管与所述低侧晶体管的所述源极隔离。

2.根据权利要求1所述的集成半导体晶体管芯片，其进一步包括金属层，所述金属层形成于所述芯片中以将所述低侧晶体管的漏极电连接到所述高侧晶体管的源极。

3.根据权利要求1所述的集成半导体晶体管芯片，其进一步包括绝缘层，所述绝缘层在所述芯片中形成于所述衬底的至少部分与所述n掺杂阱之间。

4.根据权利要求3所述的集成半导体晶体管芯片，其中所述绝缘层包含氧植入层。

5.根据权利要求1所述的集成半导体晶体管芯片，其进一步包括形成于所述n掺杂阱内用于进一步隔离的p掺杂阱。

6.根据权利要求5所述的集成半导体晶体管芯片，其进一步包括位于所述高侧晶体管内的n沉降区以提供从开关节点到所述n阱的低电阻路径，其中所述开关节点包含将所述低侧晶体管的漏极与所述高侧晶体管的所述源极互连的金属层。

7.根据权利要求5所述的集成半导体晶体管芯片，其进一步包括位于所述高侧晶体管内的多个n沉降区以提供从开关节点到所述n阱的低电阻路径，其中所述开关节点包含将所述低侧晶体管的漏极与所述高侧晶体管的所述源极互连的金属层。

8.根据权利要求1所述的集成半导体晶体管芯片，其中所述n掺杂阱形成于所述衬底与所述高侧晶体管的源极之间。

说明书

用于降压转换器的单片集成晶体管

背景技术

[0001] 同步降压转换器广泛用于便携式计算机、服务器、电信装置、计算应用及各种其它便携式系统的电源供应器中。不幸的是，许多降压转换器相当庞大，使得其能够在高切换频率下处置高电流电平且可以较低切换效率来如此工作。

发明内容

[0002] 在所描述的实例中，一种用于降压转换器的集成半导体晶体管芯片包含高侧晶体管，其形成于所述芯片上且包含横向扩散金属氧化物半导体(LDMOS)晶体管。此外，所述芯片包含低侧晶体管，其形成于所述芯片上且包含源极向下金属氧化物半导体场效应晶体管(MOSFET)。此外，所述芯片包含：衬底，其用于用作所述低侧晶体管的源极；及n掺杂阱，其用于将所述高侧晶体管与所述低侧晶体管的所述源极隔离。

附图说明

[0003] 图1是根据各种实施方案的包含一对单片形成的晶体管的降压转换器的示意图。

[0004] 图2展示图1的单片形成的晶体管的实施方案的实例。

[0005] 图3展示包含额外绝缘层的图1的单片形成的晶体管的实施方案的另一实例。

[0006] 图4展示图1的单片形成的晶体管的实施方案的又一实例。

具体实施方式

[0007] 具有高电流处置能力的现有同步降压转换器使用离散功率金属氧化物半导体场效应晶体管(MOSFET)。一个晶体管被称为低侧晶体管，且另一晶体管被称为高侧晶体管。此类离散解决方案可引入大的寄生电感及电阻，其导致较低转换效率。一些转换器使用封装集成MOSFET，但此类解决方案可具有较高封装成本。其它解决方案使用单片-集成晶体管用于降压转换器，但使用横向-扩散金属氧化物半导体(LDMOS)晶体管作为低侧晶体管及高侧晶体管两者。由于横向电流及金属分散电阻的限制，使用此类解决方案来实现具有可接受的高转换效率的令人满意的高电流处置能力可为困难的。本文所描述的实施例解决这些问题。

[0008] 图1展示根据本文所描述的各种实施方案的降压转换器100的实例。如所展示，转换器100包含控制器102、一对晶体管110、电感器L1及输出电容器Cout。额外组件也是可能的。举例来说，展示输入电容器Cin以及输入到控制器102的VDD上的电容器。输入电压Vin被提供到Vin输入端子，且脉冲宽度调制信号被提供到控制器的PWM输入。PWM输入信号由控制器102使用来控制输出电压Vo的电压电平。通过调整PWM输入信号，基于输入电压Vin不同输出电压电平成为可能的。因此，Vin输入电压被转换成不同(通常为较低的)输出电压Vo。

[0009] 晶体管100包含晶体管对110，其包含“高侧”晶体管120(有时被称为“控制FET”)及“低侧”晶体管130(有时被称为“同步FET”)。晶体管120、130充当开关且在由控制器102的控制下接通及断开。控制器确立控制高侧晶体管120的栅极的高侧栅极控制输出信号(HG)，及控制低侧晶体管130的栅极的低侧栅极控制输出信号(LG)。控制器根据PWM输入信号的电平交互地使高侧晶体管120及低侧晶体管130中的每一者接通及断开。两个晶体管120、130一般不在同一时间皆接通—相应地，当一个接通时，另一个断开，反之亦然，但两个晶体管可在同一时间皆断开。晶体管的工作循环指示输出电压Vo的输出电压电平。

[0010] 根据本文所提供的各种实例，晶体管对110(包含高侧晶体管120及低侧晶体管130)形成于单个半导体衬底上。因此，晶体管120、130单片集成于单个半导体芯片上。图2展示用于降压转换器100中的单片集成晶体管对110a的实例。低侧晶体管130展示于半导体结构的左侧上，且高侧晶体管120展示于半导体结构的右侧上。边缘区109(例如，电介质)分离两个晶体管120、130。低侧晶体管130可实施为源极向下MOSFET。高侧晶体管120可实施为LDMOS晶体管。

[0011] 在此实例中，低侧晶体管130包含n掺杂漏极(其包含足够长以维持所需击穿电压的轻微掺杂的漏极区(N-LDD)132)、源极(其由衬底138形成)及栅极134。穿过金属136提供到N-LDD 132的电连接，其向下穿过通孔137提供到N-LDD 132。源极由P+掺杂衬底138提供，P+掺杂衬底138的掺杂浓度大体上从顶部表面138a朝向相对底部表面138b增加。栅极134及N-LDD 132提供于硅衬底138的一个侧上，而源极连接115位于衬底138上的硅的背侧上。

[0012] 高侧晶体管120包含形成于n掺杂阱区(N阱)122中的漏极、形成于p掺杂(P+)的区126中的源极及栅极124。由金属128提供到N阱122(漏极)的电连接，其向下穿过通孔127提供到N阱/漏极。因此，高侧晶体管120的源极形成为P+区126的部分，且漏极形成于N阱122内。低侧晶体管130的N-LDD 132中的漏极穿过金属电连接到高侧晶体管120的P+区126中的源极，所述金属形成开关节点VSW 140。区129是电介质材料。高侧晶体管120的N阱122(漏极)形成降压转化器的输入节点Vin(也参见图1)，在电接触件117处可连接到降压转化器的输入节点Vin。由VSW节点140穿过电感器L1经由接触件116提供降压转换器的输出节点Vo(如图1中所展示)。

[0013] 图2(以及图3及4)的实例中的低侧晶体管130是源极向下MOSFET，因此电流从N-LDD 132(漏极)沿着结构大体上垂直向下流动穿过栅极控制的沟道且向下穿过衬底138(源极)且流出结构的背侧(即，相对N-LDD 132的衬底138的相对侧)。此集成晶体管对110中的高侧晶体管120是LDMOS晶体管，其中电流从Vin节点经由通孔127向下流动到N阱122中的漏极，跨越形成于装置中的沟道(未具体展示)流动到P+区126(源极)，且跨越金属VSW节点140流动到低侧晶体管130的N-LDD区132的漏极。

[0014] 至少部分由形成于衬底138与高侧晶体管的源极之间的N阱122提供高侧晶体管120与低侧晶体管130之间的隔离。N阱122及P+区126形成P-N结，其为经反向偏压的，此归因于输入电压Vin到n掺杂阱(N阱122)的施加。由于经反向偏压的P-N结，不允许电流穿过N阱
122从高侧晶体管120的P+区126流到衬底138，其也为低侧晶体管130的源极。因此，两个晶体管120、130的源极彼此隔离。

[0015] 图2的实例还包含形成于各种栅极134及124上方的场板131a、131b及131c。场板131a到c是金属且连接到接地的衬底138。场板131a到c提供晶体管栅极的电屏蔽。场板131a连接到位于点135处的衬底，其提供于沟槽119中。场板131b连接到位于形成于晶体管之间的边缘区中的衬底中的沟槽141中的衬底138。场板131a到b的金属通过与接地的衬底138的充分接触区域而良好接地。沟槽139的深度提供到衬底的较高掺杂区域的接触点以用于改进接地性能。高侧栅极124也由场板131c屏蔽，场板131c是金属VSW节点140的部分。

[0016] 图3提供单片集成晶体管对100b，其类似于图2的单片集成晶体管对。图2与3的结构之间的不同之处是：图3的结构包含绝缘层150。在各种实施方案中，绝缘层150提供于高侧晶体管120的N阱122(漏极)与衬底138的至少部分之间。举例来说，可通过氧植入或其它绝缘掺杂来形成绝缘层150。绝缘层150提供高侧N阱122从P+衬底138的额外去耦合，且起作用以进一步禁用可以其它方式由高侧P+区126、N阱122及衬底138形成的寄生p/n/p双极型晶体管。

[0017] 图4展示降压转换器100的单片形成的晶体管对110c的又一实施方案。在图4的实例中，低侧晶体管130c大体上与图2及3的实施方案中的相同，但展示额外栅极(LG)。然而，高侧晶体管120c不同于先前实施例。在图4中，N-LDD区155表示高侧晶体管的漏极，且P阱157表示高侧晶体管的源极。P阱区是p掺杂区且大体上处于与相邻P+区161及163相同的电压电势。相较于P阱157，P+区161及163具有较高的掺杂浓度。电压开关节点(VSW)140将N-LDD区132(低侧晶体管130c的漏极)连接到高侧晶体管130c的源极。更特定来说，VSW节点
140的金属沿沟槽172向下提供以借此接触P+区161。P+区163也由来自沟槽175中的VSW节点
140的金属接触。尽管图4看起来好像展示VSW节点140的两个不同例子，但两个VSW节点140例子连接在一起，其部分穿过沟槽172、175及177中的金属且穿过P+区161、163及P阱，且也通过未在图4中展示的结构中的分离金属连接。类似地，展示于图4中的Vin节点128的两个例子由图4中的金属(未展示)电连接在一起。图4中的区149表示将Vin节点128与Vout节点
140电隔离的电介质材料。

[0018] 图4的结构包含位于N阱122内的P阱157以用于改进高侧晶体管120c与低侧晶体管130c之间的隔离。此外，个别n沉降区180包含于高侧晶体管120c以提供从Vout(VSW节点
140)到N阱122的低电阻路径。N沉降区是重度n掺杂区且有助于确保N阱电势是Vout(VSW)电势，其中归因于电流流动横向穿过结构具有最小的电压变化。

[0019] 不同于图2及3中的结构，图4的结构中的N阱122不表示高侧晶体管的漏极。然而，类似于先前结构，图4的N阱122有助于将高侧晶体管120与低侧晶体管130隔离。

[0020] 如先前所描述，使用其金属接触各种沟槽中的P+区的场板131屏蔽图4中的各种栅极134及124。

[0021] 相较于其它解决方案可能能够实现的，本文中所描述的实施例大体上实现较小寄生电感及较高转换效率。如果降压转换器由一对离散功率晶体管构造，那么与晶体管封装及印刷电路板(PCB)迹线相关联的寄生源极电感将影响转换器的切换性能且花费额外功率损耗。在上文所揭示的实例中，低侧晶体管130的N-LDD 132中的漏极直接穿过金属电连接到高侧晶体管120的P+区126中的源极。将高侧晶体管的寄生源极电感(与在其它情况下将存在于离散晶体管实施方案中的晶体管封装及PCB迹线相关联)从电路移除。因此，避免上文提出的额外功率损耗。

[0022] 所描述的实施例中的修改是可能的，且权利要求书范围内的其它实施例是可能的。