用于动态随机存取存储器的存取方法以及电子装置

摘要

本发明提供一种用于动态随机存取存储器的存取方法以及电子装置。其中用于动态随机存取存储器的存取方法包括，将行地址划分为第一部分以及第二部分；通过地址总线提供该行地址的该第一部分并通过命令总线提供第一主动命令至该动态随机存取存储器；以及在提供该第一主动命令之后，通过该地址总线提供该行地址的该第二部分并通过该命令总线提供第二主动命令至该动态随机存取存储器；其中该地址总线由多个地址线所形成，以及该多个地址线的数量小于该行地址的比特的数量。本发明所提出的用于动态随机存取存储器的存取方法以及电子装置，可减少地址线的数量。

权利要求

1.一种用于动态随机存取存储器的存取方法，其特征在于，包括：将行地址划分为第一部分以及第二部分；

通过地址总线提供该行地址的该第一部分并通过命令总线提供第一主动命令至该动态随机存取存储器；以及在提供该第一主动命令之后，通过该地址总线提供该行地址的该第二部分并通过该命令总线提供第二主动命令至该动态随机存取存储器；

其中该地址总线由多个地址线所形成，以及该多个地址线的数量小于该行地址的比特的数量。

2.根据权利要求1所述的用于动态随机存取存储器的存取方法，其特征在于，该行地址的该第一部分包括该行地址的多个最高有效位，以及该行地址的该第二部分包括该行地址的剩余比特。

3.根据权利要求1所述的用于动态随机存取存储器的存取方法，其特征在于，该第一主动命令以及该第二主动命令包括相同的存储体地址。

4.一种用于动态随机存取存储器的存取方法，其特征在于，包括：将列地址划分为第一部分以及第二部分；

通过地址总线提供该列地址的该第一部分并通过命令总线提供特定命令至该动态随机存取存储器；以及在提供该特定命令之后，通过该地址总线提供该列地址的该第二部分并通过该命令总线提供存取命令至该动态随机存取存储器，其中该地址总线由多个地址线所形成，以及该多个地址线的数量小于该列地址的比特的数量，以及该存取命令为读取命令或写入命令。

5.根据权利要求4所述的用于动态随机存取存储器的存取方法，其特征在于，该列地址的该第一部分包括该列地址的多个最高有效位，以及该列地址的该第二部分包括该列地址的剩余比特。

6.根据权利要求4所述的用于动态随机存取存储器的存取方法，其特征在于，该特定命令以及该存取命令包括相同的存储体地址。

7.根据权利要求4所述的用于动态随机存取存储器的存取方法，其特征在于，该特定命令为该存取命令。

8.一种电子装置，其特征在于，包括：

动态随机存取存储器；

地址总线，耦接至该动态随机存取存储器；

命令总线，耦接至该动态随机存取存储器；以及

控制器，将行地址划分为第一部分以及第二部分；通过该地址总线提供该行地址的该第一部分并通过该命令总线提供第一主动命令至该动态随机存取存储器；以及在提供该第一主动命令之后，通过该地址总线提供该行地址的该第二部分并通过该命令总线提供第二主动命令至该动态随机存取存储器；

其中该地址总线由多个地址线所形成，以及该多个地址线的数量小于该行地址的比特的数量。

9.根据权利要求8所述的电子装置，其特征在于，该行地址的该第一部分包括该行地址的多个最高有效位，以及该行地址的该第二部分包括该行地址的剩余比特。

10.根据权利要求8所述的电子装置，其特征在于，该第一主动命令以及该第二主动命令包括相同的存储体地址。

11.一种电子装置，其特征在于，包括：

动态随机存取存储器；

地址总线，耦接至该动态随机存取存储器；

命令总线，耦接至该动态随机存取存储器；以及

控制器，将列地址划分为第一部分以及第二部分；通过该地址总线提供该列地址的该第一部分并通过该命令总线提供特定命令至该动态随机存取存储器；以及在提供该特定命令之后，通过该地址总线提供该列地址的该第二部分并通过该命令总线提供存取命令至该动态随机存取存储器，其中该地址总线由多个地址线所形成，以及该多个地址线的数量小于该列地址的比特的数量，以及该存取命令为读取命令或写入命令。

12.根据权利要求11所述的电子装置，其特征在于，该列地址的该第一部分包括该列地址的多个最高有效位，以及该列地址的该第二部分包括该列地址的剩余比特。

13.根据权利要求11所述的电子装置，其特征在于，该特定命令以及该存取命令包括相同的存储体地址。

14.根据权利要求11所述的电子装置，其特征在于，该特定命令为该存取命令。

说明书

用于动态随机存取存储器的存取方法以及电子装置

技术领域

[0001] 本发明是有关于一种动态随机存取存储器(Dynamic Random Access Memory，DRAM)及其存取方法，特别是有关于一种可减少地址线的数量的动态随机存取存储器及其存取方法。

背景技术

[0002] 动态随机存取存储器(DRAM)已应用多年。透过先进的半导体制造技术与电路设计技术，动态随机存取存储器的存储容量也大幅增加。半导体制造与电路设计技术的快速发展，同样也使得整合程度越来越高，让存储器阵列大小与成本获得大幅缩减，且制造出品率也得以提高。

[0003] 尽管动态随机存取存储器的结构逐渐变小以用于快速增大的存储器容量，在半导体晶片上现今的动态随机存取存储器仍需更大的面积，并且其相应的存储单元区变得更大。对面积的需求将会造成巨大的生产成本。除了存储器单元区之外，半导体存储器晶片的面积中重要的一部分被控制线、地址线及数据线占用(其中一些区域与存储单元区并排设置并伴随半导体存储器的存储容量的增大而变宽)，以及被要求用于数据存储器操作的控制装置占用。

[0004] 动态随机存取存储器从控制器接收多个输入信号，其中输入信号定义了例如存储器数据的位置或地址的参数并传送存储器数据。动态随机存取存储器的读取或写入事务(transaction)通常包括两个步骤。首先，地址(即行(row)地址与列(column)地址)与控制信号会被传送至动态随机存取存储器，使得动态随机存取存储器准备用于数据传送。接着，动态随机存取存储器会读取或写入数据，以完成数据传送。然而，对控制器而言，对应于控制、地址以及数据线的接脚也占用较大的面积。一般而言，控制器在积分电路内实现。因此，积分电路的焊盘(pad)限制的问题经常发生，使得积分电路的尺寸无法被最小化。

发明内容

[0005] 有鉴于此，本发明提出一种用于动态随机存取存储器的存取方法、控制器及电子装置。

[0006] 依据本发明第一实施方式，提供一种用于动态随机存取存储器的存取方法。该方法包括：将行地址划分为第一部分以及第二部分；通过地址总线提供该行地址的该第一部分并通过命令总线提供第一主动命令至该动态随机存取存储器；以及在提供该第一主动命令之后，通过该地址总线提供该行地址的该第二部分并通过该命令总线提供第二主动命令至该动态随机存取存储器；其中该地址总线由多个地址线所形成，以及该多个地址线的数量小于该行地址的比特的数量。

[0007] 依据本发明第二实施方式，提供一种用于动态随机存取存储器的存取方法。该方法包括：将列地址划分为第一部分以及第二部分；通过地址总线提供该列地址的该第一部分并通过命令总线提供特定命令至该动态随机存取存储器；以及在提供该特定命令之后，通过该地址总线提供该列地址的该第二部分并通过该命令总线提供存取命令至该动态随机存取存储器，其中该地址总线由多个地址线所形成，以及该多个地址线的数量小于该列地址的比特的数量，以及该存取命令为读取命令或写入命令。

[0008] 依据本发明第三实施方式，提供一种电子装置，包括：动态随机存取存储器；地址总线，耦接至该动态随机存取存储器；命令总线，耦接至该动态随机存取存储器；以及控制器，将行地址划分为第一部分以及第二部分；通过该地址总线提供该行地址的该第一部分并通过该命令总线提供第一主动命令至该动态随机存取存储器；以及在提供该第一主动命令之后，通过该地址总线提供该行地址的该第二部分并通过该命令总线提供第二主动命令至该动态随机存取存储器；其中该地址总线由多个地址线所形成，以及该多个地址线的数量小于该行地址的比特的数量。

[0009] 依据本发明第四实施方式，提供一种电子装置，包括：动态随机存取存储器；地址总线，耦接至该动态随机存取存储器；命令总线，耦接至该动态随机存取存储器；以及控制器，将列地址划分为第一部分以及第二部分；通过该地址总线提供该列地址的该第一部分并通过该命令总线提供特定命令至该动态随机存取存储器；以及在提供该特定命令之后，通过该地址总线提供该列地址的该第二部分并通过该命令总线提供存取命令至该动态随机存取存储器；其中该地址总线由多个地址线所形成，以及该多个地址线的数量小于该列地址的比特的数量，以及该存取命令为读取命令或写入命令。

[0010] 本发明所提出的用于动态随机存取存储器的存取方法以及电子装置，可减少地址线的数量。

附图说明

[0011] 图1为根据本发明实施方式所述的电子装置；

[0012] 图2为根据本发明实施方式所述的动态随机存取存储器的存取方法的流程图；

[0013] 图3为根据本发明实施方式所述的图2中控制器的信号的波形图；

[0014] 图4A与图4B为根据本发明实施方式所述的动态随机存取存储器；

[0015] 图5为根据本发明另一个实施方式所述的动态随机存取存储器的存取方法的流程图；

[0016] 图6为根据本发明的另一个实施方式所述的图5中控制器的信号的波形图；

[0017] 图7A与图7B为根据本发明的另一个实施方式所述的动态随机存取存储器的组成部分的示意图；以及

[0018] 图8为根据本发明的又一个实施方式所述的动态随机存取存储器的存取方法的流程图。

具体实施方式

[0019] 如下描述的内容为本发明执行的最佳实施方式。此描述出于解释本发明一般原理的目的且不应作为其限制条件。本发明的保护范围应由相应的权利要求来限定。

[0020] 图1为根据本发明实施方式所述的电子装置10。电子装置10包括控制器20以及动态随机存取存储器(dynamic random access memory,DRAM)30。此外，电子装置10进一步包括在控制器20以及动态随机存取存储器30之间的多个总线40、50与60。总线40为地址总线，其可提供从控制器20得到的地址信号ADDR[n:0]至动态随机存取存储器30。总线50为命令总线，其可提供从控制器20得到的命令信号CMD[m:0]至动态随机存取存储器30。总线60为数据总线，其可在控制器20以及动态随机存取存储器30之间传送数据信号DAT[x:0]。此外，电子装置10进一步包括在控制器20以及动态随机存取存储器30之间的传输线70与传输线80。传输线70可用于将从控制器20得到的时脉信号CK提供至动态随机存取存储器30。传输线80可用于在控制器20以及动态随机存取存储器30之间传送数据选通信号DQS。值得注意的是，地址总线40由多个地址线所形成，而地址线的数量小于提供至动态随机存取存储器
30的行(row)地址以及列(column)地址两者中的最大比特数量。于是，控制器20以及动态随机存取存储器30的接脚数量可减少。

[0021] 图2为根据本发明实施方式所述的动态随机存取存储器(例如图1的动态随机存取存储器30)的存取方法的流程图，其中该存取方法由控制器(例如图1的控制器20)所执行。图3为根据本发明实施方式所述的图2中控制器的信号的波形图。同时参考图2与图3，首先，在步骤S110，将欲被传送至动态随机存取存储器的行地址ROW[y:0]划分为第一部分以及第二部分。其中，行地址的第一部分包括行地址ROW[y:0]的多个最高有效位，即高行地址ROW[y:n+1]，而行地址的第二部分包括行地址ROW[y:0]的剩余比特，即低行地址ROW[n:0]。接着，在步骤S120，控制器通过地址总线(例如图1的总线40)而提供行地址的第一部分ROW[y:
n+1]至动态随机存取存储器。同时地，控制器会通过命令总线(例如图1的总线50)而提供主动(active)命令ACT1至动态随机存取存储器，如图3所显示。接着，在步骤S130，控制器通过地址总线而提供行地址的第二部分ROW[n:0]至动态随机存取存储器。同时地，控制器会通过命令总线而提供主动命令ACT2至动态随机存取存储器，如图3所显示。接着，在步骤S140，控制器通过地址总线而提供列地址COL[k:0]至动态随机存取存储器。同时地，控制器会通过命令总线而提供存取命令至动态随机存取存储器。如图3所显示，如果存取命令为读取命令READ，则动态随机存取存储器会响应读取命令READ而通过数据总线来提供对应于行地址ROW[y:0]以及列地址COL[k:0]的数据DAT至控制器。此外，如果存取命令为写入命令WRITE，则控制器会更提供欲被存储的数据至动态随机存取存储器，然后动态随机存取存储器会根据行地址ROW[y:0]以及列地址COL[k:0]而将从控制器得到的数据进行存储。值得注意的是，主动命令ACT1、主动命令ACT2以及存取命令ACCESS具有如图3所示的相同的存储体(bank)地址。此外，行地址ROW[y:0]的比特的数量大于地址总线的地址线的数量，而列地址COL[k:0]的比特的数量小于或等于地址总线的地址线的数量。

[0022] 图4A与图4B为根据本发明实施方式所述的动态随机存取存储器200，其中动态随机存取存储器200由执行图2的存取方法的控制器所控制。动态随机存取存储器200包括地址组合电路(address combination circuit)210、行地址解码器220、存储器阵列230、感测放大器(sense amplifier)240、选择器250、存储单元260、选择器270以及列地址解码器280。地址组合电路210包括选择器211、存储单元213、选择器215以及组合单元212，其中组合单元212包括选择器214以及缓冲器216。同时参考图3、图4A、以及图4B，首先，动态随机存取存储器200通过地址总线接收地址信号ADDR[n:0]，以从控制器得到的行地址的第一部分ROW[y:n+1]，并通过命令总线接收从控制器得到的主动命令ACT1，其中主动命令ACT1包括存储体地址BANK1。根据存储体地址BANK1，选择器211将行地址的第一部分ROW[y:n+1]存储至存储单元213。在此实施方式中，存储单元213包括多个子单元，其中每一子单元对应于一个单独的存储体地址。例如，选择器211会提供行地址的第一部分ROW[y:n+1]至存储单元
213中对应于存储体地址BANK1的子单元。接着，动态随机存取存储器200通过地址总线接收从控制器得到的行地址的第二部分ROW[n:0]，并通过命令总线接收从控制器得到的主动命令ACT2，其中主动命令ACT2包括存储体地址BANK2且存储体地址BANK2与存储体地址BANK1相同。根据存储体地址BANK2，选择器215从存储单元213读取出行地址的第一部分ROW[y:n+
1]，并提供行地址的第一部分ROW[y:n+1]至组合单元212。在组合单元212中，选择器214可根据控制信号SEL而选择性地提供来自选择器215的地址或固定地址ROW_C，其中控制信号SEL以及固定地址ROW_C可由控制器所提供或事先设定。在一个实施方式中，控制信号SEL会控制选择器214来提供行地址的第一部分ROW[y:n+1]至缓冲器216，以作为高行地址。根据本发明的设计变化，控制信号SEL可以控制选择器214来提供固定地址ROW_C至缓冲器216，以作为高行地址。此外，行地址的第二部分ROW[n:0]进一步被传送至缓冲器216来作为低行地址。于是，缓冲器216会将高行地址ROW[y:n+1]与低行地址ROW[n:0]进行组合，而得到有效的行地址ROW[y:0]。如上所述，若存取命令为读取命令，接着，行地址解码器220会对有效的行地址ROW[y:0]进行解码，而存储器阵列230会提供对应于已解码的行地址的数据至感测放大器240。根据存储体地址BANK2，选择器250将来自感测放大器240的数据存储至存储单元260。在此实施方式中，存储单元260也包括多个子单元，其中每一子单元对应于一个单独的存储体地址。例如选择器250会将来自感测放大器240的数据存储至存储单元260中对应于存储体地址BANK2的子单元。接着，动态随机存取存储器200通过地址总线接收从控制器得到的列地址COL[k:0]，并通过命令总线接收从控制器得到的存取命令ACCESS，其中存取命令ACCESS包括存储体地址BANK3且存储体地址BANK3与存储体地址BANK1相同。根据存储体地址BANK3，选择器270从存储单元260中读取出对应于有效的行地址ROW[y:0]的数据，并提供所读取的数据至列地址解码器280。接着，根据来自选择器270的数据，列地址解码器
280对列地址COL[k:0]进行解码而得到数据DAT[x:0]，并通过数据总线以提供数据DAT[x:
0]至控制器。反之，如果存取命令为写入命令，则列地址解码器280会对列地址COL[k:0]进行解码，以及列地址解码器280会根据已解码的列地址而将从控制器得到的数据DAT[x:0]提供至选择器270。根据存储体地址BANK3，选择器270会将来自列地址解码器280的数据存储至存储单元260。接着，根据存储体地址BANK2，选择器250会从存储单元260读取出对应于列地址COL[k:0]的数据，并提供所读取的数据至感测放大器240。于是，根据有效的行地址ROW[y:0]以及列地址COL[k:0]，从控制器得到的数据DAT[x:0]会被存储在存储器阵列230。
如上所述，存储体地址BANK1、BANK2与BANK3相同。

[0023] 图5为根据本发明的另一个实施方式所述的动态随机存取存储器(例如图1的动态随机存取存储器30)的存取方法的流程图，其中该存取方法由控制器(例如图1的控制器20)所执行。图6为根据本发明的另一个实施方式所述的图5中控制器的信号的波形图。同时参考图5与图6，首先，在步骤S310，将欲被传送至动态随机存取存储器的列地址COL[y:0]划分为第一部分以及第二部分。列地址的第一部分包括列地址COL[y:0]的多个最高有效位，即高列地址COL[y:n+1]，而列地址的第二部分包括列地址COL[y:0]的剩余比特，即低列地址COL[n:0]。接着，在步骤S320，控制器通过地址总线(例如图1的总线40)而提供行地址ROW[k:0]至动态随机存取存储器。同时地，控制器会通过命令总线(例如图1的总线50)而提供主动命令ACT至动态随机存取存储器。接着，在步骤S330，控制器会通过地址总线而提供列地址的第一部分COL[y:n+1]至动态随机存取存储器。同时地，控制器会通过命令总线而提供特定命令EXT_CMD至动态随机存取存储器。接着，在步骤S340，控制器通过地址总线而提供列地址的第二部分COL[n:0]至动态随机存取存储器。同时地，控制器会通过命令总线而提供存取命令至动态随机存取存储器。如图6所示，如果存取命令为读取命令READ，则动态随机存取存储器会响应读取命令READ而通过数据总线来提供对应于行地址ROW[k:0]以及列地址COL[y:0]的数据DAT至控制器。此外，如果存取命令为写入命令WRITE，则控制器会进一步提供欲被存储的数据至动态随机存取存储器，然后动态随机存取存储器会根据行地址ROW[k:0]以及列地址COL[y:0]而将从控制器得到的数据进行存储。在此实施方式中，特定命令EXT_CMD可以是另一个主动命令ACT。值得注意的是，主动命令ACT、特定命令EXT_CMD以及存取命令ACCESS具有图6中所示的相同的存储体地址。此外，列地址COL[y:0]的比特的数量大于地址总线的地址线的数量，而行地址ROW[k:0]的比特的数量小于或等于地址总线的地址线的数量。

[0024] 图7A与图7B为根据本发明的另一个实施方式所述的动态随机存取存储器400的组成部分的示意图，其中动态随机存取存储器400由执行图5的存取方法的控制器所控制。动态随机存取存储器400包括地址组合电路410、行地址解码器420、存储器阵列430、感测放大器440、选择器450、存储单元460、选择器470以及列地址解码器480。地址组合电路410包括选择器411、存储单元413、选择器415以及组合单元412，其中组合单元412包括选择器414以及缓冲器416。同时参考图6、图7A、以及图7B，首先，动态随机存取存储器400通过地址总线接收地址信号ADDR[n:0]，以从控制器得到的行地址ROW[k:0]，并通过命令总线接收从控制器得到的主动命令ACT，其中主动命令ACT包括用以控制选择器450的存储体地址BANK1。接着，动态随机存取存储器400通过地址总线接收从控制器得到的列地址的第一部分COL[y:n+1]，并通过命令总线接收从控制器得到的特定命令EXT_CMD，其中特定命令EXT_CMD包括存储体地址BANK2且存储体地址BANK2与存储体地址BANK1相同。根据存储体地址BANK2，选择器411将列地址的第一部分COL[y:n+1]存储至存储单元413。在此实施方式中，存储单元413包括多个子单元，其中每一子单元对应于一个单独的存储体地址。例如，选择器411会提供列地址的第一部分COL[y:n+1]至存储单元413中对应于存储体地址BANK2的子单元。接着，动态随机存取存储器400通过地址总线接收从控制器得到的列地址的第二部分COL[n:0]，并通过命令总线接收从控制器得到的存取命令ACCESS，其中存取命令ACCESS包括存储体地址BANK3且存储体地址BANK3与存储体地址BANK1相同。根据存储体地址BANK3，选择器415从存储单元413读取出列地址的第一部分COL[y:n+1]，并提供列地址的第一部分COL[y:n+1]至组合单元412。在组合单元412中，选择器414可根据控制信号SEL而选择性地提供来自选择器415的地址或固定地址COL_C，其中控制信号SEL以及固定地址COL_C可由控制器所提供或事先设定。在一个实施方式中，控制信号SEL会控制选择器414来提供列地址的第一部分COL[y:n+1]至缓冲器416，以作为高列地址。根据本发明的设计变化，控制信号SEL可以控制选择器414来提供固定地址COL_C至缓冲器416，以作为高列地址。此外，列地址的第二部分COL[n:0]进一步被传送至缓冲器416来作为低列地址。于是，缓冲器416会将高列地址COL[y:n+1]与低列地址COL[n:0]进行组合，而得到有效的列地址COL[y:0]。如上所述，若存取命令为读取命令，则存储器阵列430会提供对应于行地址ROW[k:0]以及有效的列地址COL[y:0]的数据来作为数据DAT[x:0]，以便通过数据总线来提供数据DAT[x:0]至控制器。反之，如果存取命令为写入命令，从控制器得到的数据DAT[x:0]会根据行地址ROW[k:0]以及有效的列地址COL[y:0]而存储至存储器阵列430。上述具体存取数据的步骤可参考图4A与图4B中对应的描述。

[0025] 图8为根据本发明的又一个实施方式所述的动态随机存取存储器的操作方法的流程图。动态随机存取存储器的操作方法包括步骤S510、步骤S520、步骤S530、步骤S540，其中步骤S540可以在步骤S510之前执行，也可以在步骤S530之后执行。在步骤S510，动态随机存取存储器通过地址总线从控制器得到第一地址，并通过命令总线而从控制器得到第一命令。接着，在步骤S520，动态随机存取存储器通过地址总线从控制器得到第二地址，并通过命令总线而从控制器得到第二命令。接着，在步骤S530，动态随机存取存储器组合第一地址以及第二地址而得到有效地址。在步骤S540，通过该地址总线从该控制器得到第三地址，以及通过该命令总线从该控制器得到第三命令。如上所述，如果有效地址为行地址，则第一命令以及第二命令分别为主动命令。此外，动态随机存取存储器通过地址总线从控制器得到的第三地址为列地址，并通过命令总线而从控制器得到的第三命令为存取命令。根据有效地址以及列地址，可响应存取命令而将从控制器得到的数据存储至动态随机存取存储器的存储器阵列或将存储在动态随机存取存储器的数据提供至控制器。反之，如果有效地址为列地址，则第一命令为主动命令，而第二命令为存取命令。此外，在得到第一地址之前，动态随机存取存储器通过地址总线从控制器得到的第三地址为行地址，并通过命令总线而从控制器得到的第三命令为主动命令。根据有效地址以及行地址，可响应存取命令而将从控制器得到的数据存储至动态随机存取存储器的存储器阵列或将存储在动态随机存取存储器的数据提供至控制器。

[0026] 虽然本发明以较佳实施方式揭露如上，然而此较佳实施方式并非用以限定本发明，本领域技术人员不脱离本发明的精神和范围内，凡依本发明申请专利范围所做的均等变化与修饰，都应属本发明的涵盖范围。