半导体装置及半导体装置的制造方法

摘要

本发明的实施方式提供一种能够提高晶片的上表面与支撑衬底的接合强度的半导体装置及半导体装置的制造方法。实施方式的半导体装置(1)具备：半导体衬底(11)；元件层(12)，位于半导体衬底(11)的上表面；绝缘层(13)，位于元件层(12)上；以及贯通电极(143)，包含主体部(143b)及头部(143c)，且经由绝缘层(13)的贯通孔而与元件层(12)中的上层配线(121)电连接，该主体部(143b)位于设置在绝缘层(13)的贯通孔内，该头部(143c)位于绝缘层(13)上，且相比于主体部(143b)直径扩大；而且头部(143c)的下表面侧的轮廓(143e)的尺寸可小于头部(143c)的上表面侧的轮廓(143d)的尺寸。

权利要求

1.一种半导体装置，其特征在于具备：

半导体衬底；

元件层，位于所述半导体衬底的上表面；

绝缘层，位于所述元件层的上表面；

贯通电极，包含主体部及头部，且贯通所述绝缘层的贯通孔而延伸，并在所述元件层的上表面与所述元件层中的配线电连接，该主体部位于设置在所述绝缘层的所述贯通孔内，该头部位于所述主体部上及所述绝缘层的上表面；以及金属层，从所述绝缘层的上表面延伸至所述贯通孔内，设于所述头部与所述绝缘层的上表面之间、及所述主体部与所述贯通孔内的所述绝缘层的内侧面之间；且位于从所述金属层往外而分离的位置的所述头部的下表面侧的最外端的轮廓的尺寸小于从所述下表面分离的所述头部的上表面侧的最外端的轮廓的尺寸，且所述头部的下表面侧的最外端比所述绝缘层的最上表面高且分离。

2.根据权利要求1所述的半导体装置，其特征在于：所述金属层进而具备：

第1金属层，从所述绝缘层的上表面经过所述贯通孔内侧面而与所述元件层中的所述配线接触；以及第2金属层，位于所述第1金属层上；且

所述贯通电极是于所述第2金属层上直接相接而设置。

3.根据权利要求2所述的半导体装置，其特征在于：构成所述贯通电极的金属材料的离子化倾向大于构成所述第2金属层的金属材料的离子化倾向。

4.根据权利要求2所述的半导体装置，其特征在于：构成所述贯通电极的所述金属材料含有镍，且构成所述第2金属层的所述金属材料含有铜。

5.根据权利要求1所述的半导体装置，其特征在于：在所述头部，从侧面到所述下表面形成有凹处。

6.根据权利要求5所述的半导体装置，其特征在于：所述凹处的内表面形状包含曲面或弯折面。

7.根据权利要求1所述的半导体装置，其特征在于：所述头部为轮廓的尺寸从上表面侧到下表面侧逐渐变小的倒锥形状。

8.一种半导体装置的制造方法，其特征在于包括如下步骤：在半导体衬底的上表面形成包含配线的元件层；

在所述元件层上形成包含贯通孔的绝缘层；

使所述元件层的所述配线露出在所述绝缘层的所述贯通孔底部；

形成从所述绝缘层上经过所述贯通孔内侧面而与所述元件层中的所述配线接触的第1金属层；

在所述第1金属层上形成第2金属层；

在所述第2金属层上直接相接而形成贯通电极，该贯通电极包含主体部及头部，且贯通所述绝缘层的所述贯通孔而与所述元件层中的所述配线电连接，该主体部位于设置在所述绝缘层的所述贯通孔内，该头部位于所述主体部及所述绝缘层上；以及将位于所述绝缘层上的所述第1金属层与所述第2金属层中的至少一部分去除，并且从所述贯通电极的所述头部的侧面到下表面形成凹处；且位于从所述金属层往外而分离的位置的所述头部的下表面侧的最外端的轮廓的尺寸小于从所述下表面分离的所述头部的上表面侧的最外端的轮廓的尺寸，且所述头部的下表面侧的最外端比所述绝缘层的最上表面高且分离。

说明书

半导体装置及半导体装置的制造方法

[0001] [相关申请]

[0002] 本申请享有以日本专利申请2015-110452号(申请日：2015年5月29日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

[0003] 本实施方式涉及一种半导体装置及半导体装置的制造方法。

背景技术

[0004] 近年来，从高功能化等观点来讲，使用TSV(Through-Silicon Via，硅穿孔)的三维或2.5维的半导体装置的集成技术备受关注。

[0005] 在使用TSV的集成技术中，在芯片的上下表面分别形成集成用凸块(也称为贯通电极)。例如在将形成有包含凸块的元件结构的晶片的元件形成面(将该元件形成面作为上表面)固定在支撑衬底上的状态下，下表面侧的凸块形成在晶片的下表面侧。晶片的上表面与支撑衬底的接合例如可使用粘接剂。而且，也有在形成下表面侧的凸块之前晶片被研磨而薄化的情况。

[0006] 如此，在使用TSV的集成技术中，由于会对晶片的下表面侧进行加工，所以对于晶片的上表面与支撑衬底的接合，要求在对晶片的下表面侧实施加工时不会发生接合破坏的程度的强度。然而，根据上表面侧的凸块的高度及元件结构的形状，存在无法获得充分的接合强度的情况。

发明内容

[0007] 本发明的实施方式提供一种能够提高晶片的上表面与支撑衬底的接合强度的半导体装置及半导体装置的制造方法。

[0008] 根据一实施方式，半导体装置具备：半导体衬底；元件层，位于所述半导体衬底的上表面；绝缘层，位于所述元件层上；以及贯通电极，包含主体部及头部，且经由所述绝缘层的贯通孔而与所述元件层中的电极电连接，该主体部位于设置在所述绝缘层的所述贯通孔内，该头部位于所述绝缘层上，且相比于所述主体部直径扩大；而且所述头部的下表面侧的轮廓的尺寸可小于所述头部的上表面侧的轮廓的尺寸。

附图说明

[0009] 图1是表示实施方式1的半导体装置的概略构成例的剖视图。

[0010] 图2是实施方式1的贯通电极的俯视图。

[0011] 图3是表示使用粘接剂将实施方式1的半导体装置固定在支撑衬底时的概略构成例的剖视图。

[0012] 图4是表示将实施方式1的半导体装置纵向集成时的连接部分的概略构成例的剖视图。

[0013] 图5～11是表示实施方式1的半导体装置的制造方法的工艺剖视图。

[0014] 图12是表示实施方式2的半导体装置的概略构成例的剖视图。

[0015] 图13是表示实施方式2的半导体装置的制造方法的工艺剖视图。

[0016] 图14是表示实施方式3的半导体装置的概略构成例的剖视图。

具体实施方式

[0017] 以下参照随附图式，详细地对实施方式的半导体装置及半导体装置的制造方法进行说明。另外，本发明并不受这些实施方式限定。

[0018] 实施方式1

[0019] 以下，使用附图，详细地对实施方式1的半导体装置及半导体装置的制造方法进行说明。另外，在以下的说明中，将元件形成对象的半导体衬底的元件形成面作为上表面，将与该上表面为相反侧的面作为下表面。

[0020] 图1是表示实施方式1的半导体装置的概略构成例的剖视图。如图1所示，半导体装置1具备半导体衬底11、元件层12、绝缘层13、上表面贯通电极14、绝缘层17及下表面贯通电极18。

[0021] 半导体衬底11例如为硅衬底。该半导体衬底11可薄化至50μm(微米)以下，例如30±5μm左右。

[0022] 元件层12包含形成在半导体衬底11的元件形成面也就是上表面侧的元件结构及掩埋元件结构的层间绝缘膜。层间绝缘膜可为氧化硅膜(SiO2)。在元件结构中，包含形成在元件层12上的配线层120。在该配线层120中，包含形成在上层的上层配线121及形成在下层的下层配线122。另外，所谓元件层12的上层及下层，可为以半导体衬底11的元件形成面为基准的上层及下层。

[0023] 绝缘层13基于保护元件层12的目的而覆盖元件层12。在该绝缘层13中，可包含覆盖元件层12的含有例如氮化硅膜(SiN)的钝化膜及覆盖在钝化膜上的有机层。有机层可使用感光性聚酰亚胺等树脂材料。

[0024] 上表面贯通电极14设置在从绝缘层13贯通至元件层12中的上层配线121的贯通孔内而与上层配线121接触，由此将上层配线121电引出至绝缘层13上。该上表面贯通电极14可至少包含覆盖贯通孔内表面的障壁金属层(第1金属层)141、障壁金属层141上的晶种金属层(第2金属层)142及晶种金属层142上的贯通电极143。在贯通电极143上，也可设置有在半导体装置1沿纵向集成化时发挥功能的材料膜144。

[0025] 障壁金属层141可使用钛(Ti)、钽(Ta)、钌(Ru)等。晶种金属层142可使用铜(Cu)或镍与铜的积层膜(Ni/Cu)等。贯通电极143可使用镍(Ni)等。材料膜144可使用金(Au)等。但，上表面贯通电极14的层结构及材料可根据目的而适当变更。例如可根据贯通电极143中所使用的导电性材料或形成方法而适当变更障壁金属层141/晶种金属层142或者材料膜144的层结构或材料。

[0026] 下表面贯通电极18设置在从半导体衬底11到达至元件层12中的下层配线122的贯通孔(TSV)内而与下层配线122接触，由此将下层配线122电引出至半导体衬底11下。从贯通孔内的内侧面到半导体衬底11的下表面，设置有用来防止下表面贯通电极18与半导体衬底11的短路的绝缘层17。该绝缘层17可使用氧化硅膜(SiO2)的单层膜或含有氧化硅膜及氮化硅膜(SiN)的两层以上的积层膜等各种绝缘膜。

[0027] 下表面贯通电极18与上表面贯通电极14同样地，可至少包含覆盖贯通孔内表面的障壁金属层181、障壁金属层181上的晶种金属层182及晶种金属层182上的贯通电极183。在贯通电极183上，可设置有在半导体装置1沿纵向集成化时发挥功能的材料膜184。而且，各自可使用的金属材料可与上表面贯通电极14相同。

[0028] 在这里，对上表面贯通电极14中的贯通电极143的形状进行说明。另外，在以下的说明中，贯通电极143包含圆筒状的主体部143b及相比于该主体部143b直径扩大的大致平板状的头部143c，且将头部143c的主体部143b侧的面作为下表面，将与该下表面为相反侧的面作为上表面。

[0029] 图2是贯通电极143的俯视图。如图2所示，贯通电极143的头部143c具有下表面侧的轮廓143e的尺寸比上表面侧的轮廓143d的尺寸小一圈的形状。该上表面侧与下表面侧的尺寸差异是因例如从头部143c的侧面到下表面而设置的凹处143a而达成。该凹处143a跨及头部143的整个侧面而设置，其内表面为曲面。但该记载并未将内表面的一部分有角的形状及凹处143a设置在头部143侧面的一部分的形状等各种形状排除在外。即便在凹处143a并非设置在头部143c的整个侧面而是设置在侧面的一部分的情况下，也能够使例如在将半导体装置1或使半导体装置1单片化之前的晶片固定在支撑衬底等上时使用的粘接剂的接触面积增加，从而提高半导体装置1或晶片与支撑衬底等的接合强度。

[0030] 如此，通过使从绝缘层13突出的头部143c的上表面侧的尺寸为比下表面侧的尺寸大的尺寸，能够使例如在将半导体装置1或使半导体装置1单片化之前的晶片固定在支撑衬底等上时使用的粘接剂的接触面积增加。由此，能够提高半导体装置1或晶片与支撑衬底等的接合强度。而且，从头部143c的侧面到下表面而设置有凹处143a的结果是，通过投锚效应，粘接强度能够进一步增加。由此，能够进一步提高半导体装置1或晶片与支撑衬底等的接合强度。

[0031] 另外，在图2中，例示了头部143c的上表面形状为圆形的情况，但并不限定于此。例如，头部143c的上表面形状也可为椭圆或多角形。进而，在头部143c的上表面形状为多角形的情况下，各角也可带有弧度。

[0032] 图3是表示使用粘接剂而固定在支撑衬底上的半导体装置1的概略构成例的剖视图。另外，图3所示的半导体装置1也可为作为单片化之前的晶片的一部分的半导体装置。如图3所示，涂布在半导体装置1的上表面侧的粘接剂15转入至设置在头部143c的凹处143a之下。由此，粘接剂的接触面积增加，从而粘接强度增加，并且通过投锚效应而使粘接强度进一步增加。其结果，半导体装置1与支撑衬底16的接合强度提高。

[0033] 图4是表示沿纵向集成的两个半导体装置的连接部分的概略构成例的剖视图。如图4所示，在将两个半导体装置1A及1B沿纵向集成时，一半导体装置1A的上表面贯通电极14与另一半导体装置1B的下表面贯通电极18使用焊锡(Sn)19等而接合。这时，固化之前的焊锡19能够转入至设置在头部143c的凹处143a之下。其结果，通过与图3中所说明的效应相同的效应，能够提高沿纵向集成的半导体装置1A及1B间的接合强度。

[0034] 另外，利用下表面贯通电极18的凹处183a也同样能够获得利用所述上表面贯通电极14的凹处143a而达成的效果。

[0035] 其次，以下参照附图，详细地对实施方式1的半导体装置1的制造方法进行说明。图5～图11是表示实施方式1的半导体装置的制造方法的工艺剖视图。另外，在图5～图11中，使用与图1相同的截面来进行说明。但在图10～图11中，为了便于说明，截面的上下关系与图5～图9的上下关系相反。

[0036] 首先，在实施方式1中，在半导体衬底11的元件形成面(上表面)形成元件结构，并利用层间绝缘膜覆盖所形成的元件结构。由此，形成元件层12。另外，在该层间绝缘膜中，也可包含所谓的元件分离绝缘膜等各种绝缘膜及配线层等各种层。然后，在元件层12上形成绝缘层13。在绝缘层13中，如上所述，也可包含覆盖元件层12的氮化硅膜(SiN)及覆盖在氮化硅膜上的有机层。有机层可使用感光性聚酰亚胺等，在该有机层上转印用来形成上表面贯通电极14的开口图案。其结果，能够获得图5所示的截面结构。另外，开口图案的开口直径例如可为10μm左右。

[0037] 接着，例如将有机层作为掩模而对绝缘层13的氮化硅膜及元件层12的层间绝缘膜上层部分进行蚀刻，由此使元件层12的上层配线121露出。氮化硅膜及层间绝缘膜的蚀刻可使用反应性离子蚀刻(RIE)等。接着，在包含贯通孔内部的整个绝缘层13上依次积层钛(Ti)的障壁金属层141A及铜(Cu)的晶种金属层142A，由此获得图6所示的截面结构。障壁金属层141A及晶种金属层142A的成膜可分别使用溅镀法及化学气相沉积(CVD)法等。所形成的障壁金属层141A的膜厚例如为200nm(纳米)左右，晶种金属层142A的膜厚例如为200nm左右。

[0038] 其次，使用例如PEP(Photo Engraving Process，光刻工艺)技术而形成用来在晶种金属层142A上形成贯通电极143的掩模143M。在该掩模143M的与形成在绝缘层13上的贯通孔对应的位置，形成有开口。接着，在从掩模143M的开口露出的晶种金属层142A上形成镍(Ni)的贯通电极143。贯通电极143的形成可使用敷形涂覆法等。在使用敷形涂覆法的情况下，所形成的贯通电极143的头部143a的上表面形状成为凹形状。通过以此方式使作为焊锡19等的粘接面的头部143a的上表面形状为凹形状，能够使粘接强度进而增加。而且，通过在形成贯通电极143时使用敷形涂覆法，能够反映出作为底层的晶种金属层142A的形状而形成头部143a的凹形状，因此不追加步骤，便能够容易地形成凹形状。但并不限于此，也可增加利用蚀刻等对头部143a的上表面进行加工而形成为凹形状的步骤。接着，在从掩模143M露出的贯通电极143的上表面上，形成金(Au)的材料膜144。材料膜144的形成可使用利用掩模143M的举离法等形成方法。其结果，能够获得图7所示的截面结构。

[0039] 其次，在去除掩模143M之后，将露出的晶种金属层142A及障壁金属层141A去除。晶种金属层142A及障壁金属层141A的去除可使用湿式蚀刻法。这时的蚀刻剂可使用溶入有离子的溶液也就是电解质溶液。如此，在使用作为电解质溶液的蚀刻剂将晶种金属层142A及障壁金属层141A去除时，通过电池效应(也称为电池作用等)，与铜(Cu)接触的镍(Ni)熔出。其结果，如图8所示，以镍制成的贯通电极143的头部143c的侧面到下表面的部分熔出，而在该部分形成内表面为曲面的凹处143a。

[0040] 接着，在形成有上表面贯通电极14的绝缘层13上涂布粘接剂，而使支撑衬底16贴合在该粘接剂上，由此，如图9所示，将支撑衬底16接合在半导体装置1的元件形成面侧。考虑到贯通电极143向凹处143a内的陷入，在该步骤中使用的粘接剂可使用粘性相对较低的粘接剂。而且，在支撑衬底16的粘接面，也可预先涂布粘接剂。

[0041] 其次，在将支撑衬底16固定在平台上的状态下，从与元件形成面为相反侧的面(在本说明中为下表面)对半导体衬底11进行研磨，由此将半导体衬底11薄化至例如30±5μm左右。接着，在半导体衬底11的下表面依次成膜氧化硅膜及氮化硅膜。接着，在氮化硅膜上涂布感光性光阻剂，在该光阻剂上转印用来形成下表面贯通电极18的开口图案。另外，开口图案的开口直径例如可为10μm左右。接着，将转印有开口图案的光阻剂作为掩模而从下表面侧对半导体衬底11进行雕刻，由此形成到达至元件层12的贯通孔(TSV)。半导体衬底11的雕刻可使用能够获得高纵横比的各向异性干式蚀刻等。接着，在包含贯通孔内部的半导体衬底11的整个下表面成膜氧化硅膜，并对该氧化硅膜进行回蚀，由此将形成在贯通孔的底部的氧化硅膜去除。该回蚀进行到去除元件层12的绝缘膜(也可包含层间绝缘膜)而使下层配线122露出为止。其结果，形成含有氧化硅膜、氮化硅膜及氧化硅膜的三层绝缘层17，获得图10所示的截面结构。

[0042] 其次，与障壁金属层141A及晶种金属层142A的形成同样地，在包含贯通孔内部的整个绝缘层17上依次积层钛(Ti)的障壁金属层181A及铜(Cu)的晶种金属层182A，由此获得图11所示的截面结构。晶种金属层182A的膜厚可比晶种金属层142A厚。

[0043] 然后，与上表面贯通电极14同样地，在晶种金属层182A上形成用来形成贯通电极183的掩模，利用敷形涂覆法在从该掩模露出的晶种金属层182A上成膜贯通电极183，在该贯通电极183上形成材料膜184，并将无用的障壁金属层181A及晶种金属层182A去除，由此制造具备图1(或图3)所示的截面结构的半导体装置1。

[0044] 如上所述，根据实施方式1，从绝缘层13突出的贯通电极143的头部143c的上表面侧的尺寸比下表面侧的尺寸大，因此能够使例如在将半导体装置1或使半导体装置1单片化之前的晶片固定在支撑衬底等上时使用的粘接剂的接触面积增加。由此，能够提高半导体装置1或晶片与支撑衬底等的接合强度。

[0045] 而且，从头部143c的侧面到下表面而设置有凹处143a，因此通过投锚效应，粘接强度能够进一步增加。由此，能够进一步提高半导体装置1或晶片与支撑衬底等的接合强度。

[0046] 另外，在以上的说明中，作为能够获得电池效应的金属材料的组合，例示了铜(晶种金属层142/182)与镍(贯通电极143/183)的组合，但并不限于此。也就是说，可使用能够获得电池效应的各种金属材料的组合。这时，通过将离子化倾向大的金属材料作为贯通电极143/183的材料，能够形成从贯通电极的头部侧面到下表面的凹处143a/183a。

[0047] 而且，通过对去除障壁金属层141A及/或晶种金属层142A时的蚀刻剂的浓度或处理时间、障壁金属层141A及/或晶种金属层142A的膜厚等进行调整，能够调整凹处143a的尺寸。通过对蚀刻障壁金属层141A及/或晶种金属层142A时的处理条件进行调整，也能够控制凹处143a的内表面形状。

[0048] 实施方式2

[0049] 其次，使用附图，详细地对实施方式2的半导体装置及半导体装置的制造方法进行说明。在以下的说明中，对于与所述实施方式相同的构成标注相同的符号，并省略其重复的说明。

[0050] 在实施方式1中，形成在贯通电极143的侧面的凹处143a的内表面形状为曲面。但凹处的内表面形状并不限于曲面。图12是表示实施方式2的半导体装置的概略构成例的剖视图。如图12所示，实施方式2的半导体装置2在与实施方式1的半导体装置1相同的构成中，形成在贯通电极143的头部侧面的凹处243a的内表面形状成为平面弯折而成的弯折面或与弯折面相近的形状。

[0051] 如图12所示的弯折面的凹处243a如图13所示，可通过如下方式形成：例如在形成障壁金属层141A之前，预先形成在绝缘层13上图案化而成的牺牲层143N。牺牲层143N的材料可使用氧化硅膜等具有对绝缘层13及上表面贯通电极14的构成材料来说充分的蚀刻选择比的材料。

[0052] 如上所述，即便是在贯通电极143的头部侧面形成有内表面为弯折面的凹处243a的构成，也与实施方式1同样地，能够使从绝缘层13突出的头部143c的上表面侧的尺寸为比下表面侧的尺寸大的尺寸。由此，与实施方式1同样地，能够提高半导体装置1或晶片与支撑衬底等的接合强度。

[0053] 而且，内表面为弯折面的凹处243a也与实施方式1的凹处143a同样地，通过投锚效应，粘接强度能够增加。由此，能够进一步提高半导体装置1或晶片与支撑衬底等的接合强度。

[0054] 另外，凹处243a的形状可与形成在下表面贯通电极18的贯通电极183的凹处283a也相同。其他构成、制造方法及效果与实施方式1相同，因此在这里省略详细的说明。

[0055] 实施方式3

[0056] 其次，使用附图，详细地对实施方式3的半导体装置及半导体装置的制造方法进行说明。在以下的说明中，对于与所述实施方式相同的构成标注相同的符号，并省略其重复的说明。

[0057] 在所述实施方式中，通过在贯通电极143形成凹处143a/243a，而使从绝缘层13突出的头部的上表面侧的尺寸为比下表面侧的尺寸大的尺寸。但使头部的上表面侧的尺寸为比下表面侧的尺寸大的尺寸的构成除此以外还可想到多种构成。例如通过使贯通电极143的头部为从上表面侧到下表面侧直径缩小的倒锥形状，也能够使头部的上表面侧的尺寸为比下表面侧的尺寸大的尺寸。

[0058] 图14是表示实施方式3的半导体装置的概略构成例的剖视图。如图14所示，实施方式3的半导体装置2在与实施方式1的半导体装置1相同的构成中，贯通电极143被置换成贯通电极343。贯通电极343的头部343c具有从上表面侧到下表面侧直径缩小的倒锥形状。

[0059] 这种贯通电极头部的倒锥形状可使用如下方法等而制成：例如使在形成贯通电极343时(相当于图7的步骤)使用的掩模的贯通孔的形状为研钵状的锥形状。

[0060] 如上所述，在贯通电极343的头部为倒锥形状的构成中，也与实施方式1同样地，能够使从绝缘层13突出的头部143c的上表面侧的尺寸为比下表面侧的尺寸大的尺寸。由此，与实施方式1同样地，能够提高半导体装置1或晶片与支撑衬底等的接合强度。

[0061] 另外，贯通电极343的头部可与下表面贯通电极18的贯通电极383的头部的形状也相同。其他构成、制造方法及效果与实施方式1相同，因此在这里省略详细的说明。

[0062] 已对本发明的若干实施方式进行了说明，但这些实施方式只是作为例子提出，并非意图限定发明的范围。这些新颖的实施方式能够通过其他各种方式来实施，且能够在不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式及其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。

[0063] [符号的说明]

[0064] 1、1A、1B、2、3   半导体装置

[0065] 11               半导体衬底

[0066] 12               元件层

[0067] 13               绝缘层

[0068] 14               上表面贯通电极

[0069] 141              障壁金属层

[0070] 142              晶种金属层

[0071] 143、343          贯通电极

[0072] 143a、243a        凹处

[0073] 143b             主体部

[0074] 143c、343c        头部

[0075] 143d             上表面侧的轮廓

[0076] 143e             下表面侧的轮廓