数控环形振荡器及其控制方法和装置

摘要

本发明公开了一种数控环形振荡器及其控制方法和装置。其中，该数控环形振荡器包括：高位数控振荡器；低位数控振荡器，输入端与高位数控振荡器的输出端连接，输出端与高位数控振荡器的输入端和数控环形振荡器的输出端连接；其中，高位数控振荡器的控制码为高位控制码，低位数控振荡器的控制码为低位控制码。本发明解决了现有技术中的数控环形振荡器的输出频率精度和输出频率范围有限的技术问题。

权利要求

1.一种数控环形振荡器，其特征在于，包括：

高位数控振荡器；

低位数控振荡器，输入端与所述高位数控振荡器的输出端连接，输出端与所述高位数控振荡器的输入端和数控环形振荡器的输出端连接；

其中，所述高位数控振荡器的控制码为高位控制码，所述低位数控振荡器的控制码为低位控制码；

其中，所述高位控制码和所述低位控制码是利用所述数控环形振荡器的固有延时的长度对所述数控环形振荡器的控制码进行微调得到的；

其中，所述固有延时是由选择开关的延时、版图布局布线引起的寄生电阻电容引起的延时。

2.根据权利要求1所述的数控环形振荡器，其特征在于，所述高位数控振荡器包括：多级级联结构，其中，所述多级级联结构串联，第一级级联结构的输入端与所述高位数控振荡器的输入端连接，最后一级级联结构的输出端与所述高位数控振荡器的输出端连接。

3.根据权利要求2所述的数控环形振荡器，其特征在于，每级级联结构包括：与非门，第一输入端与所述高位控制码连接，第二输入端与所述每级级联结构的输入端连接；

第一预设数量的标准延时单元，输入端与所述与非门的输出端连接，其中，所述第一预设数量的标准延时单元串联，所述每级级联结构的标准延时单元的数量不同；

多路选择器，第一输入端与所述第一预设数量的标准延时单元的输出端连接，第二输入端与所述每级级联结构的输入端连接，控制端与所述高位控制码连接，输出端与所述每级级联结构的输出端连接。

4.根据权利要求3所述的数控环形振荡器，其特征在于，所述第一预设数量为如下之一：16，32，64，128，256和512。

5.根据权利要求1所述的数控环形振荡器，其特征在于，所述低位数控振荡器包括：第二预设数量的标准延时单元，其中，所述第二预设数量的标准延时单元串联，第一个标准延时单元的输入端与所述低位数控振荡器的输入端连接，最后一个标准延时单元的输出端与所述低位数控振荡器的输出端连接；

多个三态缓冲器，其中，每个三态缓冲器的输入端与奇数个数的标准延时单元的输出端连接，输出端与所述低位数控振荡器的输出端连接，控制端与所述低位控制码连接。

6.根据权利要求5所述的数控环形振荡器，其特征在于，所述低位数控振荡器还包括：多个虚拟器件，其中，每个虚拟器件的输入端与偶数个数的标准延时单元的输出端连接，输出端与所述低位数控振荡器的输出端连接，控制端接地。

7.根据权利要求5所述的数控环形振荡器，其特征在于，所述第二预设数量为15。

8.根据权利要求3至7中任意一项所述的数控环形振荡器，其特征在于，所述标准延时单元为与非门。

9.一种数控环形振荡器的控制方法，其特征在于，包括：获取数控环形振荡器的第一控制码，其中，所述第一控制码是根据所述数控环形振荡器生成的目标频率确定的；

利用固有延时对所述第一控制码进行调整，得到第二控制码；

将所述第二控制码分解成高位控制码和低位控制码；

将所述高位控制码传输至高位数控振荡器，并将所述低位控制码传输至低位数控振荡器；

其中，利用固有延时对所述第一控制码进行调整，得到第二控制码，包括：从所述第一控制码的最低位开始，提取第一预设位数的控制码，得到第三控制码；

获取与所述第三控制码对应的固有延时；

根据所述固有延时和标准延时单元的延时，得到标准延时单元的第一数量；

计算所述第一控制码和所述第一数量的差值，得到所述第二控制码；

其中，所述固有延时是由选择开关的延时、版图布局布线引起的寄生电阻电容引起的延时。

10.根据权利要求9所述的方法，其特征在于，获取与所述第三控制码对应的固有延时包括：将所述第三控制码转换为十进制数，得到标准延时单元的第二数量；

根据所述第二数量，查询得到所述固有延时。

11.根据权利要求9所述的方法，其特征在于，根据所述固有延时和标准延时单元的延时，得到标准延时单元的第一数量，包括：计算所述固有延时和所述标准延时单元的延时的比值，得到所述第一数量。

12.根据权利要求9所述的方法，其特征在于，将所述第二控制码分解成高位控制码和低位控制码，包括：从所述第二控制码的最高位开始，提取第二预设位数的控制码，得到所述高位控制码；

将所述第二控制码中除所述高位控制码之外的其他控制码转化为十进制数，得到所述低位控制码。

13.根据权利要求9所述的方法，其特征在于，获取数控环形振荡器的第一控制码包括：获取预设的目标频率；

计算所述目标频率和标准延时单元的延时的比值，得到标准延时单元的第三数量；

将所述第三数量转换为二进制码，得到所述第一控制码。

14.根据权利要求13所述的方法，其特征在于，将所述第三数量转换为二进制码，得到所述第一控制码，包括：判断所述第三数量是否为偶数；

在所述第三数量为偶数的情况下，将所述第三数量转换为奇数，并将处理后的第三数量转换为二进制码，得到所述第一控制码；

在所述第三数量为奇数的情况下，直接将所述第三数量转换为二进制码，得到所述第一控制码。

15.根据权利要求14所述的方法，其特征在于，将所述第三数量转换为奇数，包括：将所述第三数量加一，得到所述处理后的第三数量。

16.一种数控环形振荡器的控制装置，其特征在于，包括：获取模块，用于获取数控环形振荡器的第一控制码，其中，所述第一控制码是根据所述数控环形振荡器生成的目标频率确定的；

调整模块，用于利用固有延时对所述第一控制码进行调整，得到第二控制码；

分解模块，用于将所述第二控制码分解成高位控制码和低位控制码；

传输模块，用于将所述高位控制码传输至高位数控振荡器，并将所述低位控制码传输至低位数控振荡器；

其中，所述调整模块还用于从所述第一控制码的最低位开始，提取第一预设位数的控制码，得到第三控制码；获取与所述第三控制码对应的固有延时；根据所述固有延时和标准延时单元的延时，得到标准延时单元的第一数量；计算所述第一控制码和所述第一数量的差值，得到所述第二控制码；

其中，所述固有延时是由选择开关的延时、版图布局布线引起的寄生电阻电容引起的延时。

说明书

数控环形振荡器及其控制方法和装置

技术领域

[0001] 本发明涉及时钟信号生成领域，具体而言，涉及一种数控环形振荡器及其控制方法和装置。

背景技术

[0002] 时钟是电路系统中不可缺少的一部分。传统的时钟源——晶振，因其卓越的性能，一直被公认为是最佳的时钟生成器。但是，随着集成电路的不断发展，晶振也表现出了自身的局限性。它功耗高，面积大，不可集成，这些都和当今集成电路的发展趋势相违背。因此，研究者们开始注重低功耗可集成的片上时钟研究。常见的片上时钟分为模拟和数字的两种。模拟时钟精度高，但是同样常有功耗高、面积大的缺点。且模拟时钟中用于稳压的带隙基准电压源模块因其自身特性，在低电压下的设计会变得非常困难，这也反过来限制了电源电压的进一步减小。另外，模拟时钟对工艺依赖性较高，可移植性差，这也限制了它的发展。与模拟时钟相比，数字时钟电源电压可以随着工艺同步降低，有良好的可移植性，虽然精度上比模拟时钟稍差，但是在一些对时钟信号要求并不严格的电路系统中，不失为一种非常好的片上时钟发生器。

[0003] 最简单的数字时钟产生方式为利用数控环形振荡器，将奇数个数的标准单元库中的反相单元级联得到的振荡信号作为输出的时钟信号。为了尽量降低面积，数控环形振荡器通常采用基-2级联结构，通过开关不同的多路选择器来选择连入数控环形振荡器的标准反相单元个数，这种电路结构不可避免地引入了多路选择器。同时，版图的布局布线产生的寄生电阻、寄生电容也让数控环形振荡器的延时与理论相比有了相对增加，而多路选择器和寄生电阻电容产生的延时是受工艺、电源电压、温度严格影响的，并且会一直存在电路中，这就严重限制了数控环形振荡器的输出频率精度及频率范围。

[0004] 针对现有技术中的数控环形振荡器的输出频率精度和输出频率范围有限的问题，目前尚未提出有效的解决方案。

发明内容

[0005] 本发明实施例提供了一种数控环形振荡器及其控制方法和装置，以至少解决现有技术中的数控环形振荡器的输出频率精度和输出频率范围有限的技术问题。

[0006] 根据本发明实施例的一个方面，提供了一种数控环形振荡器，包括：高位数控振荡器；低位数控振荡器，输入端与高位数控振荡器的输出端连接，输出端与高位数控振荡器的输入端和数控环形振荡器的输出端连接；其中，高位数控振荡器的控制码为高位控制码，低位数控振荡器的控制码为低位控制码。

[0007] 根据本发明实施例的另一方面，还提供了一种数控环形振荡器的控制方法，包括：获取数控环形振荡器的第一控制码；利用固有延时对第一控制码进行调整，得到第二控制码；将第二控制码分解成高位控制码和低位控制码；将高位控制码传输至高位数控振荡器，并将低位控制码传输至低位数控振荡器。

[0008] 根据本发明实施例的另一方面，还提供了一种数控环形振荡器的控制装置，包括：获取模块，用于获取数控环形振荡器的第一控制码；调整模块，用于利用固有延时对第一控制码进行调整，得到第二控制码；分解模块，用于将第二控制码分解成高位控制码和低位控制码；传输模块，用于将高位控制码传输至高位数控振荡器，并将低位控制码传输至低位数控振荡器。

[0009] 在本发明实施例中，可以将数控环形振荡器分为高位数控振荡器和低位数控振荡器，低位数控振荡器的输入端与高位数控振荡器的输出端连接，输出端与高位数控振荡器的输入端和数控环形振荡器的输出端连接，从而实现在基本保证数控环形振荡器面积不变的前提下，减小连入电路的多路选择器等开关器件的个数及版图布局布线引起的寄生电阻电容，减缓了版图寄生电阻电容、外界温度和供电电压对无外界参考时钟的数控环形振荡器振荡器输出频率的影响，同时，可以利用固有延时的长度对数控环形振荡器的控制码进行微调，进一步消除工艺、电源电压、温度对数控环形振荡器输出频率的影响，解决了现有技术中的数控环形振荡器的输出频率精度和输出频率范围有限的技术问题。因此，通过本发明上述实施例，可以达到减小数控环形振荡器的固有延时，提高数控振荡器的输出频率精度和频率范围，具有良好的适用性的效果。

附图说明

[0010] 此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

[0011] 图1是根据本发明实施例的一种数控环形振荡器的示意图；

[0012] 图2是根据本发明实施例的一种可选的数控环形振荡器的示意图；

[0013] 图3是根据本发明实施例的一种可选的高位数控振荡器的结构示意图；

[0014] 图4是根据本发明实施例的一种可选的低位数控振荡器的结构示意图；

[0015] 图5是根据本发明实施例的一种数控环形振荡器的控制方法的流程图；

[0016] 图6是根据本发明实施例的一种可选的数控环形振荡器选通不同个数的标准延时单元后的输出频率误差的示意图；

[0017] 图7是根据本发明实施例的一种可选的数控环形振荡器的输出频率误差的示意图；

[0018] 图8是根据本发明实施例的一种可选的数控环形振荡器的控制方法的流程图；以及

[0019] 图9是根据本发明实施例的一种数控环形振荡器的控制装置的示意图。

具体实施方式

[0020] 为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

[0021] 需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

[0022] 实施例1

[0023] 根据本发明实施例，提供了一种数控环形振荡器的实施例。

[0024] 图1是根据本发明实施例的一种数控环形振荡器的示意图，如图1所示，该数控环形振荡器包括：高位数控振荡器11和低位数控振荡器13。

[0025] 其中，低位数控振荡器13的输入端与高位数控振荡器11的输出端连接，低位数控振荡器13的输出端与高位数控振荡器11的输入端和数控环形振荡器的输出端连接。

[0026] 其中，高位数控振荡器11的控制码为高位控制码，低位数控振荡器13的控制码为低位控制码。

[0027] 此处需要说明的是，数控环形振荡器的振荡周期不仅取决于与不同个数的标准延时单元的延时，而且还与多路选择器等选择开关的延时、版图布局布线引起的寄生电阻电容引起的延时有关，后两条因素因受工艺、电源电压、温度的影响较大，在很大程度上限制了数控环形振荡器的精度，因此，可以将后两条因素产生的延时称为电路的固有延时。

[0028] 在一种可选的方案中，如图2所示，数控环形振荡器由工艺厂商提供的标准单元库中的反相单元组合而成，可以将数控环形振荡器分为高位数控振荡器和低位数控振荡器两部分，低位数控振荡器的输入端与高位数控振荡器的输出端连接，低位数控振荡器的输出端与高位数控振荡器的输入端和数控环形振荡器的输出端连接，从而构建没有外界参考时钟的开环模拟或数字时钟生成器。高位数控振荡器决定了数控环形振荡器的大致输出频率，低位数控振荡器决定了数控环形振荡器最终的输出频率。高位数控振荡器和低位数控振荡器分别拥有各自的控制码，通过选通不同的控制码，数控环形振荡器可以生成相应频率的时钟。

[0029] 在另一种可选的方案中，由于低位数控振荡器的选通端不同而引发的电容变化会使电路的固有延时产生一定变化，为了尽量消除工艺、供电电压和温度对由数控环形振荡器中的固有延时的影响，可以通过辅助算法，利用固有延时的长度对数控环形振荡器的控制码进行微调，从而确定高位控制码和低位控制码。

[0030] 通过本发明上述实施例，可以将数控环形振荡器分为高位数控振荡器和低位数控振荡器，低位数控振荡器的输入端与高位数控振荡器的输出端连接，输出端与高位数控振荡器的输入端和数控环形振荡器的输出端连接，从而实现在基本保证数控环形振荡器面积不变的前提下，减小连入电路的多路选择器等开关器件的个数及版图布局布线引起的寄生电阻电容，减缓了版图寄生电阻电容、外界温度和供电电压对无外界参考时钟的数控环形振荡器振荡器输出频率的影响，解决了现有技术中的数控环形振荡器的输出频率精度和输出频率范围有限的技术问题。因此，通过本发明上述实施例，可以达到减小数控环形振荡器的固有延时，提高数控振荡器的输出频率精度和频率范围，具有良好的适用性的效果。

[0031] 可选的，根据本发明上述实施例，高位数控振荡器13包括：多级级联结构。

[0032] 其中，多级级联结构串联，第一级级联结构的输入端与高位数控振荡器的输入端连接，最后一级级联结构的输出端与高位数控振荡器的输出端连接。

[0033] 在一种可选的方案中，如图3所示，数控环形振荡器可以分为高位数控振荡器(即图中虚线框所示的DCOH)和低位数控振荡器(即图中的DCOL)两部分，高位数控振荡器可以采用基-2级联结构，例如可以采用6级级联结构，每级级联结构之间串联，第一级级联结构的输入端与高位数控振荡器的输入端，即低位数控振荡器的输出端连接，最后一级级联结构的输出端与高位数控振荡器的输出端，即低位数控振荡器的输入端连接，每级级联结构的组成单元相似，并且每级级联结构的组成单元的连接方式相同。

[0034] 可选的，根据本发明上述实施例，每级级联结构可以包括：与非门，第一预设数量的标准延时单元和多路选择器。

[0035] 其中，与非门的第一输入端与高位控制码连接，与非门的第二输入端与每级级联结构的输入端连接，第一预设数量的标准延时单元的输入端与与非门的输出端连接，第一预设数量的标准延时单元串联，每级级联结构的标准延时单元的数量不同，多路选择器的第一输入端与第一预设数量的标准延时单元的输出端连接，多路选择器的第二输入端与每级级联结构的输入端连接，多路选择器的控制端与高位控制码连接，多路选择器的输出端与每级级联结构的输出端连接。

[0036] 具体的，上述多路选择器可以是二选一多路选择器，当控制端输入为高电平时，可以选择导通高电平输入端，即上述的第一输入端，当控制端输入为低电平时，可以选择导通低电平输入端，即上述的第二输入端。

[0037] 可选的，上述第一预设数量可以为如下之一：16，32，64，128，256和512。上述标准延时单元可以为与非门。

[0038] 此处需要说明的是，上述标准延时单元可以是具有反相功能的门电路，并不仅局限于本发明实施例所述的与非门。

[0039] 在一种可选的方案中，如图3所示，数控环形振荡器可以分为高位数控振荡器(即图中虚线框所示的DCOH)和低位数控振荡器(即图中的DCOL)两部分，高位数控振荡器可以采用基-2级联结构，每级级联结构可以由与非门，多个标准延时单元，以及多路选择器构成，与非门的第一输入端和多路选择器的控制端均与高位控制码连接，与非门的第二输入端和多路选择器的低电平输入端均与该级级联结构的输入端连接，多个标准延时单元串联在与非门的输出端和多路选择器的高电平输入端之间。例如，可以采用6级级联结构，每级级联结构的标准延时单元的个数可以分别为16，32，64，128，256和512，第一级级联结构可以包括512个标准延时单元，第二级级联结构可以包括256个标准延时单元，第三级级联结构可以包括128个标准延时单元，第四级级联结构可以包括64个标准延时单元，第五级级联结构可以包括32个标准延时单元，第六级级联结构可以包括16个标准延时单元。可以通过多路选择器来选通连入数控环形振荡器的标准延时单元个数，例如，当需要选通标准延时单元个数为64时，可以确定第四级级联结构的多路选择器选择导通高电平输入端，其余级联结构的多路选择器均选择导通低电平输入端，从而确定高位控制码为000100，将控制码输入多个多路选择器的控制端，即C＝001000，第一级级联结构控制端C[5]＝0，第二级级联结构控制端C[4]＝0，第三级级联结构控制端C[3]＝0，第四级级联结构控制端C[2]＝1，第五级级联结构控制端C[1]＝0，第六级级联结构控制端C[0]＝0，从而只有第四级级联结构的多路选择器选择导通高电平输入端。

[0040] 通过上述方案，高位数控振荡器采用基-2级联结构，多路选择器的个数较少，电路连接较为简单。

[0041] 可选的，根据本发明上述实施例，低位数控振荡器13包括：第二预设数量的标准延时单元和多个三态缓冲器。

[0042] 其中，第二预设数量的标准延时单元串联，第一个标准延时单元的输入端与低位数控振荡器的输入端连接，最后一个标准延时单元的输出端与低位数控振荡器的输出端连接。每个三态缓冲器的输入端与奇数个数的标准延时单元的输出端连接，输出端与低位数控振荡器的输出端连接，控制端与低位控制码连接。

[0043] 可选的，上述第二预设数量可以为15。上述三态缓冲器可以是带有开关功能的三态缓冲器。上述标准延时单元可以为与非门。

[0044] 此处需要说明的是，上述标准延时单元可以是具有反相功能的门电路，并不仅局限于本发明实施例所述的与非门。

[0045] 在一种可选的方案中，如图4所示，数控环形振荡器可以分为高位数控振荡器和低位数控振荡器两部分，低位数控振荡器可以采用带有三态缓冲器开关的链状结构，可以由多个标准延时单元和多个三态缓冲器组成，多个标准延时单元串联在低位数控振荡器的输入端和输出端之间，三态缓冲器设置在奇数个数的标准延时单元的输出端与低位数控振荡器的输出端之间。例如，低位数控振荡器可以由15个标准延时单元和8个三态缓冲器组成，第1个三态缓冲器连接在第1个标准延时单元的输出端和低位数控振荡器的输出端之间，第2个三态缓冲器连接在第3个标准延时单元的输出端和低位数控振荡器的输出端之间，第3个三态缓冲器连接在第5个标准延时单元的输出端和低位数控振荡器的输出端之间，第4个三态缓冲器连接在第7个标准延时单元的输出端和低位数控振荡器的输出端之间，第5个三态缓冲器连接在第9个标准延时单元的输出端和低位数控振荡器的输出端之间，第6个三态缓冲器连接在第11个标准延时单元的输出端和低位数控振荡器的输出端之间，第7个三态缓冲器连接在第13个标准延时单元的输出端和低位数控振荡器的输出端之间，第8个三态缓冲器连接在第15个标准延时单元的输出端和低位数控振荡器的输出端之间。可以通过三态缓冲器来选通连入数控环形振荡器的标准延时单元个数，无论选择1个或选择15个标准延时单元，连入数控环形振荡器的除理论计算的标准延时单元外，只有一个三态缓冲器，缩短了由开关器件引入的固有延时。例如，当需要选通标准延时单元个数为13时，可以确定第
7个三态缓冲器导通，其余三态缓冲器处于高阻状态，从而确定控制码为13，即OE＝
00000010，第1个三态缓冲器的控制端OE[0]＝0，第2个三态缓冲器的控制端OE[1]＝0，第3个三态缓冲器的控制端OE[2]＝0，第4个三态缓冲器的控制端OE[3]＝0，第5个三态缓冲器的控制端OE[4]＝0，第6个三态缓冲器的控制端OE[5]＝0，第7个三态缓冲器的控制端OE[6]＝1，第8个三态缓冲器的控制端OE[7]＝0。

[0046] 通过上述方案，低位数控振荡器采取带有三态缓冲器的链状结构，连入数控环形振荡器电路的额外延时至多有且仅有一个三态缓冲器的延时，精度较高。

[0047] 可选的，根据本发明上述实施例，低位数控振荡器13还包括：多个虚拟器件。

[0048] 其中，每个虚拟器件的输入端与偶数个数的标准延时单元的输出端连接，输出端与低位数控振荡器的输出端连接，控制端接地。

[0049] 在一种可选的方案中，如图4所示，低位数控振荡器中可以增添虚拟器件保证电路负载一致，如虚线框所示的虚拟器件，每个虚拟器件的输入端与偶数个数的标准延时单元的输出端连接，输出端与低位数控振荡器的输出端连接，控制端接地。例如，低位数控振荡器可以由15个标准延时单元和8个三态缓冲器组成，还可以包括7个虚拟器件，第1个虚拟器件连接在第2个标准延时单元的输出端和低位数控振荡器的输出端之间，第2个虚拟器件连接在第4个标准延时单元的输出端和低位数控振荡器的输出端之间，第3个虚拟器件连接在第6个标准延时单元的输出端和低位数控振荡器的输出端之间，第4个虚拟器件连接在第8个标准延时单元的输出端和低位数控振荡器的输出端之间，第5个虚拟器件连接在第10个标准延时单元的输出端和低位数控振荡器的输出端之间，第6个虚拟器件连接在第12个标准延时单元的输出端和低位数控振荡器的输出端之间，第7个虚拟器件连接在第14个标准延时单元的输出端和低位数控振荡器的输出端之间。

[0050] 实施例2

[0051] 根据本发明实施例，还提供了一种数控环形振荡器的控制方法的实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

[0052] 图5是根据本发明实施例的一种数控环形振荡器的控制方法的流程图，如图5所示，该方法包括如下步骤：

[0053] 步骤S52，获取数控环形振荡器的第一控制码。

[0054] 步骤S54，利用固有延时对第一控制码进行调整，得到第二控制码。

[0055] 步骤S56，将第二控制码分解成高位控制码和低位控制码。

[0056] 步骤S58，将高位控制码传输至高位数控振荡器，并将低位控制码传输至低位数控振荡器。

[0057] 可选的，上述第一控制码可以是数控环形振荡器的原控制码，上述第二控制码可以是利用固有延时对原控制码进行微调后的新的控制码。

[0058] 在一种可选的方案中，可以根据期望数控环形振荡器生成的目标频率，确定数控环形振荡器的原控制码，在得到原控制码之后，可以根据低位数控振荡器选通的标准延时单元的个数产生的固有延时，对原控制码进行微调，得到新的控制码，将新的控制码分为高位控制码和低位控制码，高位控制码送入高位数控振荡器，控制多路选择器选通不同数量的标准延时单元，低位控制码送入低位数控振荡器，控制三态缓冲器选通不同数量的标准延时单元。

[0059] 在另一种可选的方案中，在工艺一定，改变供电电压和环境温度时，选通不同数控环形振荡器控制码得到的输出频率与理想频率的误差如图6所示。由图6可知，在控制码个数大于100时，也即输出频率在100M时，频率误差小于1％。当输出频率降低时，频率误差还会进一步减小。在典型、快速、慢速工艺角的情况下，当供电电压从1.6V到2V变化，环境温度从0到80度变化时，将目标频率设定为25MHz时数控环形振荡器的输出频率误差如图7所示。由图7可知，此时数控环形振荡器的输出频率误差为-0.69％～1.37％，远低于当前普遍的数控环形振荡器结构。

[0060] 此处需要说明的是，由于低位数控振荡器的选通端不同而引发的电容变化会使电路的固有延时产生一定变化，为了尽量消除工艺、供电电压和温度对由数控环形振荡器中的固有延时的影响，可以通过辅助算法，利用固有延时的长度对数控环形振荡器的控制码进行微调，从而确定高位控制码和低位控制码。

[0061] 通过本发明上述实施例，可以将数控环形振荡器分为高位数控振荡器和低位数控振荡器，可以获取数控环形振荡器的第一控制码，利用固有延时对第一控制码进行调整，得到第二控制码，将第二控制码分解成高位控制码和低位控制码，将高位控制码传输至高位数控振荡器，并将低位控制码传输至低位数控振荡器，从而实现利用固有延时的长度对数控环形振荡器的控制码进行微调，进一步消除工艺、电源电压、温度对数控环形振荡器输出频率的影响，解决了现有技术中的数控环形振荡器的输出频率精度和输出频率范围有限的技术问题。因此，通过本发明上述实施例，可以达到提高数控环形振荡器的精度，提高数控振荡器的输出频率精度和频率范围，具有良好的适用性的效果。

[0062] 可选的，根据本发明上述实施例，步骤S54，利用固有延时对第一控制码进行调整，得到第二控制码，包括：

[0063] 步骤S542，从第一控制码的最低位开始，提取第一预设位数的控制码，得到第三控制码。

[0064] 可选的，当低位数控振荡器包含15个标准延时单元时，上述第一预设位数可以是4。

[0065] 步骤S544，获取与第三控制码对应的固有延时。

[0066] 步骤S546，根据固有延时和标准延时单元的延时，得到标准延时单元的第一数量。

[0067] 步骤S548，计算第一控制码和第一数量的差值，得到第二控制码。

[0068] 在一种可选的方案中，低位数控振荡器模块选通不同个数的标准延时单元，产生的固有延时略有差异。假设选通1、3、5……15个标准延时单元后，固有延时分别为3ns，3.02ns，3.04ns，……，3.14ns。在获取到数控环形振荡器的原控制码CODEori＝0110010001之后，可以提取原控制码的低四位得到应该选通低位数控振荡器的第三控制码，可以通过查表得到与第三控制码对应的固有延时，根据固有延时和标准延时单元的延时，得到固有延时对应的标准延时单元的个数NUM＝30，即上述的第一数量为30，可以通过公式CODEnew＝CODEori-NUM计算新的控制码，即上述的第二控制码CODEnew＝401-30＝371＝0101110011。

[0069] 可选的，根据本发明上述实施例，步骤S544，获取与第三控制码对应的固有延时包括：

[0070] 步骤S5442，将第三控制码转换为十进制数，得到标准延时单元的第二数量。

[0071] 步骤S5444，根据第二数量，查询得到固有延时。

[0072] 在一种可选的方案中，在获取到数控环形振荡器的原控制码CODEori为0110010001的情况下，可以提取原控制码的后四位得到第三控制码，即0001，将第三控制码转换为十进制数，得到低位数控振荡器的选通的标准延时单元为1，即上述的第二数量为1，通过查表可以得到，选通1个标准延时单元的固有延时为3ns。

[0073] 可选的，根据本发明上述实施例，步骤S546，根据固有延时和标准延时单元的延时，得到标准延时单元的第一数量，包括：

[0074] 步骤S5462，计算固有延时和标准延时单元的延时的比值，得到第一数量。

[0075] 在一种可选的方案中，标准延时单元的延时Tcell可以是0.1ns，可以通过公式得到固有延时对应的标准延时单元的个数NUM，其中，Tinh为数控环形振荡器的固有延时。那么，低位数控振荡器模块选通1、3、5、7、9个标准延时单元时，对应的固有延时个数为30个；选通11、13、15个标准延时单元时，对应的固有延时个数为31个。例如，当固有延时为3ns时，可以通过公式计算得到固有延时对应的标准延时单元的个数为30。

[0076] 可选的，根据本发明上述实施例，步骤S56，将第二控制码分解成高位控制码和低位控制码，包括：

[0077] 步骤S562，从第二控制码的最高位开始，提取第二预设位数的控制码，得到高位控制码。

[0078] 可选的，当高位数控振荡器包含6级级联结构时，上述第二预设位数可以是6。

[0079] 步骤S564，将第二控制码中除高位控制码之外的其他控制码转化为十进制数，得到低位控制码。

[0080] 在一种可选的方案中，在利用固有延时的长度对数控环形振荡器的控制码进行微调，得到新的控制码之后，可以提取算出的新控制码的高六位得到高位控制码，并将高位控制码送入高位数控振荡器控制端，提取低四位转换为十进制数后，得到低位控制码，并将低位控制码送入选通相应个数标准延时单元的低位数控振荡器控制端。

[0081] 可选的，根据本发明上述实施例，步骤S52，获取数控环形振荡器的第一控制码包括：

[0082] 步骤S522，获取预设的目标频率。

[0083] 可选的，上述预设的目标频率可以是期望数控环形振荡器生成的目标频率。

[0084] 步骤S524，计算目标频率和标准延时单元的延时的比值，得到标准延时单元的第三数量。

[0085] 步骤S526，将第三数量转换为二进制码，得到第一控制码。

[0086] 在一种可选的方案中，在获取到期望生成的目标频率之后，可以根据目标频率对应的目标时间Tobj，以及标准延时单元的延时Tcell，通过公式 计算得到连入数控环形振荡器的标准延时单元的个数，即上述的第三数量，将第三数量转换为二进制码，得到第一控制码，例如，一个标准延时单元的延时Tcell可以为0.1ns，期望生成的目标频率为25MHz，即目标时间Tobj为40ns，则第一控制码CODEori＝400(dec)＝0110010000(bin)。

[0087] 可选的，根据本发明上述实施例，步骤S526，将第三数量转换为二进制码，得到第一控制码，包括：

[0088] 步骤S5262，判断第三数量是否为偶数。

[0089] 步骤S5264，在第三数量为偶数的情况下，将第三数量转换为奇数，并将处理后的第三数量转换为二进制码，得到第一控制码。

[0090] 步骤S5266，在第三数量为奇数的情况下，直接将第三数量转换为二进制码，得到第一控制码。

[0091] 在一种可选的方案中，为了保证数控环形振荡器正常起振，可以判断第三数量是否为偶数，在第三数量为偶数不为奇数的情况下，将第三数量取为奇数，得到数控环形振荡器的原控制码。

[0092] 可选的，根据本发明上述实施例，步骤S5264，将第三数量转换为奇数，包括：步骤S52640，将第三数量加一，得到处理后的第三数量。

[0093] 在一种可选的方案中，在第三数量为偶数不为奇数的情况下，将第三数量加一，实现第三数量取为奇数，例如，当计算得到CODEori＝400(dec)＝0110010000(bin)时，可以将第三数量加一，得到数控环形振荡器的原控制码，即0110010001。

[0094] 下面结合图8，对本发明一种优选的实施例进行详细说明，如图8所示，该方法可以包括步骤S81至步骤S83：

[0095] 步骤S81，计算数控环形振荡器的第一控制码。

[0096] 可选的，上述控制码可以为十位二进制码，可以获取预设的目标频率，计算目标频率和标准延时单元的延时的比值，得到标准延时单元的第三数量，并将将第三数量转换为二进制码，得到数控振荡器所需的控制码，即上述的第一控制码。

[0097] 步骤S82，将后四位控制码转换为十进制数，得到标准延时单元的第二数量。

[0098] 可选的，从第一控制码的最低位开始，提取低四位的控制码，得到第三控制码，并将第三控制码转换为十进制数，得到低位数控振荡器的选通的标准延时单元的个数，即上述的第二数量。

[0099] 步骤S83，根据第二数量，查询得到固有延时，并得到标准延时单元的第一数量。

[0100] 可选的，可以通过查表得到与第二数量对应的固有延时，计算固有延时和标准延时单元的延时的比值，得到固有延时对应的标准延时单元的个数，即上述的第一数量。

[0101] 步骤S84，计算第一控制码和第一数量的差值，得到第二控制码。

[0102] 可选的，可以将原控制码减去固有延时对应的标准延时单元的个数，得到新的控制码，即上述的第二控制码。

[0103] 步骤S85，将第二控制码分解成高位控制码和低位控制码，将高位控制码传输至高位数控振荡器，并将低位控制码传输至低位数控振荡器。

[0104] 可选的，可以从第二控制码的最高位开始，提取高六位的控制码，得到高位控制码，并将高位控制码送入高位数控振荡器控制端，提取低四位转换为十进制数后，得到低位控制码，并将低位控制码送入选通相应个数标准延时单元的低位数控振荡器控制端。

[0105] 通过上述方案，可以在一定程度上消除工艺、电源电压和温度对数控环形振荡器振荡周期的影响，从而提高数控环形振荡器的精度，增大数控环形振荡器输出的频率精度和频率范围。

[0106] 实施例3

[0107] 根据本发明实施例，还提供了一种数控环形振荡器的控制装置的实施例。

[0108] 图9是根据本发明实施例的一种数控环形振荡器的控制装置的示意图，如图9所示，该装置包括：

[0109] 获取模块91，用于获取数控环形振荡器的第一控制码。

[0110] 调整模块93，用于利用固有延时对第一控制码进行调整，得到第二控制码。

[0111] 分解模块95，用于将第二控制码分解成高位控制码和低位控制码。

[0112] 传输模块97，用于将高位控制码传输至高位数控振荡器，并将低位控制码传输至低位数控振荡器。

[0113] 可选的，上述第一控制码可以是数控环形振荡器的原控制码，上述第二控制码可以是利用固有延时对原控制码进行微调后的新的控制码。

[0114] 在一种可选的方案中，可以根据期望数控环形振荡器生成的目标频率，确定数控环形振荡器的原控制码，在得到原控制码之后，可以根据低位数控振荡器选通的标准延时单元的个数产生的固有延时，对原控制码进行微调，得到新的控制码，将新的控制码分为高位控制码和低位控制码，高位控制码送入高位数控振荡器，控制多路选择器选通不同数量的标准延时单元，低位控制码送入低位数控振荡器，控制三态缓冲器选通不同数量的标准延时单元。

[0115] 在另一种可选的方案中，在工艺一定，改变供电电压和环境温度时，选通不同数控环形振荡器控制码得到的输出频率与理想频率的误差如图6所示。由图6可知，在控制码个数大于100时，也即输出频率在100M时，频率误差小于1％。当输出频率降低时，频率误差还会进一步减小。在典型、快速、慢速工艺角的情况下，当供电电压从1.6V到2V变化，环境温度从0到80度变化时，将目标频率设定为25MHz时数控环形振荡器的输出频率误差如图7所示。由图7可知，此时数控环形振荡器的输出频率误差为-0.69％～1.37％，远低于当前普遍的数控环形振荡器结构。

[0116] 此处需要说明的是，由低位数控振荡器模块的选通端不同而引发的电容变化会使电路的固有延时产生一定变化。为了尽量消除工艺、供电电压和温度对由数控环形振荡器中的固有延时的影响，可以通过辅助算法，利用固有延时的长度对数控环形振荡器的控制码进行微调，从而确定高位控制码和低位控制码。

[0117] 通过本发明上述实施例，可以将数控环形振荡器分为高位数控振荡器和低位数控振荡器，可以获取数控环形振荡器的第一控制码，利用固有延时对第一控制码进行调整，得到第二控制码，将第二控制码分解成高位控制码和低位控制码，将高位控制码传输至高位数控振荡器，并将低位控制码传输至低位数控振荡器，从而实现利用固有延时的长度对数控环形振荡器的控制码进行微调，进一步消除工艺、电源电压、温度对数控环形振荡器输出频率的影响，解决了现有技术中的数控环形振荡器的输出频率精度和输出频率范围有限的技术问题。因此，通过本发明上述实施例，可以达到提高数控环形振荡器的精度，提高数控振荡器的输出频率精度和频率范围，具有良好的适用性的效果。

[0118] 上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

[0119] 在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

[0120] 在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

[0121] 所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

[0122] 另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

[0123] 所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

[0124] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。