兼容IEC61850-9-2和IEC60044-8规约的数字合并单元及方法

摘要

本发明公开了一种兼容IEC61850‑9‑2和IEC60044‑8采集器规约的数字合并单元，其包括用于提供开入量接入的开入模件、DIO(开入开出模件）模件、用于提供光纤接入和信号数据处理的CPU模件以及为各个插件提供了工作电源的电源模件；所述CPU模件通过插接接收IEC61850‑9‑2采集标准和IEC60044‑8采集标准的报文，并将接收的报文解析处理为统一格式同步处理。本发明支持IEC61850‑9‑2和IEC60044‑8256点采样率、IEC61850‑9‑2和IEC60044‑880点采样率输入；同时支持输出80点IEC61850‑9‑2采样值报文和256点IEC61850‑9‑2采样值报文；装置采集器输入接口硬件上兼容，仅需更换光模块即可切换不同种类的采集器输入，使用该种装置可以最大化兼容各种采集器规约的输入。

权利要求

1. 一种兼容IEC61850-9-2和IEC60044-8采集器规约的数字合并单元的兼容方法，其特征在于，数字合并单元包括用于提供开入量接入的开入模件、开入出模件、用于提供光纤接入和信号数据处理的CPU模件以及为各个插件提供了工作电源的电源模件；所述CPU模件通过插接接收IEC61850-9-2采集标准和IEC60044-8采集标准的报文，并将接收的报文解析处理为统一格式同步处理；兼容方法包括如下：（1） 对FPGA的缓存区进行扩充，在内存上按口进行划分区域；（2） FPGA与CPU采用CPU查询方式的数据交互，CPU每隔一定时间查询FPGA的接收和发送缓冲区BD，当CPU查询到接收缓冲BD非空时，由CPU负责读走指定缓冲区数据并将BD非空标识清0；如果接收缓冲全满则不再接收其它报文直到CPU将接收缓冲BD的非空标识清0；当CPU需要发送报文时，首先需要查询发送缓冲BD的已占用标识，如果已占用标识为1，则该发送缓冲区数据还没有发送结束，CPU不得往该缓冲区写数据；如果已占用标识为

0，则该发送缓冲区没有待发送的数据，CPU可往该缓冲区写数据，写完后由CPU将已占用标识置1由FPGA将数据发送出去；（3）对配置文件进行类型扩充，在配置报文类型上，首先分配接入口，其次定义光以太网口的类型IEC61850-9-2 和IEC60044-8每周波256点采样率、IEC61850-9-2 和IEC60044-8每周波80点采样率，最后对接入口的通道类型和数目进行配置，配置的类型、数目和电子式互感器状态一致，以保证数字式合并单元处理数据后输出报文的准确性。

2.根据权利要求1所述的兼容方法，其特征在于，所述步骤（1）中，每个口按功能进行划分区域分为级联区、256点SV存储区，FT3存储区，同步对时区。

3.根据权利要求1所述的兼容方法，其特征在于，所述步骤（2）中，所述一定时间为

0.5ms。

4.根据权利要求1所述的兼容方法，其特征在于，所述插件上设有2路级联以太网口、六路电子式互感器数据接入口、一路以太网调试口以及一路对时信号口。

说明书

兼容IEC61850-9-2和IEC60044-8规约的数字合并单元及方法

技术领域

[0001] 本发明涉及一种兼容IEC61850-9-2采集器规约和IEC60044-8采集器规约的数字合并单元及其兼容方法，属于变电站智能自动安全装置领域。

背景技术

[0002] 自20世纪末开始，变电站二次侧由有原来的保护装置通过传统互感器直采到智能化变电站由合并单元采样转换成数字量发送给保护，再到新一代站电子式互感器的直接数字量输出，变电站正逐步进入数字化领域。数字化技术具有抗干扰力强，接线简单等特点，和传统接线方式比能更好的适应变电站恶劣的环境。电子式互感器作为数字化站的标志性设备，与之配套的数字式合并单元的重要性也可见一斑。

[0003] 虽然各家电子式互感器以IEC61850-9-2（SV）和私有IEC60044-8（FT3）格式为主，但是输出的报文格式不固定，因此与之配套的数字式合并单元往往采用根据电子式互感器的输出的报文格式来定制装置接收的方式进行研发。这种“一对一”定制的方式，极大的限制了装置的兼容性。

[0004] 此外，这种定制方式还增加了生产成本和变电站运维的成本。因此，市场迫切的需要一种数字式合并单元，不但能兼容IEC61850-9-2（SV）报文，同时还兼容主流的IEC60044-8（FT3）规约，以解决数字式合并单元兼容性差的问题，降低现场的运维难度和成本。

发明内容

[0005] 本发明的目的在于克服现有技术中的不足，而提供一种兼容IEC61850-9-2和IEC60044-8采集器规约的数字合并单元及其工作方法，以解决数字式合并单元兼容性差的问题，降低现场的运维难度和成本。

[0006] 为达到上述目的，本发明所采用的技术方案是：

[0007] 一种兼容IEC61850-9-2和IEC60044-8采集器规约的数字合并单元，其特征在于：其包括用于提供开入量接入的开入模件、DIO（开入开出模件）模件、用于提供光纤接入和信号数据处理的CPU模件以及为各个插件提供了工作电源的电源模件；所述CPU模件通过插接接收IEC61850-9-2采集标准和IEC60044-8采集标准的报文，并将接收的报文解析处理为统一格式同步处理。

[0008] 插件设有2路级联以太网口（0，1口），6路电子式互感器数据接入口（2-7口）、一路以太网调试口（PPC口）以及一路对时信号口（SYNC）。此外，装置对接收报文的解析处理等功能也在插件上完成。

[0009] 一种采用上述数字合并单元的兼容方法，其方法包括如下：

[0010] （1） 对FPGA的缓存区进行扩充，在内存上按口进行划分区域；

[0011] （2） FPGA与CPU采用CPU查询方式的数据交互，CPU每隔一定时间查询FPGA的接收和发送缓冲区BD，当CPU查询到接收缓冲BD非空时，由CPU负责读走指定缓冲区数据并将BD非空标识清0；如果接收缓冲全满则不再接收其它报文直到CPU将接收缓冲BD的非空标识清0；

[0012] 当CPU需要发送报文时，首先需要查询发送缓冲BD的已占用标识，如果已占用标识为1，则该发送缓冲区数据还没有发送结束，CPU不得往该缓冲区写数据；

[0013] 如果已占用标识为0，则该发送缓冲区没有待发送的数据，CPU可往该缓冲区写数据，写完后由CPU将已占用标识置1由FPGA将数据发送出去。

[0014] （3）对配置文件进行类型扩充，在配置报文类型上，首先分配接入口，其次定义光以太网口的类型IEC61850-9-2和IEC60044-8每周波256点采样率、IEC61850-9-2和IEC60044-8每周波80点采样率，最后对接入口的通道类型和数目进行配置，配置的类型、数目和电子式互感器状态一致，以保证数字式合并单元处理数据后输出报文的准确性。

[0015] 所述步骤（1）中，每个口按功能进行划分区域分为级联区、256点SV存储区，FT3存储区，同步对时区。

[0016] 所述步骤（2）中，所述一定时间为0.5ms。

[0017] 合并单元装置同时支持IEC61850-9-2和IEC60044-8每周波80点采集器采样率、IEC61850-9-2和IEC60044-8每周波256点采集器采样率报文的输入，同时支持输出IEC61850-9-2 和IEC60044-8每周波80点采样值报文和IEC61850-9-2256点IEC61850-9-2采样值报文。

[0018] 合并单元装置采集器输入接口硬件上兼容，仅需更换光模块即可切换不同种类的采集器输入。

[0019] 与现有技术相比，本发明所达到的有益效果是：

[0020] 本发明具有数字量输出、数字量输出，电压切换，时钟同步，电压切换等功能，可方便的接入各种以IEC61850-9-2规约或IEC60044-8规约为蓝本的电子式互感器，具有很强的兼容性，解决目前数字式合并单元“一对一”定制兼容性不强的问题。

附图说明

[0021] 图1是本发明的系统原理图。

[0022] 图2是本发明的流程图。

具体实施方式

[0023] 以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

[0024] 参见图1和图2，本实施例的兼容IEC61850-9-2和IEC60044-8采集器规约的数字合并单元，其包括用于提供开入量接入的开入模件、DIO（开入开出）模件、用于提供光纤接入和信号数据处理的CPU模件以及为各个插件提供了工作电源的电源模件；所述CPU模件通过插接接收IEC61850-9-2采集标准和IEC60044-8采集标准的报文，并将接收的报文解析处理为统一格式同步处理。

[0025] 本实施例采用了统一的平台技术，所有的插件采用统一的硬件平台进行研发，母板位于机箱前部，所有的插件采用后拔插方式，便于插件按模块化设计。装置在硬件上具体分为CPU模件，电源模件、开入（DI）模件、DIO（）模件。

[0026] CPU模件是装置的核心，主要提供光纤接入和信号数据处理功能，插件具有2路级联以太网口（0，1口），6路电子式互感器数据接入口（2-7口）、一路以太网调试口（PPC口）以及一路对时信号口（SYNC）。此外，装置对接收报文的解析处理等功能也在插件上完成。

[0027] DI模件为装置提供了传统的开入量接入，包括检修、刀闸位置等。

[0028] 电源模件为装置的各个插件提供了工作电源，交直流自适应。DIO模件为装置提供了2组跳闸告警节点。

[0029] FPGA与CPU的数据交互,完成对时同步、FT3数据接收、FT3数据发送、时间插值同步、IEC61850-9-2 SV报文接收、IEC61850-9-2 SV报文发送、GOOSE报文转发等工作。本发明的数据兼容方法如下：

[0030] 1.对FPGA（Field－Programmable Gate Array，即现场可编程门阵列）的缓存区进行扩充，在内存上按口进行划分，每个口按功能分为级联区、256点SV存储区，FT3存储区，同步对时区等。

[0031] 2. FPGA与CPU的数据交互不再采用中断方式，而改为CPU查询方式。CPU每隔0.5ms查询FPGA的接收和发送缓冲区BD。当CPU查询到接收缓冲BD非空时，由CPU负责读走指定缓冲区数据并将BD非空标识清0，如果接收缓冲全满则不再接收其它报文直到CPU将接收缓冲BD的非空标识清0。当CPU需要发送报文时首先需要查询发送缓冲BD的已占用标识，如果已占用标识为1说明该发送缓冲区数据还没有发送结束，CPU不得往该缓冲区写数据，如果已占用标识为0说明该发送缓冲区没有待发送的数据，CPU可以往该缓冲区写数据，写完后由CPU将已占用标识置1由FPGA将数据发送出去。

[0032] 3.对配置文件进行类型扩充，在配置报文类型上，首先分配接入口，其次定义光以太网口的类型9-2LE（SV电子式互感器）、9-2（SV级联）、FT3（FT3电子式互感器），最后对接入口的通道类型和数目进行配置，类型和数目必须和电子式互感器状态一致，以保证数字式合并单元处理数据后输出报文的准确性。

[0033] 本实施例的一种兼容IEC61850-9-2采集器规约和IEC60044-8采集器规约的数字合并单元具有数字量输出、数字量输出，电压切换，时钟同步，电压切换等功能，可方便的接入各种以IEC61850-9-2规约或IEC60044-8规约为蓝本的电子式互感器，具有很强的兼容性。

[0034] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。