本发明公开了一种压电能量收集系统及其控制方法，该压电能量收集系统包括压电能量收集器、有源整流器、Buck‑Boost变换器、异步控制电路、自启动预充电电路、峰值检测电路、电感输入端电压过零检测电路、VDD端能量存储单元、VDD端能量存储单元的充电电流过零检测电路、VST端能量存储单元、VST端能量存储单元的充电电流过零检测电路、存储单元间能量转换电路、LDO稳压电路、VDD的内部稳压电路和低功耗基准电流源及参考电压产生电路。本发明引入超低功耗设计技术，改进已有电路结构，并对各电路模块进行性能优化与结构创新，使整个电路系统的静态功耗低至111.1nW，能量转换效率高至89.4％。此外，本发明具有芯片面积小，集成度高，完全自动化，环境适应能力强等特点。
1.一种压电能量收集系统，其特征在于：包括压电能量收集器、有源整流器、Buck-Boost变换器、异步控制电路、自启动预充电电路、峰值检测电路、电感输入端电压过零检测电路、VDD端能量存储单元、VDD端能量存储单元的充电电流过零检测电路、VST端能量存储单元、VST端能量存储单元的充电电流过零检测电路、存储单元间能量转换电路、LDO稳压电路、VDD的内部稳压电路和低功耗基准电流源及参考电压产生电路；所述Buck-Boost变换器包括第一电感、输入端开关、第一开关、第二开关、VDD端开关和VST端开关，输入端开关的一端作为Buck-Boost变换器的输入端，输入端开关的另一端连接第一电感的输入端子，第一电感的输入端子经第一开关与地线相连，第一电感的输出端子经第二开关与地线相连，VDD端开关的一端连接第一电感的输出端子，VDD端开关的另一端作为VDD电压输出端，VST端开关的一端连接第一电感的输出端子，VST端开关的另一端作为VST电压输出端；压电能量收集器的输出信号VP接入有源整流器的输入端，有源整流器的输出信号VR接入自启动预充电电路的输入端、Buck-Boost变换器的输入端以及峰值检测电路的输入端，自启动预充电电路的两个输出端分别连接VDD端能量存储单元和异步控制电路的UVLO输入端，Buck-Boost变换器的VDD电压输出端连接VDD端能量存储单元，Buck-Boost变换器的VST电压输出端连接VST端能量存储单元，LDO稳压电路的输入端和存储单元间能量转换电路的输入端分别连接VST端能量存储单元，LDO稳压电路的输出信号UVLOVST、VDD的内部稳压电路的输出信号UVLOVDD以及自启动预充电电路的输出信号UVLO分别接入存储单元间能量转换电路的输入端，存储单元间能量转换电路的输出端连接VDD端能量存储单元，峰值检测电路的输出端连接异步控制电路的Vpeak信号输入端，电感输入端电压过零检测电路输入端接入第一电感的输入端子电压VLX1，电感输入端电压过零检测电路的输出端连接异步控制电路的ZVD信号输入端，VDD端能量存储单元的充电电流过零检测电路的输入端分别接入第一电感的输出端子电压VLX2和Buck-Boost变换器的VDD电压，VDD端能量存储单元的充电电流过零检测电路的输出端连接异步控制电路的ZCDVDD信号输入端，VDD的内部稳压电路的输入端接入VDD电压，VDD的内部稳压电路的输出端连接异步控制电路的UVLOVDD信号输入端，VST端能量存储单元的充电电流过零检测电路的输入端接入VDD电压、VST电压以及第一电感的输出端子电压VLX2，VST端能量存储单元的充电电流过零检测电路的输出端连接异步控制电路的max、ZCDVst_P、ZCDVst1和ZCDVst2信号输入端，异步控制电路的输出端输出Buck-Boost变换器的一组开关信号，低功耗基准电流源及参考电压产生电路为各个电路单元提供偏置电流，并为LDO稳压电路提供稳定的参考电压。
2.根据权利要求1所述一种压电能量收集系统，其特征在于：所述有源整流器包括全波整流桥、最大电压选择电路以及有源二极管，最大电压选择电路包括第一～第三开关管，有源二极管包括迟滞比较器和第四开关管，且第一～第四开关管均为PMOS管；全波整流桥的输入端接入压电能量收集器的输出信号VP，全波整流桥的输出信号V接入第一开关管的漏极、第二开关管的栅极、第三开关的源极和第四开关管的漏极，第一～第四开关管的沟道均连到第一开关管的源极，第一开关管的源极连接第二开关管的源极，第三开关管的栅极连接第三开关管的漏极，第一开关管的栅极、第二开关管的漏极、第三开关管的漏极和第四开关管的源极分别作为有源整流器的输出端，输出信号VR，迟滞比较器的正输入端接入信号VR，迟滞比较器的负输入端接入信号V，迟滞比较器的输出端连接第四开关管的栅极，迟滞比较器的电源端连接第四开关管的沟道。
3.根据权利要求1所述一种压电能量收集系统，其特征在于：所述VDD端能量存储单元的充电电流过零检测电路包括环形振荡器、第一施密特触发器、动态锁存比较器、第二施密特触发器和第一上升沿脉冲检测电路；环形振荡器的使能端接入VDD端能量存储单元的充电状态信号，当VDD端能量存储单元的充电路径导通时，环形振荡器启动，第一施密特触发器输入端连接环形振荡器的输出端，第一施密特触发器的输出端连接动态锁存比较器的时钟信号端，动态锁存比较器的使能端接入第一开关的开关信号，动态锁存比较器的两个输入端分别接入第一电感的输出端子电压VLX2和VDD电压，第二施密特触发器的输入端连接动态锁存比较器的输出端，第二施密特触发器的输出端连接第一上升沿脉冲检测电路的输入端，第一上升沿脉冲检测电路的输出端连接异步控制电路的ZCDVDD信号输入端。
4.根据权利要求1所述一种压电能量收集系统，其特征在于：所述VST端能量存储单元的充电电流过零检测电路包括第一PMOS输入对的迟滞比较器、第一NMOS输入对的迟滞比较器、第二NMOS输入对的迟滞比较器、VDD与VST电压比较器、第三～第五施密特触发器、第二～第四上升沿脉冲检测电路、RS触发器、第一～第三非门以及第一～第二与非门；第一PMOS输入对的迟滞比较器的两个输入端分别接入VST电压和第一电感的输出端子电压VLX2，第三施密特触发器的输入端连接第一PMOS输入对的迟滞比较器的输出端，第三施密特触发器的输出端连接第二上升沿脉冲检测电路的输入端，第二上升沿脉冲检测电路的输出端连接异步控制电路的ZCDVst_P信号输入端，第一PMOS输入对的迟滞比较器的使能端接入VST端能量存储单元的充电状态信号，当VST端能量存储单元的充电路径启动时，第一PMOS输入对的迟滞比较器工作；第一NMOS输入对的迟滞比较器的两个输入端分别接入VST电压和第一电感的输出端子电压VLX2，第四施密特触发器的输入端连接第一NMOS输入对的迟滞比较器的输出端，第四施密特触发器的输出端连接第三上升沿脉冲检测电路的输入端，第三上升沿脉冲检测电路的输出端连接异步控制电路的ZCDVst1信号输入端；第二NMOS输入对的迟滞比较器的两个输入端分别接入VST电压和第一电感的输出端子电压VLX2，第五施密特触发器的输入端连接第二NMOS输入对的迟滞比较器的输出端，第五施密特触发器的输出端连接第四上升沿脉冲检测电路的输入端，第四上升沿脉冲检测电路的输出端连接异步控制电路的ZCDVst2信号输入端；VDD与VST电压比较器的两个输入端分别接入VDD电压和VST电压，VDD与VST电压比较器的输出端连接第一非门的输入端，第一非门的输出端连接第二非门的输入端，第二非门的输出端连接异步控制电路的max信号输入端，第一与非门的两个输入端分别连接第二非门的输出端和第二与非门的一个输入端，第二与非门的另一输入端连接第一非门的输出端；
第一与非门的输出端连接第二NMOS输入对的迟滞比较器的使能端，当第一与非门输出低电平时，第二NMOS输入对的迟滞比较器工作，第二与非门的输出端连接第一NMOS输入对的迟滞比较器的使能端，当第二与非门输出低电平时，第一NMOS输入对的迟滞比较器工作；VDD与VST电压比较器的使能端连接第三非门的输出端，第三非门的输入端连接RS触发器的输出端，RS触发器的S输入端接入Buck-Boost变换器中第二开关的导通状态信号，RS触发器的R输入端接入ZCD信号，当VDD端能量存储单元的充电电流过零时，ZCD信号被选为ZCDVDD信号，当VST端能量存储单元的充电电流过零时，ZCD信号被选为ZCDVST信号，所述ZCDVST信号：其中， VTHN为第一PMOS输入对的迟滞比较器的阈
值电压，当VST＞VTHN，第一PMOS输入对的迟滞比较器将一直处于关闭状态。
5.根据权利要求1所述一种压电能量收集系统，其特征在于：所述存储单元间能量转换电路包括电流饥饿型环形振荡器、第六施密特触发器、16分频器、第五上升沿脉冲检测电路、D触发器、栅驱动电路、第五开关管、第四非门、第五非门、第一与门以及第一或非门；电流饥饿型环形振荡器的输出端依次经第六施密特触发器、16分频器和第五上升沿脉冲检测电路与D触发器的时钟信号端相连，D触发器的D输入端接入VDD电压，D触发器的输出端经栅驱动电路与开关管的栅极相连，第五开关管的源极和漏极分别接入VDD电压和VST电压，第四非门的输入端接入UVLOVST信号，第一与门的两个输入端分别连接第四非门的输出端和UVLOVDD信号，第一与门的输出端连接电流饥饿型环形振荡器的使能端，第五非门的输入端接入UVLOVDD信号，第一或非门的三个输入端分别连接第五非门的输出端、UVLOVST信号和UVLO信号，16分频器的复位端和D触发器的复位端分别连接第一或非门的输出端。
6.根据权利要求1所述一种压电能量收集系统，其特征在于：所述VDD的内部稳压电路包括第六～第二十一开关管以及第六～第七非门；第六开关管的源极接入VDD电压，第六开关管的漏极连接第七开关管的源极，第七开关管的漏极连接第八开关管的源极，第八开关管的漏极连接第九开关管的源极，第九开关管的漏极连接第十开关管的源极，第十开关管的漏极连接第十一开关管的源极，第十一开关管的漏极连接第十二开关管的源极，第十二开关管的漏极连接第十三开关管的源极，第十三开关管的漏极接地，第六～第十三开关管的沟道彼此相连后接入VDD电压，第六～第九开关管的栅极均与自身的漏极相连，第十～第十三开关管的栅极彼此相连后接地，第十四、第十五、第十六开关管的源极和沟道均接入VDD电压，第十四开关管的栅极连接第十四开关管的漏极和第十五开关管的栅极，第十四开关管的漏极接入偏置电流，第十六开关管的栅极接入VDD电压，第十六开关管的漏极连接第十五开关管的漏极和第十七开关管的漏极，第十七开关管的沟道接地，第十八开关管的漏极连接第十五开关管的漏极，第十八开关管的源极连接第二十开关管的漏极，第十九开关管的漏极连接第十七开关管的源极，第十九开关管的源极连接第二十一开关管的漏极，第十八～第二十一开关管的栅极均连接第九开关管的漏极，第十八～第二十一开关管的沟道接地，第二十、第二十一开关管的源极接地，第六非门的输入端连接第十六开关管的漏极，第七非门的输入端连接第十七开关管的栅极和第六非门的输出端，第七非门的输出端连接异步控制电路的UVLOVDD信号输入端。
7.根据权利要求1所述一种压电能量收集系统，其特征在于：所述LDO稳压电路包括第二十二～第三十三开关管、第一～第三VST电压检测电路，NMOS输入对的折叠共源共栅放大器以及第八非门；第二十三开关管的沟道和源极均接入VST电压，第二十三开关管的漏极连接第二十四开关管的源极，第二十四开关管的漏极连接第二十五开关管的源极，第二十五开关管的漏极连接第二十六开关管的源极，第二十六开关管的漏极连接第二十七开关管的源极，第二十七开关管的漏极连接第二十八开关管的源极，第二十八开关管的漏极连接第二十九开关管的源极，第二十九开关管的漏极连接第三十开关管的源极，第三十开关管的漏极连接第三十一开关管的源极，第二十四～第三十一开关管的沟道彼此连接后接入第二十四开关管的源极，第三十一～第三十三开关管的漏极接地，第三十、第三十二、第三十三开关管的源极彼此相连后接入NMOS输入对的折叠共源共栅放大器的输入端，NMOS输入对的折叠共源共栅放大器的电源端接入VST电压，NMOS输入对的折叠共源共栅放大器的输出端连接第二十二开关管的漏极和第二十三开关管的栅极，第二十二开关管的源极和沟道均接入VST电压，第二十二开关管的栅极连接第八非门的输出端，第一～第三VST电压检测电路的输入端均接入VST电压，第一VST电压检测电路的输出端连接NMOS输入对的折叠共源共栅放大器的使能端、第八非门的输入端和第二十四开关管的栅极，第二VST电压检测电路的输出端连接第三十三开关的栅极，第三VST电压检测电路的出端连接第三十二开关的栅极，第二十四开关管的源极作为LDO稳压电路的输出端。
8.基于权利要求1所述一种压电能量收集系统的控制方法，其特征在于：压电能量收集器将压电材料产生的振动能变换为交流电能输入给有源整流器，有源整流器将交流电能变换为直流能量，并输出电压VR，当VDD电压低于电压阈值a时，有源整流器的输出能量将通过自启动预充电电路进入VDD端能量存储单元，VDD电压不断增大，一旦VDD电压高于电压阈值b时，自启动预充电电路关闭，系统进入压电能量提取模式，有源整流器的输出能量全部进入Buck-Boost变换器中，根据峰值检测电路对有源整流器的输出电压VR峰值的检测，输出一个上升沿脉冲到异步控制电路的Vpeak信号输入端，异步控制电路将输出一组开关信号以导通Buck-Boost变换器中的输入端开关和第二开关，将有源整流器的输出能量转移到第一电感中；根据电感输入端电压过零检测电路对第一电感输入端子电压VLX1的过零检测，输出一个上升沿脉冲到异步控制电路的ZVD信号输入端，异步控制电路将导通第一开关和VDD端开关，将第一电感中的能量转移到VDD端能量存储单元中；根据VDD端能量存储单元的充电电流过零检测电路对VDD端开关两端电压的检测，输出一个上升沿脉冲到异步控制电路的ZCDVDD信号输入端，异步控制电路将关断VDD端开关，导通VST端开关；根据VDD的内部稳压电路对VDD电压的检测，输出低电平信号或高电平信号到异步控制电路的UVLOVDD信号输入端，使异步控制电路关断或导通VDD端开关；根据VST端能量存储单元的充电电流过零检测电路对VST端开关两端电压的检测，分别输出四个信号到异步控制电路的max、ZCDVst_P、ZCDVst1和ZCDVst2信号输入端，异步控制电路将关断VST端开关和第一开关；当电压VST高于电压阈值c时，LDO稳压电路启动，根据VST电压的范围输出稳定的电压；当存储单元间能量转换电路检测到VDD的内部稳压电路的输出信号UVLOVDD处于高电平、LDO稳压电路的输出信号UVLOVST处于低电平，且该电平状态持续了时间d后，建立VST端能量存储单元与VDD端能量存储单元的导通路径。
一种压电能量收集系统及其控制方法
技术领域
[0001] 本发明属于微能量收集技术领域，特别涉及了一种压电能量收集系统及其控制方法。
背景技术
[0002] 目前，无线传感器节点的传统电池供电方式存在存储能力有限、寿命短的问题，定期更换电池会使成本大幅增加。而大自然环境中充满了大量的环境能量，如风能，太阳能，热能及振动能等。而又由于振动能是一种广泛存在的能量形式，因此通过压电能量换能器收集振动能具有普遍意义和广泛的应用前景。
[0003] 图1为一个典型的压电能量收集系统的结构框图，压电能量收集器将压电材料产生的振动能变换为交流电能输入到整流器中，整流器将交流电能变换为直流能量并转移到能量存储单元中，该能量存储单元可以是外部大电容或电池设备，然后能量存储单元中的直流能量通过DC-DC变换器变换为负载电路的电源。这种结构已被广泛应用，相关的产品可见Linear公司的LTC3588系列。然而这种结构的不足之处包括能量存储单元端的电压纹波很大，直接作为DC-DC变换器的电源，势必会影响电路的性能；该结构中没有电源自启动预充电电路，所以一旦电源电压很低或外界的振动能较弱时，整个能量收集系统就无法工作；此外，当外界存在丰富的振动能时，负载电路中的能量只能现存现用，剩下的过多能量并没有被其他的大电容或电池设备及时存储，以备环境中振动能较弱时，该能量收集系统还能够继续工作并为负载电路提供能量。
发明内容
[0004] 为了解决上述背景技术提出的技术问题，本发明旨在提供一种压电能量收集系统及其控制方法，降低了压电能量收集系统的静态功耗，同时也提高了系统的能量转换效率。
[0005] 为了实现上述技术目的，本发明的技术方案为：
[0006] 一种压电能量收集系统，包括压电能量收集器、有源整流器、Buck-Boost变换器、异步控制电路、自启动预充电电路、峰值检测电路、电感输入端电压过零检测电路、VDD端能量存储单元、VDD端能量存储单元的充电电流过零检测电路、VST端能量存储单元、VST端能量存储单元的充电电流过零检测电路、存储单元间能量转换电路、LDO稳压电路、VDD的内部稳压电路和低功耗基准电流源及参考电压产生电路；所述Buck-Boost变换器包括第一电感、输入端开关、第一开关、第二开关、VDD端开关和VST端开关，输入端开关的一端作为Buck-Boost变换器的输入端，输入端开关的另一端连接第一电感的输入端子，第一电感的输入端子经第一开关与地线相连，第一电感的输出端子经第二开关与地线相连，VDD端开关的一端连接第一电感的输出端子，VDD端开关的另一端作为VDD电压输出端，VST端开关的一端连接第一电感的输出端子，VST端开关的另一端作为VST电压输出端；压电能量收集器的输出信号VP接入有源整流器的输入端，有源整流器的输出信号VR接入自启动预充电电路的输入端、Buck-Boost变换器的输入端以及峰值检测电路的输入端，自启动预充电电路的两个输出端分别连接VDD端能量存储单元和异步控制电路的UVLO输入端，Buck-Boost变换器的VDD电压输出端连接VDD端能量存储单元，Buck-Boost变换器的VST电压输出端连接VST端能量存储单元，LDO稳压电路的输入端和存储单元间能量转换电路的输入端分别连接VST端能量存储单元，LDO稳压电路的输出信号UVLOVST、VDD的内部稳压电路的输出信号UVLOVDD以及自启动预充电电路的输出信号UVLO分别接入存储单元间能量转换电路的输入端，存储单元间能量转换电路的输出端连接VDD端能量存储单元，峰值检测电路的输出端连接异步控制电路的Vpeak信号输入端，电感输入端电压过零检测电路输入端接入第一电感的输入端子电压VLX1，电感输入端电压过零检测电路的输出端连接异步控制电路的ZVD信号输入端，VDD端能量存储单元的充电电流过零检测电路的输入端分别接入第一电感的输出端子电压VLX2和Buck-Boost变换器的VDD电压，VDD端能量存储单元的充电电流过零检测电路的输出端连接异步控制电路的ZCDVDD信号输入端，VDD的内部稳压电路的输入端接入VDD电压，VDD的内部稳压电路的输出端连接异步控制电路的UVLOVDD信号输入端，VST端能量存储单元的充电电流过零检测电路的输入端接入VDD电压、VST电压以及第一电感的输出端子电压VLX2，VST端能量存储单元的充电电流过零检测电路的输出端连接异步控制电路的max、ZCDVst_P、ZCDVst1和ZCDVst2信号输入端，异步控制电路的输出端输出Buck-Boost变换器的一组开关信号，低功耗基准电流源及参考电压产生电路为各个电路单元提供偏置电流，并为LDO稳压电路提供稳定的参考电压。
[0007] 进一步地，所述有源整流器包括全波整流桥、最大电压选择电路以及有源二极管，最大电压选择电路包括第一～第三开关管，有源二极管包括迟滞比较器和第四开关管，且第一～第四开关管均为PMOS管；全波整流桥的输入端接入压电能量收集器的输出信号VP，全波整流桥的输出信号V接入第一开关管的漏极、第二开关管的栅极、第三开关的源极和第四开关管的漏极，第一～第四开关管的沟道均连到第一开关管的源极，第一开关管的源极连接第二开关管的源极，第三开关管的栅极连接第三开关管的漏极，第一开关管的栅极、第二开关管的漏极、第三开关管的漏极和第四开关管的源极分别作为有源整流器的输出端，输出信号VR，迟滞比较器的正输入端接入信号VR，迟滞比较器的负输入端接入信号V，迟滞比较器的输出端连接第四开关管的栅极，迟滞比较器的电源端连接第四开关管的沟道。
[0008] 进一步地，所述VDD端能量存储单元的充电电流过零检测电路包括环形振荡器、第一施密特触发器、动态锁存比较器、第二施密特触发器和第一上升沿脉冲检测电路；环形振荡器的使能端接入VDD端能量存储单元的充电状态信号，当VDD端能量存储单元的充电路径导通时，环形振荡器启动，第一施密特触发器输入端连接环形振荡器的输出端，第一施密特触发器的输出端连接动态锁存比较器的时钟信号端，动态锁存比较器的使能端接入第一开关的开关信号，动态锁存比较器的两个输入端分别接入第一电感的输出端子电压VLX2和VDD电压，第二施密特触发器的输入端连接动态锁存比较器的输出端，第二施密特触发器的输出端连接第一上升沿脉冲检测电路的输入端，第一上升沿脉冲检测电路的输出端连接异步控制电路的ZCDVDD信号输入端。
[0009] 进一步地，所述VST端能量存储单元的充电电流过零检测电路包括第一PMOS输入对的迟滞比较器、第一NMOS输入对的迟滞比较器、第二NMOS输入对的迟滞比较器、VDD与VST电压比较器、第三～第五施密特触发器、第二～第四上升沿脉冲检测电路、RS触发器、第一～第三非门以及第一～第二与非门；第一PMOS输入对的迟滞比较器的两个输入端分别接入VST电压和第一电感的输出端子电压VLX2，第三施密特触发器的输入端连接第一PMOS输入对的迟滞比较器的输出端，第三施密特触发器的输出端连接第二上升沿脉冲检测电路的输入端，第二上升沿脉冲检测电路的输出端连接异步控制电路的ZCDVst_P信号输入端，第一PMOS输入对的迟滞比较器的使能端接入VST端能量存储单元的充电状态信号，当VST端能量存储单元的充电路径导通时，第一PMOS输入对的迟滞比较器工作；第一NMOS输入对的迟滞比较器的两个输入端分别接入VST电压和第一电感的输出端子电压，第四施密特触发器的输入端连接第一NMOS输入对的迟滞比较器的输出端，第四施密特触发器的输出端连接第三上升沿脉冲检测电路的输入端，第三上升沿脉冲检测电路的输出端连接异步控制电路的ZCDVst1信号输入端；第二NMOS输入对的迟滞比较器的两个输入端分别接入VST电压和第一电感的输出端子电压，第五施密特触发器的输入端连接第二NMOS输入对的迟滞比较器的输出端，第五施密特触发器的输出端连接第四上升沿脉冲检测电路的输入端，第四上升沿脉冲检测电路的输出端连接异步控制电路的ZCDVst2信号输入端；VDD与VST电压比较器的两个输入端分别接入VDD电压和VST电压，VDD与VST电压比较器的输出端连接第一非门的输入端，第一非门的输出端连接第二非门的输入端，第二非门的输出端连接异步控制电路的max信号输入端，第一与非门的两个输入端分别连接第二非门的输出端和第二与非门的一个输入端，第二与非门的另一输入端连接第一非门的输出端；第一与非门的输出端连接第二NMOS输入对的迟滞比较器的使能端，当第一与非门输出低电平时，第二NMOS输入对的迟滞比较器工作，第二与非门的输出端连接第一NMOS输入对的迟滞比较器的使能端，当第二与非门输出低电平时，第一NMOS输入对的迟滞比较器工作；VDD与VST电压比较器的使能端连接第三非门的输出端，第三非门的输入端连接RS触发器的输出端，RS触发器的S输入端接入Buck-Boost变换器中第二开关的导通状态信号，RS触发器的R输入端接入ZCD信号，当VDD端能量存储单元的充电电流过零时，ZCD信号被选为ZCDVDD信号，当VST端能量存储单元的充电电流过零时，ZCD信号被选为ZCDVST信号，所述ZCDVST信号：
[0010]
[0011] 其中， VTHN为第一PMOS输入对的迟滞比较器的阈值电压，当VST＞VTHN，第一PMOS输入对的迟滞比较器将一直处于关闭状态。
[0012] 进一步地，所述存储单元间能量转换电路包括电流饥饿型环形振荡器、第六施密特触发器、16分频器、第五上升沿脉冲检测电路、D触发器、栅驱动电路、第五开关管、第四非门、第五非门、第一与门以及第一或非门；电流饥饿型环形振荡器的输出端依次经第六施密特触发器、16分频器和第五上升沿脉冲检测电路与D触发器的时钟信号端相连，D触发器的D输入端接入VDD电压，D触发器的输出端经栅驱动电路与第五开关管的栅极相连，第五开关管的源极和漏极分别接入VDD电压和VST电压，第四非门的输入端接入UVLOVST信号，第一与门的两个输入端分别连接第四非门的输出端和UVLOVDD信号，第一与门的输出端连接电流饥饿型环形振荡器的使能端，第五非门的输入端接入UVLOVDD信号，第一或非门的三个输入端分别连接第五非门的输出端、UVLOVST信号和UVLO信号，16分频器的复位端和D触发器的复位端分别连接第一或非门的输出端。
[0013] 进一步地，所述VDD的内部稳压电路包括第六～第二十一开关管以及第六～第七非门；第六开关管的源极接入VDD电压，第六开关管的漏极连接第七开关管的源极，第七开关管的漏极连接第八开关管的源极，第八开关管的漏极连接第九开关管的源极，第九开关管的漏极连接第十开关管的源极，第十开关管的漏极连接第十一开关管的源极，第十一开关管的漏极连接第十二开关管的源极，第十二开挂管的漏极连接第十三开关管的源极，第十三开关管的漏极接地，第六～第十三开关管的沟道彼此相连后接入VDD电压，第六～第九开关管的栅极均与自身的漏极相连，第十～第十三开关管的栅极彼此相连后接地，第十四、第十五、第十六开关管的源极和沟道均接入VDD电压，第十四开关管的栅极连接第十四开关管的漏极和第十五开关管的栅极，第十四开关管的漏极接入偏置电流，第十六开关管的栅极接入VDD电压，第十六开关管的漏极连接第十五开关管的漏极和第十七开关管的漏极，第十七开关管的沟道接地，第十八开关管的漏极连接第十五开关管的漏极，第十八开关管的源极连接第二十开关管的漏极，第十九开关管的漏极连接第十七开关管的源极，第十九开关管的源极连接第二十一开关管的漏极，第十八～第二十一开关管的栅极均连接第九开关管的漏极，第十八～第二十一开关管的沟道接地，第二十、第二十一开关管的源极接地，第六非门的输入端连接第十六开关管的漏极，第七非门的输入端连接第十七开关管的栅极和第六非门的输出端，第七非门的输出端连接异步控制电路的UVLOVDD信号输入端。
[0014] 进一步地，所述LDO稳压电路包括第二十二～第三十三开关管、第一～第三VST电压检测电路，NMOS输入对的折叠共源共栅放大器以及第八非门；第二十三开关管的沟道和源极均接入VST电压，第二十三开关管的漏极连接第二十四开关管的源极，第二十四开关管的漏极连接第二十五开关管的源极，第二十五开关管的漏极连接第二十六开关管的源极，第二十六开关管的漏极连接第二十七开关管的源极，第二十七开关管的漏极连接第二十八开关管的源极，第二十八开关管的漏极连接第二十九开关管的源极，第二十九开关管的漏极连接第三十开关管的源极，第三十开关管的漏极连接第三十一开关管的源极，第二十四～第三十一开关管的沟道彼此连接后接入第二十四开关管的源极，第三十一～第三十三开关管的漏极接地，第三十、第三十二、第三十三开关管的源极彼此相连后接入NMOS输入对的折叠共源共栅放大器的输入端，NMOS输入对的折叠共源共栅放大器的电源端接入VST电压，NMOS输入对的折叠共源共栅放大器的输出端连接第二十二开关管的漏极和第二十三开关管的栅极，第二十二开关管的源极和沟道均接入VST电压，第二十二开关管的栅极连接第八非门的输出端，第一～第三VST电压检测电路的输入端均接入VST电压，第一VST电压检测电路的输出端连接NMOS输入对的折叠共源共栅放大器的使能端、第八非门的输入端和第二十四开关管的栅极，第二VST电压检测电路的输出端连接第三十三开关的栅极，第三VST电压检测电路的出端连接第三十二开关的栅极，第二十四开关管的源极作为LDO稳压电路的输出端。
[0015] 本发明还提出了基于上述压电能量收集系统的控制方法：
[0016] 压电能量收集器将压电材料产生的振动能变换为交流电能输入给有源整流器，有源整流器将交流电能变换为直流能量，并输出电压VR，当VDD电压低于电压阈值a时，有源整流器的输出能量将通过自启动预充电电路进入VDD端能量存储单元，VDD电压不断增大，一旦VDD电压高于电压阈值b时，自启动预充电电路关闭，系统进入压电能量提取模式，有源整流器的输出能量全部进入Buck-Boost变换器中，根据峰值检测电路对有源整流器的输入电压VR峰值的检测，输出一个上升沿脉冲到异步控制电路的Vpeak信号输入端，异步控制电路将输出一组开关信号以导通Buck-Boost变换器中的输入端开关和第二开关，将有源整流器的输出能量转移到第一电感中；根据电感输入端电压过零检测电路对第一电感输入端子电压VLX1的过零检测，输出一个上升沿脉冲到异步控制电路的ZVD信号输入端，异步控制电路将导通第一开关和VDD端开关，将第一电感中的能量转移到VDD端能量存储单元中；根据VDD端能量存储单元的充电电流过零检测电路对VDD端开关两端电压的检测，输出一个上升沿脉冲到异步控制电路的ZCDVDD信号输入端，异步控制电路将关断VDD端开关，导通VST端开关；根据VDD的内部稳压电路对VDD电压的检测，输出低电平信号或高电平信号到异步控制电路的UVLOVDD信号输入端，使异步控制电路关断或导通VDD端开关；根据VST端能量存储单元的充电电流过零检测电路对VST端开关两端电压的检测，分别输出四个信号到异步控制电路的max、ZCDVst_P、ZCDVst1和ZCDVst2信号输入端，异步控制电路将关断VST端开关和第一开关；当电压VST高于电压阈值c时，LDO稳压电路启动，根据VST电压的范围输出稳定的电压；当存储单元间能量转换电路检测到VDD的内部稳压电路的输出信号UVLOVDD处于高电平、LDO稳压电路的输出信号UVLOVST处于低电平，且该电平状态持续了时间d后，建立VST端能量存储单元与VDD端能量存储单元的导通路径。
[0017] 采用上述技术方案带来的有益效果：
[0018] 本发明采用了超低功耗设计技术，引入新结构，并对现有电路结构进行了改进与优化，极大地降低了所述压电能量收集系统的静态功耗，同时也提高了系统的能量转换效率。本发明设计的压电能量收集系统能够在VDD端能量存储单元完全放电的情况下，实现电路自启动的功能。此外，VDD端能量存储单元和VST端能量存储单元能互相合作，合理分配能量，使得系统在振动较弱或振动较强的环境中，都能有条不紊地运行。
附图说明
[0019] 图1是典型的压电能量收集系统的结构框图；
[0020] 图2是本发明的压电能量收集系统的结构框图；
[0021] 图3是有源整流器的电路图；
[0022] 图4A、图4B和图4C为Buck-Boost变换器3个阶段的示意图；
[0023] 图5A和图5B分别为异步控制电路的工作状态转换图和具体实现电路图；
[0024] 图6是低功耗基准电流源及参考电压产生电路图；
[0025] 图7A和图7B分别为VDD端能量存储单元的充电电流过零检测电路框图和动态锁存比较器的电路图；
[0026] 图8A和图8B分别为VST端能量存储单元的充电电流过零检测电路框图和PMOS输入对的迟滞比较器的电路图；
[0027] 图9是VDD的内部稳压电路图；
[0028] 图10是LDO稳压电路图；
[0029] 图11是存储单元间能量转换电路图；
[0030] 图12A、图12B和图12C分别为压电能量收集系统正常工作的时序图、局部时序放大图以及VST端的能量存储单元向VDD端的能量存储单元供能的时序仿真图；
[0031] 图13是压电能量收集系统消耗的静态电流IQ随电压VDD的变化图；
[0032] 图14是压电能量收集系统的能量转换效率随压电峰值电压VP,peak和第二输出端电压VST的变化图。
具体实施方式
[0033] 以下将结合附图，对本发明的技术方案进行详细说明。
[0034] 如图2所示，压电能量收集器将压电材料产生的振动能变换为交流电能输入到有源整流器中，有源整流器将交流电能变换为直流能量，并输出电压VR，如果该系统的电源电压VDD低于1V，整流器的输出能量将通过自启动预充电电路进入VDD端的能量存储单元，电压VDD不断增大，一旦电压VDD高于1.08V，该自启动预充电电路将被关闭，该系统便进入压电能量提取模式，整流器的输出能量全部进入Buck-Boost变换器中，根据峰值检测电路对其输入电压VR峰值的检测，输出一个上升沿脉冲到异步控制电路的Vpeak输入端，该异步控制电路将启动S0和S2一组开关，将整流器的输出能量转移到电感L中；根据VLX1电压过零检测电路对电感L的第一端子电压VLX1的过零检测，输出一个上升沿脉冲到异步控制电路的ZVD输入端，该异步控制电路将启动S1和SVDD一组开关，将电感L中的能量转移到VDD端的能量存储单元中；根据VDD端能量存储单元的充电电流过零检测电路对开关SVDD两端电压VLX2和VDD大小的检测，输出一个上升沿脉冲到异步控制电路的ZCDVDD输入端，该异步控制电路将关闭开关SVDD，启动开关SVST；根据VDD的内部稳压电路对电压VDD的检测，输出一个低电平信号(或高电平信号)到异步控制电路的UVLOVDD输入端，该异步电路将关闭开关SVDD(或启动开关SVDD)；根据VST端能量存储单元的充电电流过零检测电路对开关SVST两端电压VLX2和VST大小的检测，分别输出四个或电平信号或上升沿脉冲信号到异步控制电路的max、ZCDVst_P，ZCDVst1和ZCDVst2四个输入端，该异步控制电路将关闭开关SVST和S1；当电压VST高于2V时，LDO稳压电路被启动，根据输入电压VST的电压范围，其输出电压依次为1.8V、2.5V和3V；根据所述VDD的内部稳压电路的输出信号UVLOVDD和所述LDO稳压电路的输出信号UVLOVST所处电平状态的判断，所述存储单元间能量转换电路在UVLOVDD为高电平和UVLOVST为低电平的这一状态持续4ms后，建立VST端的能量存储单元与VDD端的能量存储单元的导通路径，而当UVLOVDD为低电平或UVLOVST为高电平时，该导通路径被阻断。
[0035] 如图3所示，有源整流器包括全波整流桥、最大电压选择电路和有源二极管。NMOS管M0、M1和PMOS管M2、M3构成了全波整流桥结构，PMOS管M4、M5、M6构成了最大电压选择电路，PMOS开关管M7和NMOS输入对的迟滞比较器构成了有源二极管。不同于以往的有源整流器结构，本发明中的整流器增加了最大电压选择电路，该结构旨在选出电压V与VR中的较大值VHH，以使PMOS开关管M7的衬底被偏置在最高电压，同时以VHH为电源的迟滞比较器也能将PMOS开关管M7完全关断。为了降低功耗，迟滞比较器的偏置电流将由低功耗基准电流源及参考电压产生电路提供。
[0036] 如图4A所示，在第一操作阶段，异步控制电路启动开关S0和S2，这使得输入端VR和地在第一极性下连接电感L，此时，增大的电流i1流过该电感。在第二操作阶段，如图4B所示，异步控制电路启动开关S1和SVDD。这使得地和VDD端在第二相反极性下连接电感L，此时，减小的电流i2流过该电感，VDD端能量存储单元开始充电，VDD电压值不断上升。一旦VDD高于1.6V，变换器电路将进入另一个第二操作阶段，如图4C所示，异步控制电路启动开关S1和SVST，此时，减小的电流i3流过该电感，VST端能量存储单元开始充电，VST电压值不断上升。值得注意的是，在上述Buck-Boost变换器的任一操作阶段，只要相应的触发条件满足，VST端能量存储单元都可供能给VDD端的能量存储单元，且不会影响到变换器的正常操作过程。
[0037] 由图5A可知，该压电能量收集系统的压电能量提取模式可分为三个状态即状态PHA，状态PHB，状态PHC。其中状态PHC是闲置状态(开关信号EX1＝0(开关S1关断)、EX2＝0(开关S2关断))，当图5B的电路检测到一个上升沿脉冲信号Vpeak时，系统便转变到状态PHA(开关信号EX1＝0(开关S1关断)、EX2＝1(开关S2导通))，此时，对应于图4A的变换器状态，压电能量正逐渐转移到电感L中，电感的充电电流在上升，而压电电压VP在下降，同时导致电感L的第一端子电压VLX1也随之同步下降。当图5B的电路检测到一个ZVD信号的上升沿脉冲时，系统被切换到状态PHB(开关信号EX1＝1(开关S1导通)、EX2＝0(开关S2关断))，此时，对应于图4B或图4C的变换器状态，电感L中的能量逐渐转移到VDD端或VST端能量存储单元中，电感的放电电流迅速下降，而VDD或VST的电压逐渐上升。当图5B的电路检测到一个ZCD信号的上升沿脉冲时，系统便又回到了状态PHC。如此反复，该压电能量收集系统便能不断地收集环境中的振动能并存储在输出电容或电池设备中。若压电能量提取过程中，电压VDD低于1V，则所述自启动预充电电路的输出信号UVLO将翻转为高电平，图5B的电路被关闭，系统进入无源自启动预充电模式。此时，有源整流器输出端的能量通过自启动预充电电路逐渐转移到VDD端能量存储单元中，VDD的电压逐渐上升，一旦VDD高于1.08V，信号UVLO将翻转为低电平，系统就进入压电能量提取模式的状态PHC以等待脉冲信号Vpeak。在图5B的电路中，当输入信号UVLOVDD(即VDD的内部稳压电路的输出信号)为高电平时，信号EVDD被置高电平，即VDD端能量存储单元的充电路径导通，VDD电压上升，当该支路的充电电流过零时，信号ZCD被选为信号ZCDVDD。当输入信号UVLOVDD为低电平时，信号EVST被置高电平，即VST端能量存储单元的充电路径导通，VST电压上升，当该支路的充电电流过零时，信号ZCD被选为信号ZCDVST。而信号ZCDVST将根据选择信号VST>VTHN和max来具体判断，关系式如下：
[0038]
[0039] 而其中又有关系式：
[0040]
[0041] 其中，信号VTHN是NMOS管的阈值电压，信号max，信号ZCDVst_P，信号ZCDVst1和信号ZCDVst2都是VST端能量存储单元的充电电流过零检测电路的输出信号。无论信号ZCD是被选为信号ZCDVDD还是信号ZCDVST，只要信号ZCD被置高电平，clk2_n便被置低电平，相关的D触发器便被复位，EX1被置低电平，系统便进入状态PHC以等待下一次压电能量提取。
[0042] 如图6所示，低功耗基准电流源及参考电压产生电路旨在产生一个低温漂系数、高电源抑制比且不随电源电压变化的基准电流Iref，并以此为参考电流产生一个同样低温漂系数，高电源抑制比且不随电源电压变化的参考电压Vref。由图可知，M25--M30管构成了启动电路，M23、M24、M8--M11管及电阻R0、R1构成了基准电流产生电路，M12--M22管构成了参考电压Vref的产生电路。其中，基准电流产生电路采用三支路基准电流源结构，该结构能有效地提高基准电流的电源抑制比，使其随电源电压变化较小。为了降低基准电流的温漂系数，电阻R0采用具有正温度系数的n阱电阻，而电阻R1采用具有负温度系数的多晶硅电阻，反复优化电阻R0与R1的比例关系后，该基准电流Iref的温漂系数可低至21ppm/℃，此时Iref约为8.5nA。参考电压产生电路由一个M17管和三个源极耦合对(M16与M19管、M18与M21管以及M20与M22管)组成，并通过M12--M15管镜像基准电流Iref，从而产生了一个低温漂系数，高电源抑制比且不随电源电压变化的稳定的参考电压Vref。
[0043] 如图7A所示，VDD端能量存储单元的充电电流过零检测电路包括带有使能端的低功耗环形振荡器，用于整形的施密特触发器，时钟控制的动态锁存比较器及上升沿脉冲检测电路。其中，当输入信号EVDD为高电平时，低功耗环形振荡器开始工作，经施密特触发器整形后输出时钟信号clk并输入动态锁存比较器，该动态比较器将比较电压VDD与电压VLX2的大小，比较结果整形后经上升沿脉冲检测电路处理，输出一个上升沿脉冲信号ZCDVDD并输入到异步控制电路中(见图5B)。由图7B可知，M31--M39管构成了一个时钟控制的动态比较器，M40--M49管构成了一个RS锁存器，而M42和M45管构成了输入信号为EX1的使能管。该电路的具体工作过程如下：当EX1为低电平时，由图5B可知，EVDD也为低电平，故环形振荡器不工作，动态比较器也不工作，此时EX1通过M42和M45管，将RS锁存器的输出信号清零。当EX1为高电平时，若EVDD也为高电平，该电路开始工作，若clk为低电平，该电路将保持上一次的输出结果；反之，小尺寸的尾电流源M31管开始提供电流，M37和M39管停止工作，动态比较器开始比较VIN+(即VDD)与VIN-(即VLX2)的大小，若VIN+大于VIN-，X将小于Y，则M33、M34、M36管支路的电流大于M32、M35、M38管支路的电流，这导致了X与Y的差距被进一步拉大，其结果输入RS锁存器，由于锁存器的正反馈作用，OUT+迅速被置高电平，OUT-被置低电平，一次比较快速完成。在每一次的能量提取过程中，由于该动态锁存比较器只在状态PHB且信号EVDD为高电平时工作，加之尾电流源M31管为小尺寸高阈值的管子，所以该电路仅消耗了nW级别的能量。
[0044] 如图8A所示，VST端能量存储单元的充电电流过零检测电路均采用了迟滞比较器。其中CMP0负责在输入信号EVST_N为低电平时(见图5B)比较较小的VST电压(即VSTVTHN(见图5B)，CMP0将停止工作并拉低输出信号Vout。而输入信号EVST_N主要是使CMP0仅在压电能量提取模式的状态PHB且EVST_N为低电平时开始工作，从而进一步降低了系统功耗。
[0045] 如图9所示，VDD的内部稳压电路是一个低功耗的欠压锁定电路，其中M67--M74管用于采样输入信号VDD，电流镜M75和M76管提供13nA的偏置电流，源极与栅极短接的M77管能将电压VD上拉至VDD，M79及M80管与M81及M82管之间形成一个阈值电压差ΔVTH，该差值基本决定VDD电压值的波动范围。该电路的具体工作过程如下：随着VDD的增加，其采样信号VS也在增加，当VS高于VTH1(即M79及M80管串联后形成的阈值电压)时，M76、M79及M80管支路导通，电压VD被拉低，从而输出信号UVLOVDD为低电平，此时VDD约为1.6V，系统将停止VDD端的能量存储单元的充电过程。随着VDD电压的降低，其采样信号VS也在降低，当VS低于VTH1但高于VTH2(即M81及M82管串联后形成的阈值电压)时，M76、M79及M80管支路被断开而M76、M78、M81及M82管支路仍在导通，输出信号UVLOVDD仍为低电平；随着VDD进一步降低，VS低于VTH2，上述导通支路被断开，电压VD被M77管上拉至VDD，从而输出信号UVLOVDD变为高电平，此时VDD约为1.5V，系统将重新开启VDD端的能量存储单元的充电过程。如此反复，电压VDD基本被稳定在1.5V--1.6V之间。
[0046] 如图10所示，LDO稳压电路包括一个NMOS输入对的折叠共源共栅放大器，3个VST电压检测电路I0、I1、I2，一个大尺寸的PMOS开关管M84，一条由M85--M92管构成的高电阻值的输出电压VOUT的反馈支路(其中M85管被信号EN使能)，使能信号ENA控制的M94管，使能信号ENB控制的M93管和具有上拉作用的M83管。其中3个VST电压检测电路I0、I1、I2均采用图9的电路结构，修改对应的参数值，使得各个输出信号EN、ENA、ENB为低电平的VST的电压值依次为2V、2.6V和3.1V，对应的LDO稳压电路的输出电压VOUT依次为1.8V、2.5V和3V。该电路的具体工作如下：当VST<2V时，I0、I1和I2均输出高电平，此时，放大器不工作，使能信号EN通过一个反相器启动M83管，将放大器的输出信号上拉至最高电压VST以使得PMOS开关管M84被完全关闭，同时被信号EN使能的M85管关闭了输出电压VOUT的反馈支路；当2V≤VST<2.6V时，仅有I0输出低电平EN，此时，放大器及M85管被启动，输出电压VOUT被稳压至1.8V；当2.6V≤VST<3.1V时，I0和I1分别输出低电平EN和ENA，此时，放大器、M85管及M94管被启动，输出电压VOUT被稳压至2.5V；当3.1V≤VST时，I0、I1、I2均输出低电平，此时，放大器、M85管、M93管和M94管被启动，输出电压VOUT被稳压至3V。此外，该电路的参考电压Vref由图6的电路提供。
[0047] 如图11所示，存储单元间能量转换电路包括电流饥饿型环形振荡器，用于整形的施密特触发器，用于计时的16分频器，上升沿脉冲检测电路，带复位端且上升沿触发的D触发器，栅驱动电路，PMOS开关管M95和基本门级组合电路。输入信号UVLOVDD是图9电路的输出信号，输入信号UVLOVST是图10电路中I0的输出信号EN，输入信号UVLO是图2电路中自启动预充电电路的一个输出信号，同时也是图5B电路的一个输入信号，Reset信号是16分频器和D触发器的复位信号，偏置电流Ibias由图6的电路提供。该电路的具体工作过程如下：当信号UVLO为高电平(由图5A知，系统处于无源自启动预充电模式)时，16分频器和D触发器被复位，此时D触发器的反相输出端QB被置高电平，M95管处于关断状态；当信号UVLO为低电平时，即系统进入压电能量提取模式时，若信号UVLOVDD为高电平且信号UVLOVST为低电平，环形振荡器将被启动，输出频率2KHz，占空比50％的近方波信号，经施密特触发器整形后由16分频器计时，若上述电平状态持续时间超过4ms，该16分频器将通过上升沿脉冲检测电路产生一个上升沿脉冲，使D触发器的反相输出端QB被置低电平，并经栅驱动电路处理后启动PMOS开关管M95，此时，VST端的能量存储单元开始供能给VDD端的能量存储单元。随着VST电压的降低和VDD电压的上升，只要信号UVLOVDD为低电平或者信号UVLOVST为高电平，16分频器和D触发器就会被复位，D触发器的反相输出端QB被置高电平，M95管被关闭，上述能量传递路径被断开。此外，由图4A、4B和4C可知，所述存储单元间能量转换电路可工作在压电能量提取模式的任何操作阶段，只要信号UVLOVDD与信号UVLOVST满足上述触发条件。
[0048] 如图12A所示，当波形UVLO为低电平时，该系统处于压电能量提取模式，波形VDD很快被稳压在1.5V--1.6V之间，当波形Vst电压高于2V时，波形UVLO_Vst(对应于信号UVLOVST)翻转为低电平，LDO稳压电路的输出波形LDO_Vout被稳压到1.8V。
[0049] 如图12B所示，当波形UVLO为高电平时，系统处于无源自启动预充电模式，波形VDD在缓慢地上升，当其电压近1.08V时，波形UVLO翻转为低电平，系统进入压电能量提取模式，当波形Vpeak出现上升沿脉冲时，波形EX2被置高电平，此时系统处于状态PHA，波形ZVD出现上升沿脉冲后，波形EX2被置低电平同时波形EX1被置高电平，此时系统处于状态PHB，其中波形UVLO_VDD(对应于信号UVLOVDD)为低电平时，波形EVST(对应于信号EVST)被置高电平，而后波形UVLO_VDD为高电平时，波形EVST被置低电平而波形EVDD(对应于信号EVDD)被置高电平。之后波形ZCD出现上升沿脉冲，波形EX1便被置低电平，此时系统进入状态PHC，以等待波形Vpeak的下一个上升沿脉冲。由此可见，时序的仿真结果符合图5A和5B的描述。
[0050] 如图12C所示，当波形UVLO为低电平时，系统处于压电能量提取模式，仿真中假设外界没有振动能(最差的环境条件)，此时，波形Vpeak一直为低电平，由于负载电路的消耗，波形VDD的电压一直下降，当其低于1.5V时，波形UVLO_VDD翻转为高电平，而由于波形Vst的电压一直高于2V，所以，波形UVLO_Vst一直为低电平，当上述波形的电平状态持续4ms后，存储单元间能量转换电路产生的波形QB被置低电平，此时，VST端的能量存储单元开始供能给VDD端的能量存储单元，电压Vst在减小而电压VDD在增加，一旦电压VDD高于1.6V，波形UVLO_VDD便为低电平，波形QB被置高电平，上述供能路径被切断，VDD电压逐渐降低，由于自身支路的能量消耗，Vst的电压也在下降，此时2V
[0051] 如图13所示，当电压VDD从1V变化到3V时，静态电流IQ从111.1nA增加到147.3nA。相比于目前的技术，该系统所消耗的静态电流已经很低了。
[0052] 如图14所示，仿真中用于模拟压电能量的正弦输入信号的频率被设置为100HZ，当VP,peak为2V时，电压VST从1V变化到3V，能量转换效率最高为81％，此时电压VST为1V；当VP,peak为3V时，能量转换效率最高为88.6％，此时电压VST为1V；当VP,peak为4V时，能量转换效率最高为89.4％，此时电压VST为2V。由此可知，本发明的压电能量收集系统普遍具有较高的能量转换效率。
[0053] 以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。
