本发明公开了一种输出缓冲器及其工作方法、源极驱动器和显示面板，所述输出缓冲器包括匹配单元、输入单元和输出单元，匹配单元根据第一电压端的输入信号通过动态元件匹配技术输出第一控制信号，输入单元根据第一控制信号以及输入端和第二电压端的输入信号输出第三控制信号，输出单元根据第三控制信号以及第一信号端、第二信号端、第三信号端、第四信号端和第二电压端的输入信号控制输出端的输出信号。本发明通过动态元件匹配技术生成动态控制信号，根据动态控制信号依次轮流分配使用输入晶体管，使得输入晶体管具有相同的使用概率。相同的使用概率可以平均工艺偏差，避免工艺偏差导致的输入晶体管之间的严重失配，从而提高了缓冲器的线性度。
1.一种输出缓冲器，其特征在于，包括匹配单元、输入单元以及输出单元，所述匹配单元分别与第一电压端和所述输入单元连接，所述输入单元分别与输入端、第二电压端以及所述输出单元连接，所述输出单元分别与输出端、第一信号端、第二信号端、第三信号端、第四信号端以及所述第二电压端连接；
所述匹配单元用于根据所述第一电压端的输入信号通过动态元件匹配技术输出第一控制信号；
所述输入单元用于根据所述第一控制信号以及所述输入端和所述第二电压端的输入信号输出第三控制信号；
所述输出单元用于根据所述第三控制信号以及所述第一信号端、第二信号端、第三信号端、第四信号端和第二电压端的输入信号控制所述输出端的输出信号。
2.根据权利要求1所述的输出缓冲器，其特征在于，所述输入单元包括输入模块和控制模块，所述输入模块分别与所述匹配单元、所述输入端以及所述控制模块连接，所述控制模块分别与所述输出单元以及第二电压端连接；
所述输入模块用于根据所述第一控制信号对所述输入端的不同输入信号进行选择，以输出第二控制信号；
所述控制模块用于根据所述第二控制信号以及所述第二电压端的输入信号输出第三控制信号。
3.根据权利要求2所述的输出缓冲器，其特征在于，所述控制模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管；
所述第一晶体管、第二晶体管、第三晶体管以及第四晶体管的栅极与所述输入模块连接，所述第一晶体管、第二晶体管、第三晶体管以及第四晶体管的第一极与第一节点连接，所述第一晶体管、第二晶体管、第三晶体管以及第四晶体管的第二极与所述第二电压端连接；
所述第五晶体管、第六晶体管、第七晶体管以及第八晶体管的栅极与所述输入模块连接，所述第五晶体管、第六晶体管、第七晶体管以及第八晶体管的第一极与第二节点连接，所述第五晶体管、第六晶体管、第七晶体管以及第八晶体管的第二极与所述第二电压端连接；
所述第九晶体管、第十晶体管、第十一晶体管以及第十二晶体管的栅极与所述输入模块连接，所述第九晶体管、第十晶体管、第十一晶体管以及第十二晶体管的第一极与第三节点连接，所述第九晶体管、第十晶体管、第十一晶体管以及第十二晶体管的第二极接地；
所述第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管的栅极与所述输入模块连接，所述第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管的第一极与第四节点连接，所述第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管的第二极接地。
4.根据权利要求3所述的输出缓冲器，其特征在于，所述输出单元包括第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管、第二十三晶体管、第二十四晶体管、第二十五晶体管、第二十六晶体管、第二十七晶体管、第二十八晶体管、第二十九晶体管以及第三十晶体管；
所述第十七晶体管的栅极与第五节点连接，所述第十七晶体管的第一极与所述第二电压端连接，所述第十七晶体管的第二极与所述第三节点连接；
所述第十八晶体管的栅极与所述第五节点连接，所述第十八晶体管的第一极与所述第二电压端连接，所述第十八晶体管的第二极与所述第四节点连接；
所述第十九晶体管的栅极与所述第一信号端连接，所述第十九晶体管的第一极与所述第三节点连接，所述第十九晶体管的第二极与所述第五节点连接；
所述第二十晶体管的栅极与所述第一信号端连接，所述第二十晶体管的第一极与所述第四节点连接，所述第二十晶体管的第二极与第六节点连接；
所述第二十一晶体管的栅极与所述第二信号端连接，所述第二十一晶体管的第一极与所述第五节点连接，所述第二十一晶体管的第二极与第七节点连接；
所述第二十二晶体管的栅极与所述第二信号端连接，所述第二十二晶体管的第一极与所述第六节点连接，所述第二十二晶体管的第二极与第八节点连接；
所述第二十三晶体管的栅极与所述第三信号端连接，所述第二十三晶体管的第一极与所述第五节点连接，所述第二十三晶体管的第二极与所述第七节点连接；
所述第二十四晶体管的栅极与所述第三信号端连接，所述第二十四晶体管的第一极与所述第六节点连接，所述第二十四晶体管的第二极与所述第八节点连接；
所述第二十五晶体管的栅极与所述第四信号端连接，所述第二十五晶体管的第一极与所述第七节点连接，所述第二十五晶体管的第二极与所述第一节点连接；
所述第二十六晶体管的栅极与所述第四信号端连接，所述第二十六晶体管的第一极与所述第八节点连接，所述第二十六晶体管的第二极与所述第二节点连接；
所述第二十七晶体管的栅极与所述第七节点连接，所述第二十七晶体管的第一极与所述第一节点连接，所述第二十七晶体管的第二极接地；
所述第二十八晶体管的栅极与所述第七节点连接，所述第二十八晶体管的第一极与所述第二节点连接，所述第二十八晶体管的第二极接地；
所述第二十九晶体管的栅极与所述第六节点连接，所述第二十九晶体管的第一极与所述第二电压端连接，所述第二十九晶体管的第二极与所述输出端连接；
所述第三十晶体管的栅极与所述第八节点连接，所述第三十晶体管的第一极与所述输出端连接，所述第三十晶体管的第二极接地。
5.根据权利要求1所述的输出缓冲器，其特征在于，所述匹配单元包括转换器、指针生成器以及移位寄存器，所述转换器分别与所述第一电压端和所述移位寄存器连接，所述指针生成器分别与所述第一电压端和所述移位寄存器连接，所述移位寄存器与所述输入单元连接；
所述转换器用于根据所述第一电压端的输入信号生成温度计码；
所述指针生成器用于根据所述第一电压端的输入信号生成指针；
所述移位寄存器用于根据所述温度计码和所述指针生成第一控制信号。
6.根据权利要求3所述的输出缓冲器，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管为P型晶体管；
所述第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管为N型晶体管。
7.根据权利要求3所述的输出缓冲器，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管以及第八晶体管为N型晶体管；
所述第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管为P型晶体管。
8.根据权利要求4所述的输出缓冲器，其特征在于，所述第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管以及第二十九晶体管为P型晶体管；
所述第二十三晶体管、第二十四晶体管、第二十五晶体管、第二十六晶体管、第二十七晶体管、第二十八晶体管以及第三十晶体管为N型晶体管。
9.根据权利要求4所述的输出缓冲器，其特征在于，所述第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管以及第二十九晶体管为N型晶体管；
所述第二十三晶体管、第二十四晶体管、第二十五晶体管、第二十六晶体管、第二十七晶体管、第二十八晶体管以及第三十晶体管为P型晶体管。
10.一种源极驱动器，其特征在于，包括权利要求1-9任一所述的输出缓冲器。
11.一种显示面板，其特征在于，包括权利要求10所述的源极驱动器。
12.一种输出缓冲器的工作方法，其特征在于，所述输出缓冲器包括匹配单元、输入单元以及输出单元，所述匹配单元分别与第一电压端和所述输入单元连接，所述输入单元分别与输入端、第二电压端以及所述输出单元连接，所述输出单元分别与输出端、第一信号端、第二信号端、第三信号端、第四信号端以及所述第二电压端连接；
所述匹配单元根据所述第一电压端的输入信号通过动态元件匹配技术输出第一控制信号；
所述输入单元根据所述第一控制信号以及所述输入端和所述第二电压端的输入信号输出第三控制信号；
所述输出单元根据所述第三控制信号以及所述第一信号端、第二信号端、第三信号端、第四信号端和第二电压端的输入信号控制所述输出端的输出信号。
13.根据权利要求12所述的输出缓冲器的工作方法，其特征在于，所述输入单元包括输入模块和控制模块，所述输入模块分别与所述匹配单元、所述输入端以及所述控制模块连接，所述控制模块分别与所述输出单元以及第二电压端连接；
所述输入单元根据所述第一控制信号以及所述输入端和所述第二电压端的输入信号输出第三控制信号的步骤包括：所述输入模块根据所述第一控制信号对所述输入端的不同输入信号进行选择，以输出第二控制信号；
所述控制模块根据所述第二控制信号以及所述第二电压端的输入信号输出第三控制信号。
14.根据权利要求12所述的输出缓冲器的工作方法，其特征在于，所述匹配单元包括转换器、指针生成器以及移位寄存器，所述转换器分别与所述第一电压端和所述移位寄存器连接，所述指针生成器分别与所述第一电压端和所述移位寄存器连接，所述移位寄存器与所述输入单元连接；
所述匹配单元根据所述第一电压端的输入信号通过动态元件匹配技术输出第一控制信号的步骤包括：所述转换器根据所述第一电压端的输入信号生成温度计码；
所述指针生成器根据所述第一电压端的输入信号生成指针；
所述移位寄存器根据所述温度计码和所述指针生成第一控制信号。
输出缓冲器及其工作方法、源极驱动器和显示面板
技术领域
[0001] 本发明涉及显示技术领域，尤其涉及一种输出缓冲器及其工作方法、源极驱动器和显示面板。
背景技术
[0002] 现有的源极驱动器为了满足数字模拟转换器(Digital to Analog Converter，简称DAC)的精度要求，往往需要利用大量的CMOS开关(Complementary Metal Oxide Semiconductor，简称CMOS)实现GAMMA电压的转换输出。为了节省驱动芯片的面积，需要降低数字模拟转换器之中CMOS开关的数量，因此，现有技术通常利用数字模拟转换器实现高位的数模转换，利用缓冲器(Output Buffer)实现低位的转换输出。然而，CMOS开关的工艺偏差导致输入晶体管之间严重失配，从而降低了缓冲器的线性度。
发明内容
[0003] 为解决上述问题，本发明提供一种输出缓冲器及其工作方法、源极驱动器和显示面板，至少部分解决现有技术之中CMOS开关的工艺偏差导致输入晶体管之间严重失配，从而降低了缓冲器的线性度的问题。
[0004] 为此，本发明提供一种输出缓冲器，包括匹配单元、输入单元以及输出单元，所述匹配单元分别与第一电压端和所述输入单元连接，所述输入单元分别与输入端、第二电压端以及所述输出单元连接，所述输出单元分别与输出端、第一信号端、第二信号端、第三信号端、第四信号端以及所述第二电压端连接；
[0005] 所述匹配单元用于根据所述第一电压端的输入信号通过动态元件匹配技术输出第一控制信号；
[0006] 所述输入单元用于根据所述第一控制信号以及所述输入端和所述第二电压端的输入信号输出第三控制信号；
[0007] 所述输出单元用于根据所述第三控制信号以及所述第一信号端、第二信号端、第三信号端、第四信号端和第二电压端的输入信号控制所述输出端的输出信号。
[0008] 可选的，所述输入单元包括输入模块和控制模块，所述输入模块分别与所述匹配单元、所述输入端以及所述控制模块连接，所述控制模块分别与所述输出单元以及第二电压端连接；
[0009] 所述输入模块用于根据所述第一控制信号对所述输入端的不同输入信号进行选择，以输出第二控制信号；
[0010] 所述控制模块用于根据所述第二控制信号以及所述第二电压端的输入信号输出第三控制信号。
[0011] 可选的，所述控制模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管；
[0012] 所述第一晶体管、第二晶体管、第三晶体管以及第四晶体管的栅极与所述输入模块连接，所述第一晶体管、第二晶体管、第三晶体管以及第四晶体管的第一极与第一节点连接，所述第一晶体管、第二晶体管、第三晶体管以及第四晶体管的第二极与所述第二电压端连接；
[0013] 所述第五晶体管、第六晶体管、第七晶体管以及第八晶体管的栅极与所述输入模块连接，所述第五晶体管、第六晶体管、第七晶体管以及第八晶体管的第一极与第二节点连接，所述第五晶体管、第六晶体管、第七晶体管以及第八晶体管的第二极与所述第二电压端连接；
[0014] 所述第九晶体管、第十晶体管、第十一晶体管以及第十二晶体管的栅极与所述输入模块连接，所述第九晶体管、第十晶体管、第十一晶体管以及第十二晶体管的第一极与第三节点连接，所述第九晶体管、第十晶体管、第十一晶体管以及第十二晶体管的第二极接地；
[0015] 所述第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管的栅极与所述输入模块连接，所述第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管的第一极与第四节点连接，所述第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管的第二极接地。
[0016] 可选的，所述输出单元包括第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管、第二十三晶体管、第二十四晶体管、第二十五晶体管、第二十六晶体管、第二十七晶体管、第二十八晶体管、第二十九晶体管以及第三十晶体管；
[0017] 所述第十七晶体管的栅极与第五节点连接，所述第十七晶体管的第一极与所述第二电压端连接，所述第十七晶体管的第二极与所述第三节点连接；
[0018] 所述第十八晶体管的栅极与所述第五节点连接，所述第十八晶体管的第一极与所述第二电压端连接，所述第十八晶体管的第二极与所述第四节点连接；
[0019] 所述第十九晶体管的栅极与所述第一信号端连接，所述第十九晶体管的第一极与所述第三节点连接，所述第十九晶体管的第二极与所述第五节点连接；
[0020] 所述第二十晶体管的栅极与所述第一信号端连接，所述第二十晶体管的第一极与所述第四节点连接，所述第二十晶体管的第二极与第六节点连接；
[0021] 所述第二十一晶体管的栅极与所述第二信号端连接，所述第二十一晶体管的第一极与所述第五节点连接，所述第二十一晶体管的第二极与第七节点连接；
[0022] 所述第二十二晶体管的栅极与所述第二信号端连接，所述第二十二晶体管的第一极与所述第六节点连接，所述第二十二晶体管的第二极与第八节点连接；
[0023] 所述第二十三晶体管的栅极与所述第三信号端连接，所述第二十三晶体管的第一极与所述第五节点连接，所述第二十三晶体管的第二极与所述第七节点连接；
[0024] 所述第二十四晶体管的栅极与所述第三信号端连接，所述第二十四晶体管的第一极与所述第六节点连接，所述第二十四晶体管的第二极与所述第八节点连接；
[0025] 所述第二十五晶体管的栅极与所述第四信号端连接，所述第二十五晶体管的第一极与所述第七节点连接，所述第二十五晶体管的第二极与所述第一节点连接；
[0026] 所述第二十六晶体管的栅极与所述第四信号端连接，所述第二十六晶体管的第一极与所述第八节点连接，所述第二十六晶体管的第二极与所述第二节点连接；
[0027] 所述第二十七晶体管的栅极与所述第七节点连接，所述第二十七晶体管的第一极与所述第一节点连接，所述第二十七晶体管的第二极接地；
[0028] 所述第二十八晶体管的栅极与所述第七节点连接，所述第二十八晶体管的第一极与所述第二节点连接，所述第二十八晶体管的第二极接地；
[0029] 所述第二十九晶体管的栅极与所述第六节点连接，所述第二十九晶体管的第一极与所述第二电压端连接，所述第二十九晶体管的第二极与所述输出端连接；
[0030] 所述第三十晶体管的栅极与所述第八节点连接，所述第三十晶体管的第一极与所述输出端连接，所述第三十晶体管的第二极接地。
[0031] 可选的，所述匹配单元包括转换器、指针生成器以及移位寄存器，所述转换器分别与所述第一电压端和所述移位寄存器连接，所述指针生成器分别与所述第一电压端和所述移位寄存器连接，所述移位寄存器与所述输入单元连接；
[0032] 所述转换器用于根据所述第一电压端的输入信号生成温度计码；
[0033] 所述指针生成器用于根据所述第一电压端的输入信号生成指针；
[0034] 所述移位寄存器用于根据所述温度计码和所述指针生成第一控制信号。
[0035] 可选的，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管为P型晶体管；
[0036] 所述第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管为N型晶体管。
[0037] 可选的，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管以及第八晶体管为N型晶体管；
[0038] 所述第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管为P型晶体管。
[0039] 可选的，所述第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管以及第二十九晶体管为P型晶体管；
[0040] 所述第二十三晶体管、第二十四晶体管、第二十五晶体管、第二十六晶体管、第二十七晶体管、第二十八晶体管以及第三十晶体管为N型晶体管。
[0041] 可选的，所述第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管以及第二十九晶体管为N型晶体管；
[0042] 所述第二十三晶体管、第二十四晶体管、第二十五晶体管、第二十六晶体管、第二十七晶体管、第二十八晶体管以及第三十晶体管为P型晶体管。
[0043] 本发明还提供一种源极驱动器，包括任一上述输出缓冲器。
[0044] 本发明还提供一种显示面板，包括上述源极驱动器。
[0045] 本发明还提供一种输出缓冲器的工作方法，所述输出缓冲器包括匹配单元、输入单元以及输出单元，所述匹配单元分别与第一电压端和所述输入单元连接，所述输入单元分别与输入端、第二电压端以及所述输出单元连接，所述输出单元分别与输出端、第一信号端、第二信号端、第三信号端、第四信号端以及所述第二电压端连接；
[0046] 所述输出缓冲器的工作方法包括：
[0047] 所述匹配单元根据所述第一电压端的输入信号通过动态元件匹配技术输出第一控制信号；
[0048] 所述输入单元根据所述第一控制信号以及所述输入端和所述第二电压端的输入信号输出第三控制信号；
[0049] 所述输出单元根据所述第三控制信号以及所述第一信号端、第二信号端、第三信号端、第四信号端和第二电压端的输入信号控制所述输出端的输出信号。
[0050] 可选的，所述输入单元包括输入模块和控制模块，所述输入模块分别与所述匹配单元、所述输入端以及所述控制模块连接，所述控制模块分别与所述输出单元以及第二电压端连接；
[0051] 所述输入单元根据所述第一控制信号以及所述输入端和所述第二电压端的输入信号输出第三控制信号的步骤包括：
[0052] 所述输入模块根据所述第一控制信号对所述输入端的不同输入信号进行选择，以输出第二控制信号；
[0053] 所述控制模块根据所述第二控制信号以及所述第二电压端的输入信号输出第三控制信号。
[0054] 可选的，所述匹配单元包括转换器、指针生成器以及移位寄存器，所述转换器分别与所述第一电压端和所述移位寄存器连接，所述指针生成器分别与所述第一电压端和所述移位寄存器连接，所述移位寄存器与所述输入单元连接；
[0055] 所述匹配单元根据所述第一电压端的输入信号通过动态元件匹配技术输出第一控制信号的步骤包括：
[0056] 所述转换器根据所述第一电压端的输入信号生成温度计码；
[0057] 所述指针生成器根据所述第一电压端的输入信号生成指针；
[0058] 所述移位寄存器根据所述温度计码和所述指针生成第一控制信号。
[0059] 本发明具有下述有益效果：
[0060] 本发明提供的输出缓冲器及其工作方法、源极驱动器和显示面板之中，所述输出缓冲器包括匹配单元、输入单元以及输出单元，所述匹配单元用于根据所述第一电压端的输入信号通过动态元件匹配技术输出第一控制信号，所述输入单元用于根据所述第一控制信号以及所述输入端和所述第二电压端的输入信号输出第三控制信号，所述输出单元用于根据所述第三控制信号以及所述第一信号端、第二信号端、第三信号端、第四信号端和第二电压端的输入信号控制所述输出端的输出信号。本发明提供的技术方案通过动态元件匹配技术生成动态控制信号，根据动态控制信号依次轮流分配使用输入晶体管，使得输入晶体管具有相同的使用概率。相同的使用概率可以平均工艺偏差，避免工艺偏差导致的输入晶体管之间的严重失配，从而提高了缓冲器的线性度。
附图说明
[0061] 图1为本发明实施例一提供的一种输出缓冲器的结构示意图；
[0062] 图2为图1所示输出缓冲器的具体结构示意图；
[0063] 图3为图2所示输出缓冲器的具体结构示意图；
[0064] 图4为实施例一提供的匹配单元的结构示意图；
[0065] 图5为本发明实施例四提供的一种输出缓冲器的工作方法的流程图。
具体实施方式
[0066] 为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的输出缓冲器及其工作方法、源极驱动器和显示面板进行详细描述。
[0067] 实施例一
[0068] 图1为本发明实施例一提供的一种输出缓冲器的结构示意图。如图1所示，所述输出缓冲器包括匹配单元101、输入单元102以及输出单元103，所述匹配单元101分别与第一电压端和所述输入单元102连接，所述输入单元102分别与输入端、第二电压端VDD以及所述输出单元103连接，所述输出单元103分别与输出端、第一信号端VB1、第二信号端VB2、第三信号端VB3、第四信号端VB4以及所述第二电压端VDD连接。
[0069] 本实施例中，所述匹配单元101根据所述第一电压端的输入信号通过动态元件匹配技术输出第一控制信号，所述输入单元102根据所述第一控制信号以及所述输入端和所述第二电压端的输入信号输出第三控制信号，所述输出单元103根据所述第三控制信号以及所述第一信号端VB1、第二信号端VB2、第三信号端VB3、第四信号端VB4和第二电压端VDD的输入信号控制所述输出端的输出信号。本实施例提供的技术方案通过动态元件匹配技术生成动态控制信号，根据动态控制信号依次轮流分配使用输入晶体管，使得输入晶体管具有相同的使用概率。相同的使用概率可以平均工艺偏差，避免工艺偏差导致的输入晶体管之间的严重失配，从而提高了缓冲器的线性度。
[0070] 图2为图1所示输出缓冲器的具体结构示意图。如图2所示，所述输入单元102包括输入模块201和控制模块202，所述输入模块201分别与所述匹配单元101、所述输入端以及所述控制模块202连接，所述控制模块202分别与所述输出单元103以及第二电压端VDD连接。所述输入模块201根据所述第一控制信号对所述输入端的不同输入信号进行选择，以输出第二控制信号，所述控制模块202根据所述第二控制信号以及所述第二电压端的输入信号输出第三控制信号。可选的，所述输入模块201为CMOS开关阵列，所述匹配单元101为动态元件匹配电路。
[0071] 图3为图2所示输出缓冲器的具体结构示意图。如图3所示，所述控制模块202包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15以及第十六晶体管T16。
[0072] 本实施例中，所述第一晶体管T1、第二晶体管T2、第三晶体管T3以及第四晶体管T4的栅极与所述输入模块连接，所述第一晶体管T1、第二晶体管T2、第三晶体管T3以及第四晶体管T4的第一极与第一节点连接，所述第一晶体管T1、第二晶体管T2、第三晶体管T3以及第四晶体管T4的第二极与所述第二电压端连接。所述第五晶体管T5、第六晶体管T6、第七晶体管T7以及第八晶体管T8的栅极与所述输入模块连接，所述第五晶体管T5、第六晶体管T6、第七晶体管T7以及第八晶体管T8的第一极与第二节点连接，所述第五晶体管T5、第六晶体管T6、第七晶体管T7以及第八晶体管T8的第二极与所述第二电压端连接。所述第九晶体管T9、第十晶体管T10、第十一晶体管T11以及第十二晶体管T12的栅极与所述输入模块连接，所述第九晶体管T9、第十晶体管T10、第十一晶体管T11以及第十二晶体管T12的第一极与第三节点连接，所述第九晶体管T9、第十晶体管T10、第十一晶体管T11以及第十二晶体管T12的第二极接地。所述第十三晶体管T13、第十四晶体管T14、第十五晶体管T15以及第十六晶体管T16的栅极与所述输入模块连接，所述第十三晶体管T13、第十四晶体管T14、第十五晶体管T15以及第十六晶体管T16的第一极与第四节点连接，所述第十三晶体管T13、第十四晶体管T14、第十五晶体管T15以及第十六晶体管T16的第二极接地。
[0073] 参见图3，所述输出单元103包括第十七晶体管T17、第十八晶体管T18、第十九晶体管T19、第二十晶体管T20、第二十一晶体管T21、第二十二晶体管T22、第二十三晶体管T23、第二十四晶体管T24、第二十五晶体管T25、第二十六晶体管T26、第二十七晶体管T27、第二十八晶体管T28、第二十九晶体管T29以及第三十晶体管T30。
[0074] 本实施例中，所述第十七晶体管T17的栅极与第五节点连接，所述第十七晶体管T17的第一极与所述第二电压端连接，所述第十七晶体管T17的第二极与所述第三节点连接。所述第十八晶体管T18的栅极与所述第五节点连接，所述第十八晶体管T18的第一极与所述第二电压端连接，所述第十八晶体管T18的第二极与所述第四节点连接。所述第十九晶体管T19的栅极与所述第一信号端VB1连接，所述第十九晶体管T19的第一极与所述第三节点连接，所述第十九晶体管T19的第二极与所述第五节点连接。所述第二十晶体管T20的栅极与所述第一信号端VB1连接，所述第二十晶体管T20的第一极与所述第四节点连接，所述第二十晶体管T20的第二极与第六节点连接。所述第二十一晶体管T21的栅极与所述第二信号端VB2连接，所述第二十一晶体管T21的第一极与所述第五节点连接，所述第二十一晶体管T21的第二极与第七节点连接。所述第二十二晶体管T22的栅极与所述第二信号端VB2连接，所述第二十二晶体管T22的第一极与所述第六节点连接，所述第二十二晶体管T22的第二极与第八节点连接。
[0075] 本实施例中，所述第二十三晶体管T23的栅极与所述第三信号端VB3连接，所述第二十三晶体管T23的第一极与所述第五节点连接，所述第二十三晶体管T23的第二极与所述第七节点连接。所述第二十四晶体管T24的栅极与所述第三信号端VB3连接，所述第二十四晶体管T24的第一极与所述第六节点连接，所述第二十四晶体管T24的第二极与所述第八节点连接。所述第二十五晶体管T25的栅极与所述第四信号端VB4连接，所述第二十五晶体管T25的第一极与所述第七节点连接，所述第二十五晶体管T25的第二极与所述第一节点连接。所述第二十六晶体管T26的栅极与所述第四信号端VB4连接，所述第二十六晶体管T26的第一极与所述第八节点连接，所述第二十六晶体管T26的第二极与所述第二节点连接。所述第二十七晶体管T27的栅极与所述第七节点连接，所述第二十七晶体管T27的第一极与所述第一节点连接，所述第二十七晶体管T27的第二极接地。所述第二十八晶体管T28的栅极与所述第七节点连接，所述第二十八晶体管T28的第一极与所述第二节点连接，所述第二十八晶体管T28的第二极接地。所述第二十九晶体管T29的栅极与所述第六节点连接，所述第二十九晶体管T29的第一极与所述第二电压端连接，所述第二十九晶体管T29的第二极与所述输出端连接。所述第三十晶体管T30的栅极与所述第八节点连接，所述第三十晶体管T30的第一极与所述输出端连接，所述第三十晶体管T30的第二极接地。
[0076] 参见图3，本实施例以8比特数字模拟转换器(Digital to Analog Converter，简称DAC)以及2比特缓冲器(Output Buffer)为例。在源极驱动器之中，低电压差分信号经过mini-LVDS(Low-Voltage Differential Signaling，简称LVDS)模块进行数据处理和电平转换后形成10比特高压数字信号，其中D1和D0为10比特高压数字信号的低两位。另外，V1和V2为8比特数字模拟转换器输出的相邻模拟电压。本实施例中，动态元件匹配电路根据所述第一电压端的输入信号D1和D0通过动态元件匹配技术输出第一控制信号，所述第一控制信号控制CMOS开关阵列对所述输入端的V1和V2进行选择，以输出第二控制信号，根据所述第二控制信号依次轮流分配使用输入晶体管，使得输入晶体管具有相同的使用概率。相同的使用概率可以平均工艺偏差，避免工艺偏差导致的输入晶体管之间的严重失配，从而提高了缓冲器的线性度。
[0077] 本实施例中，所述第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8为P型晶体管，所述第九晶体管T9、第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15以及第十六晶体管T16为N型晶体管。所述第十七晶体管T17、第十八晶体管T18、第十九晶体管T19、第二十晶体管T20、第二十一晶体管T21、第二十二晶体管T22以及第二十九晶体管T29为P型晶体管，所述第二十三晶体管T23、第二十四晶体管T24、第二十五晶体管T25、第二十六晶体管T26、第二十七晶体管T27、第二十八晶体管T28以及第三十晶体管T30为N型晶体管。
[0078] 可选的，所述第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8为N型晶体管，所述第九晶体管T9、第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15以及第十六晶体管T16为P型晶体管。所述第十七晶体管T17、第十八晶体管T18、第十九晶体管T19、第二十晶体管T20、第二十一晶体管T21、第二十二晶体管T22以及第二十九晶体管T29为N型晶体管，所述第二十三晶体管T23、第二十四晶体管T24、第二十五晶体管T25、第二十六晶体管T26、第二十七晶体管T27、第二十八晶体管T28以及第三十晶体管T30为P型晶体管。
[0079] 图4为实施例一提供的匹配单元的结构示意图。如图4所示，所述匹配单元101包括转换器301、指针生成器302以及移位寄存器303，所述转换器301分别与所述第一电压端和所述移位寄存器303连接，所述指针生成器302分别与所述第一电压端和所述移位寄存器303连接，所述移位寄存器303与所述输入单元102连接。
[0080] 本实施例中，所述转换器301根据所述第一电压端的输入信号生成温度计码，所述指针生成器302根据所述第一电压端的输入信号生成指针，所述移位寄存器303根据所述温度计码和所述指针生成第一控制信号。参见图4，转换器301将D1和D0转换成温度计码，同时指针生成器302根据D1和D0生成移位寄存器303的指针，所述移位寄存器303根据所述温度计码和所述指针生成第一控制信号，所述第一控制信号控制CMOS开关阵列实现对V1和V2的选择输入。根据V1或者V2依次轮流分配使用输入晶体管，使得输入晶体管具有相同的使用概率。相同的使用概率可以平均工艺偏差，避免工艺偏差导致的输入晶体管之间的严重失配，从而提高了缓冲器的线性度。
[0081] 本实施例提供的技术方案可以推广到M比特缓冲器，对于M比特缓冲器，此时所述M+2控制模块201的单元晶体管的数量为2 ，所述动态元件匹配电路根据M位输入数据通过动态元件匹配技术输出第一控制信号，从而可以实现本方案的推广。
[0082] 本实施例提供的输出缓冲器包括匹配单元、输入单元以及输出单元，所述匹配单元用于根据所述第一电压端的输入信号通过动态元件匹配技术输出第一控制信号，所述输入单元用于根据所述第一控制信号以及所述输入端和所述第二电压端的输入信号输出第三控制信号，所述输出单元用于根据所述第三控制信号以及所述第一信号端、第二信号端、第三信号端、第四信号端和第二电压端的输入信号控制所述输出端的输出信号。本实施例提供的技术方案通过动态元件匹配技术生成动态控制信号，根据动态控制信号依次轮流分配使用输入晶体管，使得输入晶体管具有相同的使用概率。相同的使用概率可以平均工艺偏差，避免工艺偏差导致的输入晶体管之间的严重失配，从而提高了缓冲器的线性度。
[0083] 实施例二
[0084] 本实施例提供一种源极驱动器，包括实施例一提供的输出缓冲器，具体内容可参照实施例一的描述，此处不再赘述。
[0085] 本实施例提供的源极驱动器之中，所述输出缓冲器包括匹配单元、输入单元以及输出单元，所述匹配单元用于根据所述第一电压端的输入信号通过动态元件匹配技术输出第一控制信号，所述输入单元用于根据所述第一控制信号以及所述输入端和所述第二电压端的输入信号输出第三控制信号，所述输出单元用于根据所述第三控制信号以及所述第一信号端、第二信号端、第三信号端、第四信号端和第二电压端的输入信号控制所述输出端的输出信号。本实施例提供的技术方案通过动态元件匹配技术生成动态控制信号，根据动态控制信号依次轮流分配使用输入晶体管，使得输入晶体管具有相同的使用概率。相同的使用概率可以平均工艺偏差，避免工艺偏差导致的输入晶体管之间的严重失配，从而提高了缓冲器的线性度。
[0086] 实施例三
[0087] 本实施例提供一种显示面板，包括实施例二提供的源极驱动器，具体内容可参照实施例二的描述，此处不再赘述。
[0088] 本实施例提供的显示面板之中，所述输出缓冲器包括匹配单元、输入单元以及输出单元，所述匹配单元用于根据所述第一电压端的输入信号通过动态元件匹配技术输出第一控制信号，所述输入单元用于根据所述第一控制信号以及所述输入端和所述第二电压端的输入信号输出第三控制信号，所述输出单元用于根据所述第三控制信号以及所述第一信号端、第二信号端、第三信号端、第四信号端和第二电压端的输入信号控制所述输出端的输出信号。本实施例提供的技术方案通过动态元件匹配技术生成动态控制信号，根据动态控制信号依次轮流分配使用输入晶体管，使得输入晶体管具有相同的使用概率。相同的使用概率可以平均工艺偏差，避免工艺偏差导致的输入晶体管之间的严重失配，从而提高了缓冲器的线性度。
[0089] 实施例四
[0090] 图5为本发明实施例四提供的一种输出缓冲器的工作方法的流程图。参见图1和图5，所述输出缓冲器包括匹配单元101、输入单元102以及输出单元103，所述匹配单元101分别与第一电压端和所述输入单元102连接，所述输入单元102分别与输入端、第二电压端VDD以及所述输出单元103连接，所述输出单元103分别与输出端、第一信号端VB1、第二信号端VB2、第三信号端VB3、第四信号端VB4以及所述第二电压端VDD连接。所述输出缓冲器的工作方法包括：
[0091] 步骤1001、所述匹配单元根据所述第一电压端的输入信号通过动态元件匹配技术输出第一控制信号。
[0092] 步骤1002、所述输入单元根据所述第一控制信号以及所述输入端和所述第二电压端的输入信号输出第三控制信号。
[0093] 本实施例中，所述输入单元102包括输入模块201和控制模块202，所述输入模块201分别与所述匹配单元101、所述输入端以及所述控制模块202连接，所述控制模块202分别与所述输出单元103以及第二电压端VDD连接。所述输入模块201根据所述第一控制信号对所述输入端的不同输入信号进行选择，以输出第二控制信号，所述控制模块202根据所述第二控制信号以及所述第二电压端的输入信号输出第三控制信号。可选的，所述输入模块
201为CMOS开关阵列，所述匹配单元101为动态元件匹配电路。
[0094] 步骤1003、所述输出单元根据所述第三控制信号以及所述第一信号端VB1、第二信号端VB2、第三信号端VB3、第四信号端VB4和第二电压端的输入信号控制所述输出端的输出信号。
[0095] 参见图3，本实施例以8比特数字模拟转换器(Digital to Analog Converter，简称DAC)以及2比特缓冲器(Output Buffer)为例。在源极驱动器之中，低电压差分信号经过mini-LVDS(Low-Voltage Differential Signaling，简称LVDS)模块进行数据处理和电平转换后形成10比特高压数字信号，其中D1和D0为10比特高压数字信号的低两位。另外，V1和V2为8比特数字模拟转换器输出的相邻模拟电压。本实施例中，动态元件匹配电路根据所述第一电压端的输入信号D1和D0通过动态元件匹配技术输出第一控制信号，所述第一控制信号控制CMOS开关阵列对所述输入端的V1和V2进行选择，以输出第二控制信号，根据所述第二控制信号依次轮流分配使用输入晶体管，使得输入晶体管具有相同的使用概率。相同的使用概率可以平均工艺偏差，避免工艺偏差导致的输入晶体管之间的严重失配，从而提高了缓冲器的线性度。
[0096] 参见图4，所述匹配单元101包括转换器301、指针生成器302以及移位寄存器303，所述转换器301分别与所述第一电压端和所述移位寄存器303连接，所述指针生成器302分别与所述第一电压端和所述移位寄存器303连接，所述移位寄存器303与所述输入单元102连接。
[0097] 本实施例中，所述转换器301根据所述第一电压端的输入信号生成温度计码，所述指针生成器302根据所述第一电压端的输入信号生成指针，所述移位寄存器303根据所述温度计码和所述指针生成第一控制信号。参见图4，转换器301将D1和D0转换成温度计码，同时指针生成器302根据D1和D0生成移位寄存器303的指针，所述移位寄存器303根据所述温度计码和所述指针生成第一控制信号，所述第一控制信号控制CMOS开关阵列实现对V1和V2的选择输入。根据V1或者V2依次轮流分配使用输入晶体管，使得输入晶体管具有相同的使用概率。相同的使用概率可以平均工艺偏差，避免工艺偏差导致的输入晶体管之间的严重失配，从而提高了缓冲器的线性度。
[0098] 本实施例提供的输出缓冲器的工作方法之中，所述输出缓冲器包括匹配单元、输入单元以及输出单元，所述匹配单元用于根据所述第一电压端的输入信号通过动态元件匹配技术输出第一控制信号，所述输入单元用于根据所述第一控制信号以及所述输入端和所述第二电压端的输入信号输出第三控制信号，所述输出单元用于根据所述第三控制信号以及所述第一信号端、第二信号端、第三信号端、第四信号端和第二电压端的输入信号控制所述输出端的输出信号。本实施例提供的技术方案通过动态元件匹配技术生成动态控制信号，根据动态控制信号依次轮流分配使用输入晶体管，使得输入晶体管具有相同的使用概率。相同的使用概率可以平均工艺偏差，避免工艺偏差导致的输入晶体管之间的严重失配，从而提高了缓冲器的线性度。
[0099] 可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
