数模转换器

摘要

本发明提供一种数模转换器，用于将输入的数字信号转换为模拟信号，其中，所述数模转换器至少包括：第一级电阻串结构，其至少包括串联连接的多个第一级电阻和多个开关，所述第一级电阻和所述开关间隔排布；译码器，与所述第一级电阻串结构连接；第一单电压选择器，与所述第一级电阻串结构连接；第二单电压选择器，与所述第一级电阻串结构连接；第二级电阻串结构，分别与所述第一单电压选择器、所述第二单电压选择器连接，其至少包括串联连接的多个第二级电阻；第三单电压选择器，与所述第二级电阻串结构连接。本发明结构简单，功耗低，面积小，且具有高精度；与现有技术相比，减小了面积和功耗，大大降低了误差。

权利要求

1.一种数模转换器，用于将输入的数字信号转换为模拟信号，其特征在于，所述数模转换器至少包括：第一级电阻串结构，其至少包括串联连接的多个第一级电阻和多个开关，所述第一级电阻和所述开关间隔排布；

译码器，与所述第一级电阻串结构连接，用于基于所述输入数字信号的高位控制，输出多个控制信号，以控制所述第一级电阻串结构中各开关的打开和关闭；

第一单电压选择器，与所述第一级电阻串结构连接，用于基于所述输入数字信号的高位控制，从所述第一级电阻串结构中选择第一级输出电压；

第二单电压选择器，与所述第一级电阻串结构连接，用于基于所述输入数字信号的高位控制，从所述第一级电阻串结构中选择与所述第一级输出电压相邻的第二级输出电压；

第二级电阻串结构，分别与所述第一单电压选择器、所述第二单电压选择器连接，其至少包括串联连接的多个第二级电阻，用于将所述第一级输出电压和所述第二级输出电压进行精确分压；

第三单电压选择器，与所述第二级电阻串结构连接，用于基于所述输入数字信号的低位控制，从所述第二级电阻串结构中选择输出电压，作为所述数模转换器的输出模拟电压；

所述输入数字信号为n位，所述输入数字信号的低位为m位，所述输入数字信号的高位为n-m位，所述第一级电阻和所述开关均为2n-m个，所述第二级电阻为2m个，且满足如下公式：其中，Rmain为所述第一级电阻的阻值，Rminor为所述第二级电阻的阻值，n为大于1的自然数，m为小于n的自然数。

2.根据权利要求1所述的数模转换器，其特征在于，所述译码器具有2n-m个控制信号输出端，用于输出2n-m个所述控制信号，所述译码器的2n-m个控制信号输出端与2n-m个所述开关一一对应连接。

3.根据权利要求2所述的数模转换器，其特征在于，所述译码器输出的2n-m个所述控制信号控制第 个所述开关打开，其余的所述开关关闭；其中，bi+m为所述输入数字信号的第i+m位信号。

4.根据权利要求1所述的数模转换器，其特征在于，在所述第一级电阻串结构中，第1个n-m所述开关的一端连接高参考电平，另一端连接第1个所述第一级电阻，第2 个所述第一级电阻的一端连接第2n-m个所述开关，另一端连接低参考电平，其余的所述第一级电阻和其余的所述开关以一一相互间隔的方式串联连接。

5.根据权利要求4所述的数模转换器，其特征在于，所述第一单电压选择器和所述第二n-m单电压选择器均具有2 个参考电平输入端和一个参考电平输出端，所述第一单电压选择器的2n-m个参考电平输入端一一对应连接在2n-m个所述开关的高压端，所述第二单电压选择器的2n-m个参考电平输入端一一对应连接在2n-m个所述第一级电阻的低压端，所述第一单电压选择器的参考电平输出端用于输出所述第一级输出电压，所述第二单电压选择器的参考电平输出端用于输出所述第二级输出电压，所述第一级输出电压的电压值大于所述第二级输出电压的电压值，且满足如下公式：其中，VH为所述第一级输出电压的电压值，VL为所述第二级输出电压的电压值，VREFH为所述高参考电平，VREFL为所述低参考电平，bi+m为所述输入数字信号的第i+m位信号。

6.根据权利要求5所述的数模转换器，其特征在于，在所述第二级电阻串结构中，2m个所述第二级电阻依次串联连接；其中，第1个所述第二级电阻还连接所述第一级输出电压，第

2m个所述第二级电阻还连接所述第二级输出电压。

7.根据权利要求6所述的数模转换器，其特征在于，所述第三单电压选择器具有2m个参考电平输入端和一个参考电平输出端，所述第三单电压选择器的2m个参考电平输入端一一对应连接在2m个所述第二级电阻的低压端，所述第三单电压选择器的参考电平输出端用于输出所述数模转换器的输出模拟电压，且满足如下公式：其中，VOUT为所述数模转换器的输出模拟电压，VH为所述第一级输出电压的电压值，VL为所述第二级输出电压的电压值，VREFH为所述高参考电平，VREFL为所述低参考电平，bi为所述输入数字信号的第i位信号。

8.根据权利要求1～7任一项所述的数模转换器，其特征在于，所述第一单电压选择器、所述第二单电压选择器和所述第三单电压选择器均为树形、全译码、二维寻址或者三维寻址形式的单电压选择开关阵列。

9.根据权利要求1～7任一项所述的数模转换器，其特征在于，所述译码器为树形、二维寻址或者三维寻址形式的开关阵列译码器。

说明书

数模转换器

技术领域

[0001] 本发明涉及集成电路技术领域，特别是涉及一种数模转换器。

背景技术

[0002] 真实的世界是由模拟量组成的，数模转换器(Digital-to-Analog Converter，DAC)是数模混合集成电路中最重要的组成部分，它的作用是将数字信号转换成真实世界的模拟信号。DAC作为数字和模拟的接口器件必不可少，已经被越来越多的应用在信号采集和处理、数字通信、自动检测控制和多媒体技术当中。DAC的性能(面积、功耗、精度、速度等)直接影响到整个系统的品质和性能。

[0003] 传统的DAC结构为单级电阻串DAC(Resistor-string DAC)，简称RDAC，如图1所示，输入信号通过控制n位电压选择开关阵列从全局电阻串中选择对应的参考电压，实现数字信号到模拟信号的转换，RDAC的优点是结构简单且单调性好，但是随着精度的提高，其电压选择开关阵列的开关数量呈指数增加，芯片面积也随之急剧增加，因此这种结构的DAC不适用于高精度应用场合。

[0004] 为了解决上述问题，一些两级结构的DAC被提出来，如图2(a)所示为一种典型的两级电阻串DAC，这种结构将DAC分为两级，通常第一级采用采用全局电阻串结构，通过电压选择器从全局电阻串中选择两个相邻的电压，然后第二级通过电阻串分压将第一级得到的两个相邻电压进行精确分压，得到最终的模拟电压；其中，为了减小第二级电阻串对第一级电阻串的负载效应，该结构在两级电阻串之间插入两个单位增益缓冲器。另外，文献“A 10-bit resistor-floating-resistor-string DAC(RFR-DAC)for high color-depth LCD driver ICs”(C.-W.Lu、P.-Y.Yin、C.-M.Hsiao、M.-C.F.Chang和Y.-S.Lin等，IEEE J.Solid-State Circuits，vol.47，no.10，pp.2454–2466，Oct.2012)中提出了一种Resistor-floating-resistor-string DAC(RFR-DAC)，如图2(b)所示，该DAC也采用两级电阻串结构，第一级实现相邻电压的选择，第二级通过电阻串实现精确分压，与图2(a)结构不同的是，该结构DAC在第二级电阻串的上下两端插入两个同样大小的电流源，使得第二级电阻串的所有节点都呈现出高阻抗特性，从而大大降低了第二级电阻串的负载效应，提高了DAC的精度。

[0005] 上述两种两级电阻串DAC与传统单级电阻串DAC相比，降低了芯片面积，但也存在一些不足，如对于图2(a)所示的两级DAC中，由于在两级电阻串中间插入了两个单位增益缓冲器，使得电路功耗增加，同时，由于工艺失配，单位增益缓冲器会存在失调误差，进而使得DAC也产生误差；对于图2(b)中的两级结构DAC，上述文献在具体实现过程中，两个电流源采用的是MOS管组成的电流镜结构电流源，由于MOS管存在沟道长度调制效应，因此两个电流源的大小会受到第一级电阻串输出电压的影响，使得该结构两级电阻串DAC的精度降低。

[0006] 由上可见，传统单级电阻串DAC随着精度提高，面积指数增加，不适用于高精度应用。与单级电阻串DAC相比，相同精度的两级电阻串DAC的面积虽然大大降低，但是两级结构DAC中为了减小第二级电阻串对第一级电阻串的负载效应而引入的隔离电路会影响DAC的精度。因此，如何进一步优化DAC结构，使其在降低面积的同时尽可能的提高精度，是亟待解决的问题。

发明内容

[0007] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种数模转换器，用于解决现有技术中单级电阻串DAC随着精度提高，面积指数增加，不适用于高精度应用，以及两级电阻串DAC为了减小第二级电阻串对第一级电阻串的负载效应而引入的隔离电路会影响DAC的精度的问题。

[0008] 为实现上述目的及其他相关目的，本发明提供一种数模转换器，用于将输入的数字信号转换为模拟信号，其中，所述数模转换器至少包括：

[0009] 第一级电阻串结构，其至少包括串联连接的多个第一级电阻和多个开关，所述第一级电阻和所述开关间隔排布；

[0010] 译码器，与所述第一级电阻串结构连接，用于基于所述输入数字信号的高位控制，输出多个控制信号，以控制所述第一级电阻串结构中各开关的打开和关闭；

[0011] 第一单电压选择器，与所述第一级电阻串结构连接，用于基于所述输入数字信号的高位控制，从所述第一级电阻串结构中选择第一级输出电压；

[0012] 第二单电压选择器，与所述第一级电阻串结构连接，用于基于所述输入数字信号的高位控制，从所述第一级电阻串结构中选择与所述第一级输出电压相邻的第二级输出电压；

[0013] 第二级电阻串结构，分别与所述第一单电压选择器、所述第二单电压选择器连接，其至少包括串联连接的多个第二级电阻，用于将所述第一级输出电压和所述第二级输出电压进行精确分压；

[0014] 第三单电压选择器，与所述第二级电阻串结构连接，用于基于所述输入数字信号的低位控制，从所述第二级电阻串结构中选择输出电压，作为所述数模转换器的输出模拟电压。

[0015] 优选地，所述输入数字信号为n位，所述输入数字信号的低位为m位，所述输入数字信号的高位为n-m位，所述第一级电阻和所述开关均为2n-m个，所述第二级电阻为2m个，且满足如下公式：

[0016]

[0017] 其中，Rmain为所述第一级电阻的阻值，Rminor为所述第二级电阻的阻值，n为大于1的自然数，m为小于n的自然数。

[0018] 优选地，所述译码器具有2n-m个控制信号输出端，用于输出2n-m个所述控制信号，所述译码器的2n-m个控制信号输出端与2n-m个所述开关一一对应连接。

[0019] 优选地，所述译码器输出的2n-m个所述控制信号控制第 个所述开关打开，其余的所述开关关闭；其中，bi+m为所述输入数字信号的第i+m位信号。

[0020] 优选地，在所述第一级电阻串结构中，第1个所述开关的一端连接高参考电平，另一端连接第1个所述第一级电阻，第2n-m个所述第一级电阻的一端连接第2n-m个所述开关，另一端连接低参考电平，其余的所述第一级电阻和其余的所述开关以一一相互间隔的方式串联连接。

[0021] 优选地，所述第一单电压选择器和所述第二单电压选择器均具有2n-m个参考电平输入端和一个参考电平输出端，所述第一单电压选择器的2n-m个参考电平输入端一一对应连接在2n-m个所述开关的高压端，所述第二单电压选择器的2n-m个参考电平输入端一一对应连接在2n-m个所述第一级电阻的低压端，所述第一单电压选择器的参考电平输出端用于输出所述第一级输出电压，所述第二单电压选择器的参考电平输出端用于输出所述第二级输出电压，所述第一级输出电压的电压值大于所述第二级输出电压的电压值，且满足如下公式：

[0022]

[0023]

[0024] 其中，VH为所述第一级输出电压的电压值，VL为所述第二级输出电压的电压值，VREFH为所述高参考电平，VREFL为所述低参考电平，bi+m为所述输入数字信号的第i+m位信号。

[0025] 优选地，在所述第二级电阻串结构中，2m个所述第二级电阻依次串联连接；其中，第1个所述第二级电阻还连接所述第一级输出电压，第2m个所述第二级电阻还连接所述第二级输出电压。

[0026] 优选地，所述第三单电压选择器具有2m个参考电平输入端和一个参考电平输出端，所述第三单电压选择器的2m个参考电平输入端一一对应连接在2m个所述第二级电阻的低压端，所述第三单电压选择器的参考电平输出端用于输出所述数模转换器的输出模拟电压，且满足如下公式：

[0027]

[0028] 其中，VOUT为所述数模转换器的输出模拟电压，VH为所述第一级输出电压的电压值，VL为所述第二级输出电压的电压值，VREFH为所述高参考电平，VREFL为所述低参考电平，bi为所述输入数字信号的第i位信号。

[0029] 优选地，所述第一单电压选择器、所述第二单电压选择器和所述第三单电压选择器均为树形、全译码、二维寻址或者三维寻址形式的单电压选择开关阵列。

[0030] 优选地，所述译码器为树形、二维寻址或者三维寻址形式的开关阵列译码器。

[0031] 如上所述，本发明的数模转换器，具有以下有益效果：本发明结构简单，功耗低，面积小，且具有高精度。具体地说，与现有技术的传统两级电阻串DAC相比，现有技术的传统两级电阻串DAC需要在两级电阻串之间增加两个单位增益缓冲器，从而来消除第二级电阻串对第一级电阻串的负载效应，这一方面增加功耗和面积，另一方面最重要的是单位增益缓冲器的失调电压会为数模转换器引入误差；而本发明只需在第一级电阻串结构中增加一系列开关以及控制这些开关的译码器，使得第二级电阻串结构和第一级电阻串结构随着输入数字信号的不同处于不同的串联状态，允许第一级电阻串结构的电流流过第二级电阻串结构，从而省去了两级电阻串之间的单位增益缓冲器，减小了面积和功耗，大大降低了误差。另外，与现有技术的另一种电阻串DAC相比，现有技术的另一种电阻串DAC需要在第二级电阻串中增加两个由MOS管组成的电流镜结构电流源，由于MOS管存在沟道长度调制效应，因此两个电流源的大小会受到第一级电阻串输出电压的影响，造成该两级电阻串DAC最终的输出模拟电压也受到影响，从而使得该两级电阻串DAC的精度降低；而本发明使得第二级电阻串结构能够和第一级电阻串结构形成串联连接，允许第一级电阻串结构的电流流过第二级电阻串结构，从而省去了在第二级电阻串中增加两个电流源，避免了最终的输出模拟电压受到影响，保证了数模转换器的高精度。

附图说明

[0032] 图1显示为本发明现有技术中的单级电阻串DAC的结构示意图。

[0033] 图2(a)显示为本发明现有技术中的一种两级电阻串DAC的结构示意图。

[0034] 图2(b)显示为本发明现有技术中的另一种两级电阻串DAC的结构示意图。

[0035] 图3显示为本发明第一实施方式和第二实施方式的数模转换器的结构示意图。

[0036] 图4显示为本发明第二实施方式的数模转换器的原理示意图。

[0037] 图5显示为本发明第二实施方式的数模转换器的传输曲线仿真示意图。

[0038] 图6显示为本发明第二实施方式的数模转换器的积分非线性曲线仿真示意图。

[0039] 图7显示为本发明第二实施方式的数模转换器的微分非线性曲线仿真示意图。

[0040] 元件标号说明

[0041] 1                    第一级电阻串结构

[0042] 2                    译码器

[0043] 3                    第一单电压选择器

[0044] 4                    第二单电压选择器

[0045] 5                    第二级电阻串结构

[0046] 6                    第三单电压选择器

具体实施方式

[0047] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

[0048] 请参阅图3，本发明第一实施方式涉及一种数模转换器，用于将输入的数字信号转换为模拟信号。需要说明的是，本实施方式中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

[0049] 如图3所示，本实施方式的数模转换器至少包括：

[0050] 第一级电阻串结构1，其至少包括串联连接的多个第一级电阻和多个开关S，第一级电阻和开关间隔排布。多个第一级电阻的阻值均相同，均为Rmain。

[0051] 译码器2，与第一级电阻串结构1连接，用于基于输入数字信号的高位控制，输出多个控制信号，以控制第一级电阻串结构1中各开关的打开和关闭。

[0052] 第一单电压选择器3，与第一级电阻串结构1连接，用于基于输入数字信号的高位控制，从第一级电阻串结构1中选择第一级输出电压。

[0053] 第二单电压选择器4，与第一级电阻串结构1连接，用于基于输入数字信号的高位控制，从第一级电阻串结构中选择与第一级输出电压相邻的第二级输出电压。

[0054] 第二级电阻串结构5，分别与第一单电压选择器3、第二单电压选择器4连接，其至少包括串联连接的多个第二级电阻，用于将第一级输出电压和第二级输出电压进行精确分压。多个第二级电阻的阻值均相同，均为Rminor。

[0055] 第三单电压选择器6，与第二级电阻串结构5连接，用于基于输入数字信号的低位控制，从第二级电阻串结构5中选择输出电压，作为数模转换器的输出模拟电压。

[0056] 其中，输入数字信号为n位，表示为bn-1～b0，输入数字信号的低位为m位，表示为bm-1～b0，输入数字信号的高位为n-m位，表示为bn-1～bm。本实施方式的数模转换器具有两级电路。第一级电路主要由第一级电阻串结构1、译码器2、第一单电压选择器3和第二单电压选择器4构成，且第一级电路由输入数字信号的高(n-m)位信号、即bn-1～bm控制，也就是说，译码器2、第一单电压选择器3和第二单电压选择器4均受输入数字信号的高(n-m)位信号、即bn-1～bm控制。第二级电路主要由第二级电阻串结构5和第三单电压选择器6构成，且第二级电路由输入数字信号的低m位信号、即bm-1～b0控制，也就是说，第三单电压选择器6受输入数字信号的低m位信号、即bm-1～b0控制。

[0057] 另外，在本实施方式中，第一单电压选择器3可以是树形开关阵列、全译码开关阵列、二维寻址开关阵列或者三维寻址开关阵列等任何形式的单电压选择开关阵列。同样的，第二电压选择器4可以是树形开关阵列、全译码开关阵列、二维寻址开关阵列或者三维寻址开关阵列等任何形式的单电压选择开关阵列。译码器2可以为树形开关阵列译码器、二维或者三维寻址开关阵列译码器等任何形式的译码器电路。

[0058] 因此，本实施方式的数模转换器，通过在第一级电阻串结构中增加一系列开关以及控制这些开关的译码器，使得第二级电阻串结构和第一级电阻串结构形成串联的关系，允许第一级电阻串结构的电流流过第二级电阻串结构，从而避免了位于传统数模转换器两级电阻串之间的单位增益缓冲器引起的失调误差，减小了面积和功耗，大大降低了误差。

[0059] 请参阅图3～图7，本发明第二实施方式涉及一种数模转换器，本实施方式与本发明的第一实施方式大致相同，区别之处在于：

[0060] 如图3所示，在本实施方式中，第一级电阻和开关均为2n-m个，第二级电阻为2m个，且满足如下公式：

[0061]

[0062] 其中，Rmain为第一级电阻的阻值，Rminor为第二级电阻的阻值，n为大于1的自然数，m为小于n的自然数，2n-m个开关表示为S_0～S_2n-m-1。

[0063] 另外，译码器2具有2n-m个控制信号输出端，用于输出2n-m个控制信号，译码器2的2n-m n-m n-m个控制信号输出端与2 个开关S_0～S_2 -1一一对应连接。

[0064] 另外，如图4所示，译码器2输出的2n-m个控制信号控制第 个开关S_打开，其余的开关关闭；其中，bi+m为输入数字信号的第i+m位信号。

[0065] 另外，在第一级电阻串结构1中，第1个开关S_0的一端连接高参考电平VREFH，另一端连接第1个第一级电阻，第2n-m个第一级电阻的一端连接第2n-m个开关S_2n-m-1，另一端连接低参考电平VREFL，其余的第一级电阻和其余的开关以一一相互间隔的方式串联连接。

[0066] 另外，第一单电压选择器3和第二单电压选择器4均具有2n-m个参考电平输入端和一个参考电平输出端，第一单电压选择器3的2n-m个参考电平输入端一一对应连接在2n-m个开关S_0～S_2n-m-1的高压端，第二单电压选择器4的2n-m个参考电平输入端一一对应连接在2n-m个第一级电阻的低压端，第一单电压选择器3的参考电平输出端用于输出第一级输出电压，第二单电压选择器4的参考电平输出端用于输出第二级输出电压，第一级输出电压的电压值大于第二级输出电压的电压值，且满足如下公式：

[0067]

[0068]

[0069] 其中，VH为第一级输出电压的电压值，VL为第二级输出电压的电压值，VREFH为高参考电平，VREFL为低参考电平，bi+m为输入数字信号的第i+m位信号。

[0070] 具体地说，以图3中第一级电路的结构为例，第一级电阻串结构1由2n-m个阻值为Rmain的第一级电阻和2n-m个开关S_0～S_2n-m-1串联组成，开关S_0一端连接高参考电平VREFH，另一端连接第一级电阻串结构1中位于顶端的第一级电阻的上端，第一级电阻串结构1中位于底端的第一级电阻的下端连接低参考电平VREFL，上端连接开关S_2n-m-1的下端，其余开关依次插入在相邻的第一级电阻之间。译码器2受输入数字信号的高(n-m)位、即bn-1-bm控制，输出2n-m个控制信号控制开关S_0～S_2n-m-1的打开和关闭。第一单电压选择器3和第二单电压选择器4均受输入数字信号的高(n-m)位、即bn-1-bm控制，分别从第一级电阻串结构1中选择两个相邻电压，即第一级输出电压和第二级输出电压，电压值分别为VH和VL，且VH＞VL。第一单电压选择器3和第二单电压选择器4均包含2n-m个参考电平输入端，其中输出为VH的第一单电压选择器3的参考电平输入端依次连接在开关S_0～S_2n-m-1的上端，输出为VL的第二单电压选择器4的参考电平输入端依次连接在阻值为Rmain的第一级电阻的下端。第一级电路中输出的VH、VL供第二级电路使用。

[0071] 另外，在第二级电阻串结构5中，2m个第二级电阻依次串联连接；其中，第1个第二级电阻还连接第一级输出电压，第2m个第二级电阻还连接第二级输出电压。

[0072] 并且，第三单电压选择器6具有2m个参考电平输入端和一个参考电平输出端，第三m m单电压选择器的2个参考电平输入端一一对应连接在2个第二级电阻的低压端，第三单电压选择器6的参考电平输出端用于输出数模转换器的输出模拟电压，且满足如下公式：

[0073]

[0074] 其中，VOUT为数模转换器的输出模拟电压，VH为第一级输出电压的电压值，VL为第二级输出电压的电压值，VREFH为高参考电平，VREFL为低参考电平，bi为输入数字信号的第i位信号。

[0075] 具体地说，以图3中第二级电路的结构为例，第二级电阻串结构5由2m个阻值为Rminor的第二级电阻串联组成，且 第二级电阻串结构5中位于顶端的第二级电阻的上端与第一级电路输出的电压VH连接，第二级电阻串结构5中位于底端的第二级电阻的下端与第一级电路输出的电压VL连接。第三单电压选择器6受输入数字信号的低m位、即bm-1-b0控制，该第三单电压选择器6包含2m个参考电平输入端，依次连接于第二级电阻串结构5中各阻值为Rminor的第二级电阻的底端，输出表示为VOUT，即数模转换电路的最终输出模拟电压。

[0076] 本实施方式的数模转换器的工作原理如下：

[0077] 数模转换器接收到n位输入数字信号，译码器2受输入数字信号的高(n-m)位、即bn-1-bm控制，输出的2n-m个控制信号，控制第一级电阻串结构1中的开关S_0～S_2n-m-1打开或关闭，且针对每组输入数字信号，开关S_0～S_2n-m-1中只有一个开关处于打开状态，其余开关处于关闭状态，如图4所示，第一级电阻串结构1中的开关 打开，其余开关闭合。此时，第一级电路输出的电压VH和VL分别与第二级电阻串结构2的顶端和底端相连，因此第二级电阻串结构5被插入到第一级电阻串结构1中，第二级电阻串结构5与第一级电阻串结构1形成串联的关系，电流流向如箭头所示，进而可以得到该数模转换器第二级电路中第三单电压选择器6的输出电压，如图4所示，VOUT即为输入数字信号所对应的模拟电压值，由此完成了数模转换的功能。

[0078] 作为一个示例，对基于本实施方式的10-bit数模转换器进行仿真。如图5所示为该10-bit数模转换器的传输曲线的仿真结果，其中VREFH和VREFL分别为5V和0V；如图6和图7分别为该10-bit数模转换器的积分非线性和微分非线性的仿真曲线。这些仿真结果进一步验证了本实施方式的有效性。

[0079] 因此，本实施方式的数模转换器，第二级电阻串结构和第一级电阻串结构随着输入数字信号的不同处于不同的串联状态，允许第一级电阻串结构的电流流过第二级电阻串结构，提高了转换精度，减小了面积和功耗，大大降低了误差。

[0080] 不难发现，本实施方式为在第一实施方式基础上进一步改进的实施例，第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。

[0081] 综上所述，本发明的数模转换器，具有以下有益效果：本发明结构简单，功耗低，面积小，且具有高精度。具体地说，与现有技术的传统两级电阻串DAC相比，现有技术的传统两级电阻串DAC需要在两级电阻串之间增加两个单位增益缓冲器，从而来消除第二级电阻串对第一级电阻串的负载效应，这一方面增加功耗和面积，另一方面最重要的是单位增益缓冲器的失调电压会为数模转换器引入误差；而本发明只需在第一级电阻串结构中增加一系列开关以及控制这些开关的译码器，使得第二级电阻串结构和第一级电阻串结构随着输入数字信号的不同处于不同的串联状态，允许第一级电阻串结构的电流流过第二级电阻串结构，从而省去了两级电阻串之间的单位增益缓冲器，减小了面积和功耗，大大降低了误差。另外，与现有技术的另一种电阻串DAC相比，现有技术的另一种电阻串DAC需要在第二级电阻串中增加两个由MOS管组成的电流镜结构电流源，由于MOS管存在沟道长度调制效应，因此两个电流源的大小会受到第一级电阻串输出电压的影响，造成该两级电阻串DAC最终的输出模拟电压也受到影响，从而使得该两级电阻串DAC的精度降低；而本发明使得第二级电阻串结构能够和第一级电阻串结构形成串联连接，允许第一级电阻串结构的电流流过第二级电阻串结构，从而省去了在第二级电阻串中增加两个电流源，避免了最终的输出模拟电压受到影响，保证了数模转换器的高精度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

[0082] 上述实施方式仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施方式进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。