半导体结构及其制法

摘要

本申请涉及一种半导体结构及其制法，该半导体结构包括：绝缘层，其具有相对的第一表面与第二表面，且该绝缘层具有贯穿该第一表面与该第二表面的开口；第一线路层，其设置于该绝缘层的第一表面上，且令部分该第一线路层外露于该开口，另外可于该第一线路上进行置晶、封装及植球制程，免除现有在线路层上形成图案化的拒焊层，避免线路层及拒焊层间发生脱层问题。

权利要求

1.一种半导体结构，其特征为，该半导体结构包括：

绝缘层，其具有相对的第一表面与第二表面；

线路层，其形成于该绝缘层的第一表面上；以及

金属层，其形成于该绝缘层的第二表面上，并具有至少一未貫穿該金属层的凹槽。

2.如权利要求1所述的半导体结构，其特征为，该半导体结构还包括至少一半导体芯片，其设置于该线路层上并电性连接至该线路层。

3.如权利要求2所述的半导体结构，其特征为，该半导体结构还包括封装胶体，其形成于该绝缘层的该第一表面上，用以包覆该半导体芯片及该线路层。

4.如权利要求1所述的半导体结构，其特征为，该半导体结构还包括绝缘保护层，其形成于该线路层上。

5.如权利要求1所述的半导体结构，其特征为，该半导体结构还包括金属保护层，其形成于部分该线路层上。

6.如权利要求1所述的半导体结构，其特征为，该绝缘层的材质为树脂、环氧树脂、聚酰亚胺或ABF(Ajinomoto Build-up Film)的介电材料。

7.一种半导体结构的制法，其特征为，该制法包括：

提供一基板，该基板具有相对的第一表面与第二表面的绝缘层，且该第一表面及第二表面上分别形成有第一金属层及第二金属层；

于该第二金属层形成至少一未貫穿該第二金属层的凹槽；

图案化该第一金属层以形成第一线路层；

移除该第二金属层，以露出该绝缘层的第二表面；以及

于该绝缘层中形成贯穿该第一表面与该第二表面的开口，以外露出部分该第一线路层。

8.如权利要求7所述的半导体结构的制法，其特征为，该制法还包括于该第一线路层上接置至少一半导体芯片，并使该半导体芯片电性连接至该第一线路层。

9.如权利要求8所述的半导体结构的制法，其特征为，该制法还包括于该绝缘层的第一表面上形成包覆该半导体芯片及该第一线路层的封装胶体。

10.如权利要求7所述的半导体结构的制法，其特征为，该制法还包括形成焊球于外露出该开口的部分该第一线路层上，且令该焊球电性连接外露于该开口的部分该第一线路层。

11.如权利要求7所述的半导体结构的制法，其特征为，该制法还包括在该第一线路层上形成绝缘保护层。

12.如权利要求7所述的半导体结构的制法，其特征为，该制法还包括于部分该第一线路层上形成金属保护层。

13.如权利要求7所述的半导体结构的制法，其特征为，该绝缘层的材质为树脂、环氧树脂、聚酰亚胺或ABF(Ajinomoto Build-up Film)的介电材料。

14.一种半导体结构的制法，其特征为，该制法包括：提供一基板，该基板具有相对的第一表面与第二表面的绝缘层，且该第一表面及第二表面上分别形成有第一金属层及第二金属层；

图案化该第一金属层与该第二金属层以分别形成第一线路层与第二线路层；

在该第一线路层上与该第二线路层上分别形成第一绝缘保护层及第二绝缘保护层，且该第一绝缘保护层具有开孔，以外露出部分该第一线路层；

形成贯穿该绝缘层的第一表面与第二表面及该第二绝缘保护层的开口，以外露出部分该第一线路层；

于该第一绝缘保护层上及该第一绝缘保护层的开孔中形成导电层；

于该导电层上形成阻层，其中，该阻层对应于该第一绝缘保护层的开孔形成有开孔，以外露出部分该导电层；以及移除该阻层及其所覆盖的导电层。

15.如权利要求14所述的半导体结构的制法，其特征为，该制法还包括形成焊球于外露出该开口的部分该第一线路层上，且令该焊球电性连接外露于该开口的部分该第一线路层。

16.如权利要求14所述的半导体结构的制法，其特征为，该制法还包括在该第一线路层上接置至少一半导体芯片，并使该半导体芯片电性连接至该第一线路层。

17.如权利要求16所述的半导体结构的制法，其特征为，该制法还包括于该绝缘层的第一表面上形成包覆该半导体芯片及该第一线路层的封装胶体。

18.如权利要求14所述的半导体结构的制法，其特征为，该制法还包括于该第一线路层与该第二线路层上形成绝缘保护层。

19.如权利要求14所述的半导体结构的制法，其特征为，该制法还包括于外露的该导电层上形成金属保护层。

20.如权利要求14所述的半导体结构的制法，其特征为，该制法还包括于外露出该开口的该第一线路层上形成电极垫。

21.如权利要求14所述的半导体结构的制法，其特征为，该绝缘层的材质为树脂、环氧树脂、聚酰亚胺或ABF(Ajinomoto Build-up Film)的介电材料。

说明书

半导体结构及其制法

技术领域

[0001] 本申请涉及一种半导体结构，尤指一种可避免线路脱层的半导体结构及其制法。

背景技术

[0002] 随着电子产品发展的趋势，其追求轻薄短小且希望能放入更多的功能，使得电子元件内部受到限制，进而必须开发不同型态的半导体封装件，以达到符合电子产品发展的趋势。

[0003] 现有的半导体封装件制法如下：首先于承载件上形成线路层；再于该线路层上接置半导体芯片，并且使用焊线电性连接该半导体芯片与该线路层；接着进行封装制程，以包覆该线路层、该半导体芯片及该焊线；然后移除该承载件，以外露出该线路层及封装胶体的下表面；再以喷墨方式于该线路层及封装胶体的下表面形成拒焊层，且图案化该拒焊层，以形成外露出部分该线路层的开孔；最后于该开孔中植球。

[0004] 然而，上述制法该线路层与该拒焊层之间的结合力不佳，容易发生脱层(delamination)的问题，导致良率降低。

[0005] 因此，如何克服现有技术的种种问题，实为一重要课题。

发明内容

[0006] 鉴于上述现有技术的缺点，本发明提供一种半导体结构及其制法，免除现有在线路层上形成图案化的拒焊层，避免线路层及拒焊层间发生脱层问题。

[0007] 本发明的半导体结构，包括：绝缘层，其具有相对的第一表面、第二表面及贯穿该第一与第二表面的开口；线路层，其形成于该绝缘层的第一表面上，且令部分该线路层外露于该开口；以及金属层，其形成于该绝缘层的第二表面上，并具有至少一凹槽。

[0008] 前述半导体结构还包括：至少一半导体芯片，其设置并电性连接至该第一线路层；以及封装胶体，其形成于该绝缘层的该第一表面上，且包覆该半导体芯片及该线路层。

[0009] 本发明还提供一种半导体结构的制法，包括：提供一基板，该基板具有相对的第一表面与第二表面的绝缘层，且该第一表面及第二表面上分别形成有第一金属层及第二金属层；图案化该第一金属层以形成第一线路层；移除该第二金属层，以露出该绝缘层的第二表面；以及于该绝缘层中形成贯穿该第一表面及第二表面的开口，以外露出部分该第一线路层。

[0010] 前述半导体结构的制法，还包括：于该第一线路层上接置至少一半导体芯片，并电性连接该第一线路层；进行封装模压制程，以于该绝缘层第一表面上形成包覆该半导体芯片及该第一线路层的封装胶体；以及于该开口中形成电性连接该第一线路层的焊球。

[0011] 本发明还提供一种半导体结构的制法的另一实施例，包括：提供一基板，该基板具有相对的第一表面与第二表面的绝缘层，且该第一表面及第二表面上分别形成有第一金属层及第二金属层；图案化该第一金属层与该第二金属层以分别形成第一线路层与第二线路层；以及于该绝缘层中形成贯穿该第一表面及第二表面的开口，以外露出部分该第一线路层。

[0012] 前述半导体结构的制法，还包括：在该第一线路层上接置至少一半导体芯片，并使该半导体芯片电性连接至该第一线路层；在该绝缘层的第一表面上形成包覆该半导体芯片及该第一线路层的封装胶体；以及于该开口中形成电性连接该第一线路层的焊球。

[0013] 前述的半导体结构及制法中，该半导体芯片是透过覆晶(flip chip)或焊线方式电性连接该第一线路层。

[0014] 前述的半导体结构及制法中，还包括绝缘保护层，其形成于该第一线路层上，且该绝缘保护层具有开孔，以外露出部分该第一线路层，而该半导体芯片为对应设于该绝缘保护层上。

[0015] 前述的半导体结构及制法中，还包括金属保护层，其形成于部分该第一线路层上，以供该半导体芯片电性连接至该金属保护层。该金属保护层的材质例如为镍/金。

[0016] 前述的半导体结构及制法中，在该绝缘层上形成开口的方式为激光钻孔。

[0017] 前述的半导体结构及制法中，该第一、二金属层的材质为铜。

[0018] 前述的半导体结构及制法中，该绝缘层的材质例如为树脂、环氧树脂、聚酰亚胺或ABF(Ajinomoto Build-up Film)的介电材等绝缘材。

[0019] 前述的半导体结构及制法中，该第二金属层还形成有至少一凹槽，其利用例如半蚀刻制程形成该凹槽。前述的半导体结构及制法中，于外露出该开口的该第一线路层上还形成有电极垫。

[0020] 由上可知，本发明提供稳定结合的绝缘层及金属层，以进行图案化线路及后续置晶、封装模压、对该绝缘层钻孔，以供在外露的部分线路层上植设焊球，避免现有线路层及拒焊层间因结合力不佳发生脱层问题，进而提高产品良率，且可达到降低半导体结构高度与降低制造成本的功效。

[0021] 此外，本发明可于部分第一线路层上形成绝缘保护层，如此可增加该半导体结构的强度与对称性，且封装制程时可减少翘曲的问题发生，又，因封装胶体与该绝缘保护层之间的结合力较该封装胶体与该第一线路层之间的结合力佳，更可避免脱层的问题发生。

[0022] 另外，本发明利用半蚀刻制程，移除部分第二金属层，以形成至少一凹槽，使得后续封装制程时，基板的上、下侧所受到的应力得以对称，避免翘曲问题发生。

附图说明

[0023] 图1A至图1H为本发明的半导体结构的制法的第一实施例的剖视示意图；

[0024] 图2A及图2B为本发明的半导体结构的制法的第二实施例的剖视示意图；

[0025] 图3A至图3D为本发明的半导体结构的制法的第三实施例的剖视示意图；

[0026] 图4A至图4H为本发明的半导体结构的制法的第四实施例的剖视示意图；以及[0027] 图5A至图5C为本发明的半导体结构的制法的第五实施例的剖视示意图。

[0028] 符号说明

[0029] 1,2,3,4,5            半导体结构

[0030] 10,20,30,40,50       绝缘层

[0031] 10’,40’             基板

[0032] 10a,30a,40a,50a      第一表面

[0033] 10b,30b,40b,50b      第二表面

[0034] 100,400,500          开口

[0035] 11,41                第一金属层

[0036] 110,210,310,410,510  第一线路层

[0037] 12,22,32,42          第二金属层

[0038] 14,24,34,44,54       金属保护层

[0039] 15,25,35,45          半导体芯片

[0040] 16,36,46             焊线

[0041] 17,27,37,47          封装胶体

[0042] 19,49                焊球

[0043] 28,38                绝缘保护层

[0044] 28a,38a,481a,581a    开孔

[0045] 32a                  凹槽

[0046] 411,511              电极垫

[0047] 420,520              第二线路层

[0048] 43,53                阻层

[0049] 43a,53a              开孔

[0050] 481,581              第一绝缘保护层

[0051] 482,582              第二绝缘保护层

[0052] 540                  导电层。

具体实施方式

[0053] 以下通过特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

[0054] 须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

[0055] 请参阅图1A至图1H，其为本发明的半导体结构及其制法的剖视图。

[0056] 如图1A所示，提供一基板10’，该基板10’包括具有相对的第一表面10a与第二表面10b的绝缘层10，以及设于该第一表面10a及第二表面10b上的第一金属层11及第二金属层
12。

[0057] 该第一金属层11及该第二金属层12的材质例如为铜，该绝缘层10的材质例如为树脂、环氧树脂、聚酰亚胺或ABF(Ajinomoto Build-up Film)的介电材等绝缘材。

[0058] 如图1B所示，以例如蚀刻等方式图案化该第一金属层11以形成第一线路层110。

[0059] 如图1C所示，接而，于部分该第一线路层110上形成例如为镍/金的金属保护层14，该部分覆盖有金属保护层14的第一线路层110即作为后续与半导体芯片电性连接的焊垫。

[0060] 如图1D所示，于该第一线路层110上接置至少一半导体芯片15，并以焊线16电性连接该半导体芯片15及形成于该第一线路层110上的金属保护层14。该半导体芯片15除以打线方式电性连接该第一线路层110之外，也可采用覆晶(flip chip)方式，但不以此为限。

[0061] 如图1E所示，进行封装模压制程，以于该绝缘层10第一表面10a上形成包覆该半导体芯片15、该焊线16及该第一线路层110的封装胶体17。

[0062] 如图1F所示，蚀刻移除该第二金属层12，以露出该绝缘层10的第二表面10b。

[0063] 如图1G所示，于该绝缘层10中形成贯穿该第一表面10a与该第二表面10b的开口100，以外露出部分该第一线路层110，其中外露出该开口100的部分该第一线路层110为植球垫；另该开口100形成的方式可为激光钻孔，但不以此为限。

[0064] 如图1H所示，于该开口100中形成电性连接该第一线路层110的焊球19，以制得本发明的半导体结构1。

[0065] 请参阅图2A及图2B，其为本发明的半导体结构的制法第二实施例的剖面示意图，本实施例与上述第一实施例的制法大致相同，差别在于本实施例是在第一实施例的图1B至图1C的步骤间，多了如图2A的步骤。

[0066] 如图2A所示，其在绝缘层20的第一表面上形成有第一线路层210，并在该绝缘层20的第二表面上设有第二金属层22。

[0067] 再于该第一线路层210上形成绝缘保护层28，且该绝缘保护层28设有开孔28a，以外露出部分该第一线路层210，接着于外露出该绝缘保护层28的部分该第一线路层210上形成金属保护层24。该绝缘保护层28例如为利用网版印刷方式形成的拒焊层(solder mask)，藉以增加结构强度且形成上下对称的结构，减少后续于封装模压时发生翘曲问题。

[0068] 如图2B所示，后续制程步骤与第一实施例相同，接着进行置晶、打线、封装模压及植球制程，以于该绝缘保护层28上接置半导体芯片25，并于该绝缘层20第一表面上形成包覆该半导体芯片25及该第一线路层210的封装胶体27。最后制得如图2B所示的线路层上覆盖有绝缘保护层28的半导体结构2，其中透过该封装胶体27与绝缘保护层28之间的结合力较封装胶体27与第一线路层210的结合力为佳，故可进一步避免发生线路脱层问题。

[0069] 请参阅图3A至图3D为本发明的半导体结构的制法第三实施例的剖面示意图，本实施例与前述第一实施例的制法大致相同，首先，如图3A所示，

[0070] 在绝缘层30的第一表面30a上形成第一线路层310，且在绝缘层30的第二表面30b上设置第二金属层32，并以半蚀刻方式移除部分该第二金属层32以形成多个凹槽32a。

[0071] 如图3B所示，接着在该第一线路层310上形成绝缘保护层38，且该绝缘保护层38具有开孔38a，以外露出部分该第一线路层310，接着于外露出该绝缘保护层38的部分该第一线路层310上形成金属保护层34。

[0072] 如图3C所示，在该绝缘保护层38上接置至少一半导体芯片35，并以焊线36电性连接该半导体芯片35及形成于该第一线路层310上的金属保护层34，再透过封装模压作业以形成包覆该半导体芯片35、焊线36及第一线路层310的封装胶体37，其中，透过先前半蚀刻该第二金属层32以形成凹槽32a，可使封装模压作业时，绝缘层上下侧所受到的应力得以对称，避免翘曲发生。

[0073] 如图3D所示，蚀刻移除剩余的该第二金属层32，以外露出该绝缘层30。其后即可进行激光钻孔及植球作业，以制得半导体结构3。

[0074] 请参阅图4A至图4H，其为本发明的半导体结构的制法第四实施例的剖面示意图。

[0075] 如图4A所示，提供一基板40’，该基板40’包括具有相对的第一表面40a与第二表面40b的绝缘层40，以及设于该第一表面40a及第二表面40b上的第一金属层41及第二金属层
42。

[0076] 该第一金属层41及该第二金属层42的材质例如为铜，该绝缘层40的材质例如为树脂、环氧树脂、聚酰亚胺或ABF(Ajinomoto Build-up Film)的介电材等绝缘材。

[0077] 如图4B所示，以例如蚀刻等方式图案化该第一金属层41以形成第一线路层410，以及图案化该第二金属层42以形成第二线路层420。

[0078] 如图4C所示，分别于该第一线路层410上与该第二线路层420上形成第一绝缘保护层481及第二绝缘保护层482，其中该第一绝缘保护层481设有开孔481a，以外露出部分该第一线路层410。该第一绝缘保护层481及第二绝缘保护层482例如为利用网版印刷方式形成的拒焊层(solder mask)，藉以增加结构强度且形成对称结构，减少后续于封装模压时发生翘曲问题。

[0079] 如图4D所示，形成贯穿该绝缘层40的第一表面40a与第二表面40b及该第二绝缘保护层482的开口400，以外露出部分该第一线路层410，其中外露出的部分该第一线路层410为植球垫；另该开口400形成的方式可为激光钻孔，但不以此为限。

[0080] 如图4E所示，于该第一绝缘保护层481及第二绝缘保护层482上与该开口400中形成阻层43，其中，该阻层43对应于该第一绝缘保护层481的开孔481a形成有开孔43a，以外露出部分该第一线路层410，并于未覆盖有该第一绝缘保护层481与该阻层43的该第一线路层410上形成例如为镍/金的金属保护层44，其中覆盖有该金属保护层44的该第一线路层410即作为后续与半导体芯片电性连接的焊垫。

[0081] 如图4F所示，移除该阻层43，并于外露出该开口400中的该第一线路层410上形成电极垫411。该电极垫411例如为利用有机保焊膜(Organic  Solderability Preservatives,OSP)的表面处理方式形成的电性连接垫，以保护该第一线路层410且利于后续植球作业的焊接处理。

[0082] 如图4G所示，于该第一绝缘保护层481上接置至少一半导体芯片45，并以焊线46电性连接该半导体芯片45及该第一线路层410上的金属保护层44，再进行封装模压制程，以于该绝缘层40第一表面40a上形成包覆该金属保护层44、该半导体芯片45、该焊线46、该第一绝缘保护层481及该第一线路层410的封装胶体47；其中，由于封装胶体47与第一绝缘保护层481(拒焊层)之间的结合力较封装胶体47与第一线路层410的结合力为佳，故可进一步避免发生线路脱层问题。另外，该半导体芯片45除了以打线的方式电性连接该第一线路层410之外，也可采用覆晶(flip chip)方式，但不以此为限。

[0083] 如图4H所示，于该开口400中形成电性连接该电极垫411的焊球49，以制得本发明的半导体结构4。

[0084] 请参阅图5A至图5C，其为本发明的半导体结构的制法第五实施例的剖面示意图，本实施例与上述第四实施例的制法大致相同，主要差异在于本实施例利用非电镀导线制程(Non Plating Line,NPL)在第一线路层上形成例如为镍/金的金属保护层，而不须布设电镀导线，进而减少因电镀导线的布设而造成的影响。

[0085] 首先，如图5A所示，接续在第四实施例的图4D后，在一绝缘层50的第一表面50a及第二表面50b形成有第一线路层510及第二线路层520，并于该第一线路层510及第二线路层520上覆盖第一绝缘保护层581及第二绝缘保护层582，其中该第一绝缘保护层581形成有外露出部分第一线路层510的开孔581a，另形成有贯穿该绝缘层50及第二绝缘保护层582的开口500。

[0086] 接着于该第一绝缘保护层581上、该开孔581a中、及外露出该开孔581a的第一线路层510上，以例如溅镀等方式形成导电层540，其中，该导电层540的材质为铜，但不以此为限。

[0087] 然后于该导电层540上及该第二绝缘保护层582上形成阻层53，其中，该阻层53对应于未覆盖该第一绝缘保护层581的部分该第一线路层510位置形成有开孔53a，以外露出部分该导电层540，并于外露的该导电层540上形成例如为镍/金的金属保护层54。

[0088] 如图5B所示，先移除该阻层53，再以闪蚀制程移除该导电层540，接着于外露出该开口500中的该第一线路层510上利用有机保焊膜的表面处理方式形成电极垫511，以保护该第一线路层510并利于后续植球作业的焊接处理。

[0089] 后续制程步骤与第四实施例相同，接着进行置晶、打线、封装模压及植球制程，最后制得如图5C所示的半导体结构5。

[0090] 请参阅图1H，本发明还提供一种半导体结构，包括：绝缘层10，其具有相对的第一表面10a与第二表面10b，且该绝缘层10具有贯穿该第一表面10a与该第二表面10b的开口100；以及第一线路层110，其设置于该绝缘层10的第一表面10a上，且令部分该第一线路层
110外露于该开口100。另外，该半导体结构还包括：至少一半导体芯片15，其设置于该第一线路层110上；焊线16，其电性连接该半导体芯片15与该第一线路层110；封装胶体17，其形成于该绝缘层10的第一表面10a上，且包覆该半导体芯片15、焊线16及该第一线路层110；以及焊球19，其设置于该开口100中，且电性连接至该第一线路层110。

[0091] 请配合参阅图2B，本发明的半导体结构2中，还包括有绝缘保护层28，其形成于第一线路层210上。

[0092] 请配合参阅图4H，本发明的半导体结构4中，还包括有第二线路层420，其形成于绝缘层40的第二表面40b上。另外，该半导体结构4中，还包括有金属保护层44，其形成于部分第一线路层上410。

[0093] 综上所述，本发明用以提供稳定结合的绝缘层及金属层，以进行图案化线路及后续置晶、封装模压、对该绝缘层钻孔，以供在外露的部分线路层上植设焊球，避免现有线路层及拒焊层间因结合力不佳发生脱层问题，进而提高产品良率，且可达到降低半导体结构高度与降低制造成本的功效。

[0094] 此外，本发明可在部分第一线路层上形成绝缘保护层，如此可增加该半导体结构封装件的强度与对称性，且于封装制程时可减少翘曲的问题发生，又，因封装胶体与该绝缘保护层之间的结合力较该封装胶体与该第一线路层之间的结合力佳，更可避免脱层的问题发生。

[0095] 另外，本发明利用半蚀刻制程，移除部分第二金属层，以形成至少一凹槽，使得后续封装制程时，于基板的上、下侧所受到的应力得以对称，避免翘曲问题发生。进一步地，本发明还利用非电镀导线制程(Non Plating Line,NPL)，以减少因电镀导线的布设而造成的影响。

[0096] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项专业的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，凡所属技术领域中具有此项专业知识者，在未脱离本发明所揭示的精神与技术原理下所完成的一切等效修饰或改变，仍应由权利要求书所涵盖。