一种万兆以太网测试装置

摘要

本发明提供一种万兆以太网测试装置，集成10Mbps/100Mbps/1000Mbps/10Gbps以太网测试端口，支持从10Mbps到10Gbps速率的以太网测试，具备网络性能测试功能，如：时延、丢包率、吞吐量、背靠背等及网络功能测试与监测，如：流量发生、采集、分析、统计，误码测试等功能。采用手持式结构、内部电池供电。具备远程控制的功能，使得测试人员可以在异地的情况下测试。采用上述方案，解决了将不同的测试模块各自独立设计，会导致电路规模过大，功耗过高，无法集成到一个手持式设备中的难题，控制电路集成了各个测试模块所需要的各种业务产生、数据采集、误码测试、RFC2544测试等功能。

权利要求

1.一种万兆以太网测试装置，其特征在于，包括：流量发生模块、流量监测与分析模块、误码测试模块、RFC2544测试模块分别与以太网接口模块相互连接及相互通讯；主控模块与电源模块相互连接及相互通讯后通过数据接口电路与所述以太网接口模块相互连接及相互通讯；其中，流量发生模块，包括发送状态机和发送电路，其中发送电路包括发送RAM、地址发生器、CRC校验和包封电路；发送RAM存储的各种高层数据，由包封电路中的定时电路控制读出各种高层数据；地址发生器生成MAC地址，包封电路将各种高层数据、MAC地址以及CRC校验打包成MAC帧；之后可以在MAC帧中插入各种不同类型的数据帧错误，二层错误类型、三层错误类型和四层错误类型；发送状态机的状态包括启动状态，不发送状态，发送前导码状态，发送MAC地址状态；计算发送数据的CRC值，并将CRC值添加到帧校验和字段中；如果发送过程中检测到冲突，就先发送拥塞码，随后停止发送；其中，流量监测与分析模块，包括接收状态机、接收存储电路、DDR接口电路及DDR内存；接收状态机用以控制整个接收电路的工作，数据将被缓存在DDR内存中，通过DDR接口电路及接收存储电路实现对DDR内存的读写操作；其中，误码测试模块，包括图形发生器、图形同步电路，误码检测电路和误码计数电路和误码测试接口电路。

2.根据权利要求1所述的万兆以太网测试装置，其特征在于，所述图形发生器包括PRBS图形发生器、字图形发生器、本地图形发生器；在发送时，误码检测电路产生的测试图形由包封电路将其替代高层数据，将测试图形装入MAC帧中；在接收时，包封电路提取MAC帧中的测试图形，并将该图形与本地图形同步后进行比较就可以测出比对误码，然后由误码计数电路记录比对误码的个数通过误码测试接口电路提供CPU定时进行读取分析。

3.根据权利要求1所述的万兆以太网测试装置，其特征在于，RFC2544测试模块，包括发送电路和接收电路两部分；发送电路将测试帧数据按照帧间隔控制电路和突发控制电路产生的定时生成测试帧数据，测试周期控制电路控制测试帧数据的发送时间，目的地址控制电路用于多端口的RFC2544测试，自动将测试帧数据需要的地址插入测试帧数据中；之后，测试帧数据进入序号时标插入电路被插入序号和时标；发送统计RAM电路对不同地址的帧进行统计；接收部分的测试帧数据识别电路，对收到的测试帧数据进行错误检测，并将其长度所存到一个RAM中，在帧结束时判断实际检测的测试帧数据长度是否与锁存的一致；发送时标提取电路只提取有效时标测试帧数据中的发送时标，接收时标锁存电路则锁存所有测试帧数据的到达时刻，序号提取电路提取测试帧数据中的发送序号，然后配合进行吞吐量测试、时延测试、帧丢失率测试及背靠背测试。

4.根据权利要求1所述的万兆以太网测试装置，其特征在于，所述以太网接口模块，包括1G以太网接口和10G以太网接口，其中，1G以太网接口包括SFP端口、RJ45端口、千兆以太网收发器；用于1G以太网数据接收；10G以太网接口包括SFP端口及万兆以太网收发器，用于

10G以太网数据接收；信号进入以太网接口模块后，被降速以及串并转换，最终形成64bit的并行信号提供给其他模块使用。

5.根据权利要求4所述的万兆以太网测试装置，其特征在于，所述10G以太网接口采用一种SFP+接口形式的光收发器，通过更换光收发器模块，支持10GBASE-SR、10GBASE-SR、

10GBASE-SR标准光纤接口。

6.根据权利要求1所述的万兆以太网测试装置，其特征在于，主控模块通过数据接口电路与以太网接口模块相互连接及相互通讯，主控模块包括SDRAM、DPRAM和控制逻辑电路；

CPU选用ARM9，与FPGA之间通过32位的数据总线、32位的地址总线和一些控制信号线相连，与物理层电路的接口通过FPGA实现。

7.根据权利要求6所述的万兆以太网测试装置，其特征在于，所述主控模块的控制流程为：

步骤101：系统初始化；

步骤102：电路初始化；

步骤103：选择测试模块(1G模块或10G模块)；

步骤104：等待控制命令后，确认命令后确定是否进入步骤105中的具体操作模块模式；

步骤105：进入流量发生模块、流量检测与分析模块、误码测试模块、RFC2544测试模块或其他设置。

说明书

一种万兆以太网测试装置

技术领域

[0001] 本发明属于测试设备技术领域，尤其涉及的是一种万兆以太网测试装置。

背景技术

[0002] 目前市场上具备万兆以太网测试功能的仪器产品主要为机架式和便携式。机架式采用以“机箱+测试模块+测试软件”的方式进行组合，方可具备万兆网络测试功能。便携式产品则需要在更换硬件模块的前提下覆盖所有接口速率。因而，传统测试存在携带仪器多、机动性差、测试效率低下、成本高等诸多缺陷。以太网测试仪在网络建设、维护、故障查找、性能分析方面，发挥重要的作用。目前，针对千兆和万兆的网络接口，需要不同的仪器来测量。国内目前还没有综合类的便携式产品，可以实现测试仪器在不更换硬件的前提下，覆盖从10M到10G的网络接口测试功能。

[0003] 因此，现有技术存在缺陷，需要改进。

发明内容

[0004] 本发明所要解决的技术问题是针对现有技术的不足，提供一种万兆以太网测试装置。

[0005] 本发明的目的在于提供一种全新的万兆以太网测试仪，定义了一种全新的万兆以太网通信测试仪装置。全新的万兆以太网测试仪集成10Mbps/100Mbps/1000Mbps/10Gbps以太网测试端口，支持从10Mbps到10Gbps速率的以太网测试，具备网络性能测试功能(时延、丢包率、吞吐量、背靠背)、网络功能测试与监测(流量发生、采集、分析、统计，误码测试)等功能。采用手持式结构、内部电池供电。具备远程控制的功能，使得测试人员可以在异地的情况下测试。

[0006] 本发明的技术方案如下：

[0007] 一种万兆以太网测试装置，包括：流量发生模块、流量监测与分析模块、误码测试模块、RFC2544测试模块分别与以太网接口模块相互连接及相互通讯；主控模块与电源模块相互连接及相互通讯后通过数据接口电路与所述以太网接口模块相互连接及相互通讯。

[0008] 所述的万兆以太网测试装置，其中，流量发生模块，包括发送状态机和发送电路，其中发送电路包括发送RAM、地址发生器、CRC校验和包封电路；发送RAM存储的各种高层数据，由包封电路中的定时电路控制读出各种高层数据；地址发生器生成MAC地址，包封电路将各种高层数据、MAC地址以及CRC校验打包成MAC帧；之后可以在MAC帧中插入各种不同类型的数据帧错误，二层错误类型、三层错误类型和四层错误类型；发送状态机的状态包括启动状态，不发送状态，发送前导码状态，发送MAC地址状态；计算发送数据的CRC值，并将CRC值添加到帧校验和字段中；如果发送过程中检测到冲突，就先发送拥塞码，随后停止发送。

[0009] 所述的万兆以太网测试装置，其中，流量监测与分析模块，包括接收状态机、接收存储电路、DDR接口电路及DDR内存；接收状态机用以控制整个接收电路的工作，数据将被缓存在DDR内存中，通过DDR接口电路及接收存储电路实现对DDR内存的读写操作。

[0010] 所述的万兆以太网测试装置，其中，误码测试模块，包括图形发生器、图形同步电路，误码检测电路和误码计数电路和误码测试接口电路。

[0011] 所述的万兆以太网测试装置，其中，所述图形发生器包括PRBS图形发生器、字图形发生器、本地图形发生器；在发送时，误码检测电路产生的测试图形由包封电路将其替代高层数据，将测试图形装入MAC帧中；在接收时，包封电路提取MAC帧中的测试图形，并将该图形与本地图形同步后进行比较就可以测出比对误码，然后由误码计数电路记录比对误码的个数通过误码测试接口电路提供CPU定时进行读取分析。

[0012] 所述的万兆以太网测试装置，其中，RFC2544测试模块，包括发送电路和接收电路两部分；发送电路将测试帧数据按照帧间隔控制电路和突发控制电路产生的定时生成测试帧数据，测试周期控制电路控制测试帧数据的发送时间，目的地址控制电路用于多端口的RFC2544测试，自动将测试帧数据需要的地址插入测试帧数据中；之后，测试帧数据进入序号时标插入电路被插入序号和时标；发送统计RAM电路对不同地址的帧进行统计；接收部分的测试帧数据识别电路，对收到的测试帧数据进行错误检测，并将其长度所存到一个RAM中，在帧结束时判断实际检测的测试帧数据长度是否与锁存的一致；发送时标提取电路只提取有效时标测试帧数据中的发送时标，接收时标锁存电路则锁存所有测试帧数据的到达时刻，序号提取电路提取测试帧数据中的发送序号，然后配合进行吞吐量测试、时延测试、帧丢失率测试及背靠背测试。

[0013] 所述的万兆以太网测试装置，其中，所述以太网接口模块，包括1G以太网接口和10G以太网接口，其中，1G以太网接口包括SFP端口、RJ45端口、千兆以太网收发器；用于1G以太网数据接收；10G以太网接口包括SFP端口及万兆以太网收发器，用于10G以太网数据接收；信号进入以太网接口模块后，被降速以及串并转换，最终形成64bit的并行信号提供给其他模块使用。

[0014] 所述的万兆以太网测试装置，其中，所述10G以太网接口采用一种SFP+接口形式的光收发器，通过更换光收发器模块，支持10GBASE-SR、10GBASE-SR、10GBASE-SR标准光纤接口。

[0015] 所述的万兆以太网测试装置，其中，主控模块通过数据接口电路与以太网接口模块相互连接及相互通讯，主控模块包括SDRAM、DPRAM和控制逻辑电路；CPU选用ARM9，与FPGA之间通过32位的数据总线、32位的地址总线和一些控制信号线相连，与物理层电路的接口通过FPGA实现。

[0016] 所述的万兆以太网测试装置，其中，所述主控模块的控制流程为：

[0017] 步骤101：系统初始化；

[0018] 步骤102：电路初始化；

[0019] 步骤103：选择测试模块(1G模块或10G模块)；

[0020] 步骤104：等待控制命令后，确认命令后确定是否进入步骤105中的具体操作模块模式；

[0021] 步骤105：进入流量发生模块、流量检测与分析模块、误码测试模块、RFC2544测试模块或其他设置。

[0022] 采用上述方案，解决了将不同的测试模块各自独立设计，会导致电路规模过大，功耗过高，无法集成到一个手持式设备中的难题，控制电路集成了各个测试模块所需要的各种业务产生、数据采集、误码测试、RFC2544测试等功能的。控制来切换千兆与万兆的FPGA配置，从而使用不同的测试功能，这提高了整机的集成度，对减小体积、降低重量起到了很大的作用。模块间相对独立，接口形式标准化，便于生产、调试和维护。

附图说明

[0023] 图1为本发明的系统结构示意图。

[0024] 图2为本发明主控模块操作流程图。

[0025] 图3为本发明流量监测与分析模块原理图。

具体实施方式

[0026] 以下结合附图和具体实施例，对本发明进行详细说明。

[0027] 实施例1

[0028] 如图1所示，

[0029] 本发明的装置特性如下：

[0030] (1)测试接口

[0031] ·接口速率：10Mbps、100Mbps、1Gbps、10Gbps；

[0032] ·电口：10/100/1000Base-T接口，RJ45；

[0033] ·光口：10GE SFP+口，1000Base-X，SFP口，可更换光模块；

[0034] (2)网络功能测试与监测

[0035] ·流量生成，可设置发送速率；

[0036] 可自定义数据帧，支持各种协议数据(MAC、IP、VLAN、MPLS)发送，可插入各种错误；

[0037] ·数据捕获；

[0038] ·监测网络带宽利用率，实时监测和分析网络流量；

[0039] ·数据统计，包括帧速率、单播、多播、IP校验错、FCS错等；

[0040] ·过滤

[0041] 过滤条件：目的MAC地址，源MAC地址；支持32位图形触发/过滤方式；

[0042] ·触发

[0043] 触发条件：目的MAC地址，源MAC地址；支持32位图形触发/过滤方式；

[0044] ·比特误码率测试

[0045] 图形：PRBS215-1，PRBS220-1，PRBS223-1，字图形；

[0046] 误码率：10-2，10-3，10-4，单次误码等；

[0047] (3)网络性能测试

[0048] ·RFC2544测试，包括吞吐量、时延、丢包率、背靠背测试；

[0049] (4)仪器接口：USB、RJ45(10/100Mbps)；

[0050] (5)便携式结构，内部电池/外部直流供电；

[0051] (6)通过TCP/IP网络的远程控制功能；

[0052] 为实现上述目的，本发明采用如下的技术方案：一种万兆以太网测试装置，包括：流量发生模块、流量监测与分析模块、误码测试模块、RFC2544测试模块分别与以太网接口模块相互连接及相互通讯；主控模块与电源模块相互连接及相互通讯后通过数据接口电路与所述以太网接口模块相互连接及相互通讯。

[0053] 本发明的技术方案设计上采用共享的硬件平台和数字化设计，从而解决了将不同的测试模块各自独立设计，会导致电路规模过大，功耗过高，无法集成到一个手持式设备中的难题，本发明以大规模可编程器件作为硬件平台，控制电路集成了各个测试模块所需要的各种业务产生、数据采集、误码测试、RFC2544测试等功能的。由软件控制来切换千兆与万兆的FPGA配置，从而使用不同的测试功能，这提高了整机的集成度，对减小体积、降低重量起到了很大的作用。模块间相对独立，接口形式标准化，便于生产、调试和维护。

[0054] 以太网接口模块完成物理层相关的协议处理，以特定信号形式与FPGA通信。以太网接口模块包括1G以太网接口和10G以太网接口，其中，1G以太网接口包括SFP端口、RJ45端口、千兆以太网收发器；用于1G以太网数据接收；10G以太网接口包括SFP端口及万兆以太网收发器，用于10G以太网数据接收；信号进入以太网接口模块后，被降速以及串并转换，最终形成64bit的并行信号提供给其他模块使用。

[0055] 10G以太网接口采用一种SFP+接口形式的光收发器，通过更换光收发器模块，支持10GBASE-SR、10GBASE-SR、10GBASE-SR标准光纤接口。万兆以太网接口电路采用符合IEEE802.3ae标准规范的以太网物理层收发器，支持10G以太网信号的发送和接收，具有编/解码、线路均衡和时钟恢复功能。输出的信号在变换成XGMII信号后，与FPGA之间进行数据交换。

[0056] 1G以太网接口支持光口和电口，均支持热插拔。电口支持10M/100M/1000M接口速率的测试，采用RJ45连接器形式。光口支持1000M接口速率的测试，采用符合SFP标准的收发模块。千兆以太网接口电路采用符合IEEE802.3、IEEE802.3u、IEEE802.3ab标准规范的以太网物理层收发器，支持10M/100M/1000M以太网信号的自动协商、发送和接收，具有编/解码、线路均衡和时钟恢复功能，与物理层电路通过GMII接口进行通讯，输出的信号以RMII标准格式与FPGA之间进行数据交换。

[0057] 流量发生模块，包括发送状态机和发送电路，其中发送电路包括发送RAM、地址发生器、CRC校验和包封电路。发送RAM存储的各种高层数据，由包封电路中的定时电路控制读出各种高层数据。地址发生器生成MAC地址，包封电路将各种高层数据、MAC地址以及CRC校验打包成MAC帧。之后可以(此处可以的具体解释为可以但非必需)在MAC帧中插入各种不同类型的数据帧错误(即可以在MAC帧中插入各种不同类型的数据帧错误，也可以不在MAC帧中插入各种不同类型的数据帧错误)，二层错误类型包括FCS错误，长帧错误，短帧错误，碎片错误，长帧与FCS错误，三层错误类型包括IPv4首部校验和错误，四层错误类型包括TCP/UDP首部校验和错误。发送状态机是流量发生模块的核心，用于控制整个发送过程。发送状态机的状态主要包括启动状态，不发送状态，发送前导码状态，发送MAC地址状态等；计算发送数据的CRC值，并将CRC值添加到帧校验和字段中；如果发送过程中检测到冲突，就先发送拥塞码，随后停止发送。

[0058] 流量监测与分析模块，包括接收状态机、接收存储电路、DDR接口电路及DDR内存。接收状态机用以控制整个接收电路的工作，数据将被缓存在DDR内存中，通过DDR接口电路及接收存储电路实现对DDR内存的读写操作。

[0059] 如图3所示：流量监测与分析模块，协议类型识别功能用于识别收到的以太网数据的协议类型，结果提供给协议帧统计电路使用。用户在接收数据时，可能会设置各种匹配条件，比如源MAC地址、目的MAC地址等，匹配电路用于将符合条件的以太网数据送给下一级电路处理。地址提取电路可以被认为是一种具体的匹配电路，其仅用来匹配以太网数据中的地址数据。SDRAM用于存放捕获的数据；帧时间同步电路用于检测MAC帧时间是否同步，并产生各种帧定时信号，并进入时标产生电路控制帧中各种数据的识别；过滤电路由各种识别电路和比较器组成，用于将性能统计电路中的性能统计及协议帧统计电路中的协议帧统计进行选择特定的数据进入或不进入捕获缓存电路；触发电路产生各种触发条件，并通过时标产生电路控制帧中各种数据的识别。时间同步包括GPS同步，系统同步。当采用GPS同步时，电路将采用GPS时钟信号作为基准时间，当采用系统同步时，电路将采用当前的系统时间作为基准时间。时标产生电路根据时间同步的结果向数据中插入时标信息。捕获缓存用于临时存储接收到的数据。数据捕获的结果被存储在捕获存储器中，而与该数据相关的时标、序号、状态、长度等信息被存入状态存储器中。状态存储器中的内容指示了对应数据在捕获存储器中的位置，简化软件的处理。上述中实现以太网帧的触发、过滤、捕获，不需要CPU进行干预，从而实现全线速测试能力。

[0060] 误码测试模块，包括图形发生器、图形同步电路，误码检测电路和误码计数电路和误码测试接口电路。其中，图形发生器包括PRBS图形发生器、字图形发生器、本地图形发生器；在发送时，误码检测电路产生的测试图形由包封电路将其替代高层数据，将测试图形装入MAC帧中；在接收时，包封电路提取MAC帧中的测试图形，并将该图形与本地图形同步后进行比较就可以测出比对误码，然后由误码计数电路记录比对误码的个数通过误码测试接口电路提供CPU定时进行读取分析。

[0061] RFC2544测试模块，包括发送电路和接收电路两部分。发送电路将测试帧数据按照帧间隔控制电路和突发控制电路产生的定时生成测试帧数据，测试周期控制电路控制测试帧数据的发送时间，目的地址控制电路用于多端口的RFC2544测试，自动将测试帧数据需要的地址插入测试帧数据中。之后，测试帧数据进入序号时标插入电路被插入序号和时标。发送统计RAM电路对不同地址的帧进行统计。接收部分的测试帧数据识别电路，对收到的测试帧数据进行错误检测，并将其长度所存到一个RAM中，在帧结束时判断实际检测的测试帧数据长度是否与锁存的一致。发送时标提取电路只提取有效时标测试帧数据中的发送时标，接收时标锁存电路则锁存所有测试帧数据的到达时刻，序号提取电路提取测试帧数据中的发送序号，然后配合进行吞吐量测试、时延测试、帧丢失率测试及背靠背测试。

[0062] 主控模块通过数据接口电路与以太网接口模块相互连接及相互通讯，主控模块包括SDRAM、DPRAM和控制逻辑电路组成。CPU选用ARM9，与FPGA之间通过32位的数据总线、32位的地址总线和一些控制信号线相连，与物理层电路的接口通过FPGA实现。CPU主要有两方面的作用：一方面作为本端口测试电路的控制核心，在系统上电时初始化接口上的物理层电路与FPGA，使接口进入正常工作状态。在系统正常工作时，读取FPGA内部各统计寄存器的数据和链路状态；另一方面该处理器通过总线通信，把接口接收到的协议数据包发送给主处理器，供主处理器处理，并从主处理器接收协议数据包，并发送出去。在接口正常工作过程中，微处理器还读取FPGA内部的接收包数、丢包数、各种协议包数、字节数、发送包数等统计数据，并将这些统计信息发送给主处理器，供主处理器处理。

[0063] 主控模块的控制流程如图2所示为：

[0064] 步骤101：系统初始化；

[0065] 步骤102：电路初始化；

[0066] 步骤103：选择测试模块(1G模块或10G模块)

[0067] 步骤104：等待控制命令后，确认命令后确定是否进入步骤105中的具体操作模块模式；

[0068] 步骤105：进入流量发生模块、流量检测与分析模块、误码测试模块、RFC2544测试模块或其他设置。

[0069] 电源模块：包括外部电源供电与管理模块及电池管理模块，用于给外部电源进行供电并进行管理，以及对电池进行管理。

[0070] 应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。