半导体器件和封装半导体管芯的方法

摘要

本发明涉及半导体器件和封装半导体管芯的方法。半导体器件具有半导体晶片。半导体晶片包括多个半导体管芯。绝缘层形成在半导体管芯的有源表面之上。沟槽形成在半导体管芯之间的半导体晶片的非有源区域中。沟槽部分地延伸通过半导体晶片。提供具有粘合层的载体。同时作为单个单元而将半导体管芯设置在粘合层和载体之上。执行背面研磨操作以去除半导体晶片的部分并且暴露沟槽。粘合层在背面研磨操作期间将半导体管芯保持在适当位置。将密封剂沉积在半导体管芯之上以及沉积到沟槽中。去除载体和粘合层。对经封装的半导体管芯清洗并且将经封装的半导体管芯单体化成个体半导体器件。测试半导体器件的电气性能和功能性。

权利要求

1.一种制作半导体器件的方法，包括：

提供包括多个半导体管芯的半导体晶片；

形成包括在所述多个半导体管芯的相邻对之间的所述半导体晶片中的沟槽的多个沟槽；

背面研磨半导体晶片，同时半导体晶片的一部分保留在半导体管芯之间的沟槽之上；

蚀刻半导体晶片以去除在背面研磨之后保留在沟槽上的半导体晶片的所述部分；

将密封剂沉积在所述半导体管芯之上并沉积到所述多个沟槽中；和通过使用锯片切穿密封剂来通过密封剂单体化多个半导体管芯。

2.根据权利要求1所述的方法，还包括在形成所述多个沟槽之后将所述半导体晶片设置在载体之上。

3.根据权利要求2所述的方法，还包括在所述载体之上设置粘合层。

4.一种制作半导体器件的方法，包括：

提供包括多个半导体管芯的半导体晶片，其中所述多个半导体管芯中的每一个包括形成在所述半导体管芯的有源表面之上的接触焊盘；

在所述半导体晶片之上形成绝缘层，其中所述绝缘层的表面与所述接触焊盘的表面共面；

通过所述绝缘层并且部分地通过所述半导体晶片形成多个沟槽，其中在所述多个半导体管芯的每个相邻对之间形成沟槽；

将半导体晶片设置在第一载体之上，其中半导体管芯的有源表面朝向第一载体取向；

背面研磨在沟槽之上的半导体晶片，其中在背面研磨之后的半导体晶片的背表面在半导体管芯之间的沟槽之上延伸；

在背面研磨半导体晶片之后蚀刻在沟槽之上的半导体晶片的背表面，同时半导体晶片的背表面保留在半导体管芯之上；

在所述多个半导体管芯之上并且向所述多个沟槽中沉积密封剂，其中所述密封剂完全填充所述多个半导体管芯的相邻对之间的区域，其中所述密封剂的表面与所述绝缘层的表面和所述接触焊盘的表面共面；

在沉积所述密封剂之后立即固化所述密封剂，其中所述沟槽中的所述密封剂被固化；

在沉积密封剂之后从第一载体去除半导体管芯；

将所述半导体管芯设置在第二载体上，其中所述半导体管芯的有源表面远离所述第二载体取向；

在从第一载体去除半导体管芯之后使用去污或清洁工艺来清洁半导体管芯，以从接触焊盘的表面、绝缘层的表面和密封剂的表面去除颗粒或残留物；和在清洁所述半导体管芯之后，在半导体管芯在第二载体上的情况下，通过密封剂来单体化所述多个半导体管芯。

5.根据权利要求4所述的方法，还包括在所述第一载体之上设置粘合层。

6.根据权利要求4所述的方法，还包括蚀刻在所述沟槽之上的所述半导体晶片的背表面，而不蚀刻在所述半导体管芯之上的半导体晶片的背表面。

7.一种制作半导体器件的方法，包括：

提供包括多个半导体管芯的半导体晶片；

形成包括在所述多个半导体管芯的相邻对之间的沟槽的多个沟槽；

将半导体晶片设置在第一载体之上；

在半导体管芯位于第一载体上时背面研磨半导体晶片以留下半导体管芯的背表面，在背面研磨半导体晶片之后蚀刻半导体晶片以物理分离半导体管芯，同时半导体管芯的背表面保留在半导体管芯之上；

在蚀刻所述半导体晶片之后将密封剂沉积到所述多个沟槽中，其中所述密封剂完全在所述多个半导体管芯的相邻对的侧表面之间延伸；

在沉积所述密封剂之后立即固化所述密封剂；

在沉积密封剂之后从第一载体去除半导体晶片；

将半导体晶片设置在第二载体上，其中半导体管芯的有源表面远离载体取向；

在固化所述密封剂并从所述第一载体去除所述半导体晶片之后，清洁所述半导体管芯的有源表面；和通过在完全固化所述密封剂之后并且在清洁所述半导体管芯的所述有源表面之后切穿所述密封剂，当半导体管芯在第二载体上时，通过密封剂来单体化半导体管芯。

8.根据权利要求7所述的方法，还包括：

在所述第一载体之上形成粘合层；和

将半导体晶片设置在粘合层之上。

9.根据权利要求7所述的方法，还包括仅部分地通过所述半导体晶片形成所述多个沟槽。

10.一种制作半导体器件的方法，包括：

提供包括多个半导体管芯的半导体晶片；

形成包括在所述多个半导体管芯的相邻对之间的沟槽的多个沟槽；

将所述半导体晶片设置在第一载体上，其中所述多个沟槽朝向所述第一载体取向；

背面研磨在所述沟槽之上的半导体晶片，其中在背面研磨之后，半导体晶片的背表面保持在半导体管芯之间的沟槽之上延伸；

在背面研磨半导体晶片之后蚀刻在沟槽之上的半导体晶片的背表面；

当所述半导体管芯位于所述第一载体上时，将密封剂沉积到所述多个沟槽中；

在沉积密封剂之后将半导体管芯设置在第二载体上；和当半导体管芯位于第二载体上时，使用锯片通过密封剂来单体化多个半导体管芯。

11.根据权利要求10所述的方法，还包括在所述第一载体之上形成粘合层。

12.根据权利要求10所述的方法，还包括在沉积所述密封剂之前去除所述半导体晶片的一部分以分离所述多个半导体管芯。

13.根据权利要求10所述的方法，还包括在形成多个沟槽之前在所述多个半导体管芯上形成绝缘层。

14.根据权利要求13所述的方法，其中所述绝缘层的表面与所述密封剂的表面共面。

15.根据权利要求13所述的方法，还包括在所述多个半导体管芯上形成多个接触焊盘，其中所述接触焊盘的表面与所述绝缘层的表面和所述密封剂的表面共面。

说明书

半导体器件和封装半导体管芯的方法

技术领域

[0001] 本发明大体涉及半导体器件，并且更具体地涉及半导体器件和封装半导体管芯的方法。

背景技术

[0002] 通常在现代电子产品中找到半导体器件。半导体器件在电气部件的数目和密度方面变化。分立半导体器件一般包含一种类型的电气部件，例如发光二极管（LED）、小信号晶体管、电阻器、电容器、电感器和功率金属氧化物半导体场效应晶体管（MOSFET）。集成半导体器件典型地包含数百个到数百万个电气部件。集成半导体器件的示例包括微控制器、微
处理器和各种信号处理电路。

[0003] 半导体器件执行各种各样的功能，诸如信号处理、高速计算、传送和接收电磁信号、控制电子器件、将阳光转变成电力、以及创建用于电视显示器的视觉图像。在娱乐、通信、功率转换、网络、计算机和消费者产品的领域中找到半导体器件。还在军事应用、航空、机动车、工业控制器和办公设备中找到半导体器件。

[0004] 半导体器件采用半导体材料的电气性质。半导体材料的结构允许由电场或基电流的施加或者通过掺杂过程来操纵材料的电气传导性。掺杂向半导体材料中引入杂质以操纵
和控制半导体器件的传导性。

[0005] 半导体器件包含有源和无源电气结构。包括双极和场效应晶体管的有源结构控制电流的流动。通过改变掺杂水平以及电场或基电流的施加，晶体管促进或限制电流的流动。
包括电阻器、电容器和电感器的无源结构创建执行各种电气功能所必要的电压与电流之间
的关系。无源和有源结构电气连接以形成电路，其使得半导体器件能够执行高速操作和其
它有用功能。

[0006] 一般使用两个复杂的制造过程即前端制造和后端制造（每一个潜在地涉及数百个步骤）来制造半导体器件。前端制造涉及在半导体晶片的表面上形成多个管芯。每一个半导体管芯典型地相同并且包含通过电气连接有源和无源部件所形成的电路。后端制造涉及从
成品（finished）晶片单体化（singulate）个体半导体管芯并且封装管芯以提供结构支撑、电气互连和环境隔离。如本文中所使用的术语“半导体管芯”是词语的指单数和复数形式二者，并且因而可以是指单个半导体器件和多个半导体器件二者。

[0007] 半导体制造的一个目标是生产更小的半导体器件。更小的器件典型地消耗更少的功率，具有更高的性能，并且可以被更高效地生产。此外，更小的半导体器件具有更小的占用面积（footprint），其对于更小的最终产品而言是所期望的。更小的半导体管芯尺寸可以通过前端过程中的改进而被实现，从而导致具有更小、更高密度的有源和无源部件的半导
体管芯。后端过程通过电气互连和封装材料中的改进而可以导致具有更小占用面积的半导
体器件封装。

[0008] 半导体管芯可能经受损坏或退化，如果半导体管芯的部分暴露于外部元件的话。例如，半导体管芯可能在处置期间或者由于暴露于光而受损或退化。因而，半导体管芯被典型地围起在密封剂内以用于管芯的电气隔离、结构支撑和环境保护。将半导体管芯封装可
以通过将半导体晶片单体化成个体半导体管芯，将半导体管芯单独地安装到载体，以及然
后将密封剂沉积在半导体之上来执行。然而，安装个体半导体管芯增加制造时间，这降低生产量。个体即经单体化的半导体管芯还是易碎的并且可能在附着到载体期间受损。另外，将个体半导体管芯安装到载体可能增加半导体管芯之间的距离和半导体管芯周围的密封剂
量，这引起最终封装尺寸的增加。

发明内容

[0009] 存在封装半导体管芯而同时增加生产量并减小封装尺寸的需要。因而，在一个实施例中，本发明是一种制作半导体器件的方法，包括以下步骤：提供包括多个半导体管芯的半导体晶片；在半导体管芯之间并且部分地通过半导体晶片形成沟槽；将半导体管芯设置
在载体之上；去除半导体晶片的第一部分；以及将密封剂沉积在半导体管芯之上以及沉积
到沟槽中。

[0010] 在另一实施例中，本发明是一种制作半导体器件的方法，包括以下步骤：提供包括多个半导体管芯的半导体晶片；在半导体管芯之间形成沟槽；将半导体管芯设置在载体之上；以及将密封剂沉积到沟槽中。

[0011] 在另一实施例中，本发明是制作半导体器件的方法，包括以下步骤：提供多个半导体管芯；在半导体管芯之间形成沟槽；以及将密封剂沉积到沟槽中。

[0012] 在另一实施例中，本发明是包括载体的半导体器件。半导体晶片被设置在载体之上并且包括由沟槽分离的多个半导体管芯。

附图说明

[0013] 图1a-1m图示了封装半导体管芯的方法；以及

[0014] 图2图示了经封装的半导体管芯。

具体实施方式

[0015] 在参照附图的以下描述中的一个或多个实施例中描述本发明，其中相同标号表示相同或相似的元件。尽管根据用于实现本发明的目的的最佳模式描述了本发明，但是本领
域技术人员将领会到，公开内容意图覆盖如可以被包括在如由随附权利要求和权利要求等
同物所限定的本发明的精神和范围内的可替换、修改和等同物，如由以下公开内容和附图
所支持的随附权利要求和权利要求等同物。

[0016] 半导体器件一般使用以下两个复杂的制造过程来制造：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每一个管芯包含有源和无源电
气部件，其电气连接以形成功能电气电路。有源电气部件（诸如晶体管和二极管）具有控制电流的流动的能力。无源电气部件（诸如电容器、电感器和电阻器）创建执行电气电路功能所必要的电压与电流之间的关系。

[0017] 无源和有源部件通过一系列过程步骤（包括掺杂、沉积、光刻、蚀刻和平面化）而形成在半导体晶片的表面之上。掺杂通过诸如离子注入或热扩展之类的技术而向半导体材料中引入杂质。掺杂过程通过响应于电场或基电流动态地改变半导体材料传导性来修改有源
器件中的半导体材料的电气传导性。晶体管包含变化类型和程度的掺杂的区，其如使得晶
体管能够在施加电场或基电流时促进或限制电流的流动所必要的那样进行布置。

[0018] 有源和无源部件通过具有不同电气性质的材料的层而形成。层可以通过部分地由所沉积的材料类型确定的各种沉积技术来形成。例如，薄膜沉积可以涉及化学气相沉积
（CVD）、物理气相沉积（PVD）、电解电镀以及无电电镀过程。每一个层一般被图案化以形成以下的部分：有源部件、无源部件或者部件之间的电气连接。

[0019] 后端制造是指将成品晶片切割或单体化成个体半导体管芯并且封装半导体管芯以用于结构支撑、电气互连和环境隔离。为了单体化半导体管芯，沿着称为锯切道（saw 
street）或划线的晶片的非功能区刻划和断开晶片。使用激光切割工具或锯片来单体化晶
片。在单体化之后，将个体半导体管芯安装到封装衬底，其包括引脚或接触垫以用于与其它系统部件互连。形成在半导体管芯之上的接触垫然后连接到封装内的接触垫。可以利用传
导层、凸块、柱状凸块、导电膏或引线接合做出电气连接。密封剂或其它模制材料被沉积在封装之上以提供物理支撑和电气隔离。成品封装然后被插入到电气系统中并且使半导体器
件的功能性可用于其它系统部件。

[0020] 图1a示出具有诸如硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅或者用于结构支撑的其它块状半导体材料之类的基底衬底材料102的半导体晶片100。通过如上文所述的非有源、管芯间晶片区域或锯切道106分离的多个半导体管芯或部件104形成在晶片
100上。锯切道106提供切割区域以将半导体晶片100单体化成个体半导体管芯104。

[0021] 图1b示出半导体晶片100的部分的横截面视图。每一个半导体管芯104具有背部或非有源表面108以及有源表面110，其包含被实现为形成在管芯内并且根据管芯的电气设计
和功能而电气互连的有源器件、无源器件、传导层和电介质层的模拟或数字电路。例如，电路可以包括一个或多个晶体管、二极管、以及形成在有源表面110内的其它电路元件，以实现模拟电路或数字电路，诸如数字信号处理器（DSP）、ASIC、MEMS、存储器或者其它信号处理电路。半导体管芯104还可以包含集成无源器件（IPD），诸如电感器、电容器和电阻器，以用于射频（RF）信号处理。

[0022] 电气传导层112使用PVD、CVD、电解电镀、无电电镀过程或者其它适当的金属沉积过程而形成在有源表面110之上。传导层112包括下述各项的一个或多个层：铝（Al）、铜
（Cu）、锡（Sn）、镍（Ni）、金（Au）、银（Ag）、钯（Pd）、SnAg、SnAgCu、CuNi、CuNiAu、CuNiPdAu、或者其它适当的电气传导材料或者其组合。传导层112作为电气连接到有源表面110上的电路的
接触垫而操作。接触垫112促进半导体管芯104内的有源电路与外部器件例如印刷电路板
（PCB）之间的电气互连。

[0023] 绝缘或钝化层114使用PVD、CVD、丝网印刷、旋涂、喷涂、烧结或者热学氧化而形成在有源表面110之上以及接触垫112周围。绝缘层114包含下述各项的一个或多个层：二氧化硅（SiO2）、氮化硅（Si3N4）、氮氧化硅（SiON）、五氧化二钽（Ta2O5）、氧化铝（Al2O3）、氧化铪（HfO2）、苯并环丁烯（BCB）、聚酰亚胺（PI）、聚苯并恶唑（PBO）、聚合物、阻焊剂、或者具有类似绝缘和结构性质的其它材料。绝缘层114覆盖有源表面110并且提供针对有源表面110的保护。绝缘层114围绕接触垫112并且提供电气隔离。将接触垫112的部分从绝缘层114暴露
以允许到半导体管芯104的随后电气连接。

[0024] 在图1c中，使用切割工具118在晶片100中形成多个沟槽或开口116。在一个实施例中，使用深反应离子蚀刻（DRIE）来形成沟槽116。沟槽116还可以使用激光直接烧蚀（LDA）、机械钻孔、等离子体蚀刻或者其它适当的过程而形成。沟槽116形成在锯切道106中的半导
体管芯104之间。沟槽116形成为围绕半导体管芯104周围的外围区中的半导体管芯104。沟
槽116通过绝缘层114和基底衬底材料102而形成。沟槽116仅部分地延伸通过半导体晶片
100使得基底衬底材料102的部分剩余在半导体晶片100的表面108与沟槽116的底部表面
119之间。半导体管芯104保持通过锯切道106中所剩余（即在表面119与表面108之间）的基底衬底材料102的部分而连接到彼此。

[0025] 图1d示出包含牺牲基底衬底材料，诸如硅、聚合物、氧化铍、玻璃、或者用于结构支撑的其它适当的低成本刚性材料的载体或临时衬底120的部分的横截面视图。粘合层122形成在载体120之上作为临时结合膜、蚀刻停止层、热释放层或者UV释放层。在一个实施例中，粘合层122是附着到载体120的表面的双面胶。可替换地，粘合层122可以使用旋涂、层压、锡膏印刷或者其它适当的施加过程而形成在载体120的表面上。

[0026] 将半导体晶片100设置在粘合层122和载体120之上，其中半导体管芯104的有源表面110和沟槽116朝向载体取向。半导体管芯104通过半导体管芯104之间所剩余的部分锯切
道106而被连接或保持在一起。半导体管芯104之间所剩余的锯切道106的部分允许晶片100
的半导体管芯104作为单个单元被安装。作为单个单元将半导体管芯104设置在载体120之
上允许在单个步骤中同时安装半导体管芯104。

[0027] 图1e示出设置在粘合层122和载体120上的半导体管芯104。在将半导体晶片100安装到载体120之后，表面108经受使用研磨机124的背面研磨操作。背面研磨操作从表面108
去除基底衬底材料102的部分并且暴露沟槽116。背面研磨操作去除覆盖沟槽116的锯切道
106的部分并且减薄或减小半导体管芯104的厚度。基底衬底材料102从背表面108的去除留
下具有新的背表面130的半导体管芯104。可替换地，可以使用LDA、蚀刻、抛光、化学机械平面化（CMP）或者其它适当的去除过程来减薄半导体管芯104并且使沟槽116露出。背面研磨操作单体化半导体管芯104，即在背面研磨之后，半导体管芯104不再通过基底衬底材料102彼此连接。半导体管芯104通过粘合层122在背面研磨期间以及在单体化之后（即在背面研
磨之后）保持在适当位置。

[0028] 图1f示出在背面研磨操作之后的半导体管芯104。半导体管芯104之间的空间由沟槽116创建使得经单体化的半导体管芯104之间的宽度W1等于沟槽116的宽度。

[0029] 图1g-1j示出单体化半导体管芯104的可替换方法。从图1d继续，图1g示出设置在粘合层122和载体120之上的晶片100，其中沟槽116和半导体管芯104的有源表面110朝向载
体取向。半导体管芯104通过晶片100的表面108和沟槽116的表面119之间所剩余的锯切道
106的部分而连接。半导体管芯104之间所剩余的锯切道106的部分允许在载体120之上作为
单个单元同时安装半导体管芯104。

[0030] 在图1h中，半导体晶片100的表面108经受背面研磨操作以去除基底衬底材料102的部分。研磨机126从表面108去除基底衬底材料102并且创建新的背表面128。背面研磨操
作不暴露沟槽116。在背面研磨操作之后，半导体管芯104保持通过锯切道106中的基底衬底材料102的部分而连接。在一个实施例中，在背面研磨之后，30-40微米的基底衬底材料102剩余在晶片100的新的背表面128和沟槽116的表面119之间。

[0031] 图1i示出在背面研磨操作之后的晶片100。晶片100的表面128和沟槽116的表面119之间所剩余的基底衬底材料102的部分在背面研磨操作期间支撑并且强化半导体管芯
104。连接半导体管芯104的基底衬底材料102的部分减轻放在半导体管芯104上的研磨应
力。减小半导体管芯104上的研磨应力减少了半导体管芯104在背面研磨操作期间受损的可
能性，这增加了功能半导体管芯104的可靠性和生产量。

[0032] 连接半导体管芯104的锯切道106的部分还允许沟槽116在研磨操作期间保持被覆盖。使沟槽116未暴露防止研磨碎屑，例如基底衬底材料102的颗粒，落入到沟槽116中。防止研磨碎屑进入沟槽116消除了针对沟槽116的研磨后清洗的需要。消除研磨后清洗过程减少
了制造时间和成本。

[0033] 在图1j中，锯切道106的剩余部分使用等离子体蚀刻、DRIE或者其它适当的蚀刻规程而被去除。从锯切道106去除基底衬底材料102的最终部分暴露沟槽116并且单体化半导
体管芯104。用于暴露沟槽116的蚀刻操作还可以去除背表面128的部分以便进一步减薄半
导体管芯104。粘合层122既在背面研磨和蚀刻过程期间又在在单体化之后（即在蚀刻之后）将半导体管芯104保持在适当位置。半导体管芯104之间的空间由沟槽116创建使得经单体
化的半导体管芯104之间的宽度W1等于沟槽116的宽度。

[0034] 从图1f继续，图1k示出沉积在半导体管芯104、粘合层122和载体120之上的密封剂或模制化合物132。密封剂132使用丝网印刷、喷涂、锡膏印刷、压缩模制、转移模制、液体密封剂模制、真空层压、旋涂或者其它适当的施加方法而被沉积在半导体管芯104之上以及在半导体管芯104周围。密封剂132覆盖半导体管芯104的四个侧表面和背表面130。密封剂132包括聚合物复合材料，诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯或者具有
适当填充物的聚合物。密封剂132是非传导的并且在环境上保护半导体器件免受外部元件
和污染物的影响。将密封剂132沉积在由沟槽116创建的空间中的半导体管芯104之间。沟槽
116允许密封剂132在半导体管芯104的侧表面之上和在半导体管芯104的侧表面周围流动。
可以在沉积之后立即固化或者在制造过程中随后固化密封剂132。

[0035] 在图1l中，通过化学蚀刻、机械剥离、CMP、机械研磨、热烤、UV光、激光扫描或者湿法脱模而去除载体120和粘合层122。去除载体120和粘合层122暴露绝缘层114、接触垫112和密封剂132的表面134。密封剂132的表面134与绝缘层114和接触垫112的表面共面。将半
导体管芯104通过密封剂132保持在一起。密封剂132提供结构支撑并且在随后的制造期间
保护半导体管芯104。

[0036] 在去除载体120和粘合层122之后，经封装的半导体管芯104经受表面沾污去除或清洗过程以从绝缘层114、接触垫112和密封剂132的表面134去除任何颗粒或残留物。清洗
过程可以包括离心喷射干燥（SRD）过程、等离子体清洗过程、干法清洗过程、湿法清洗过程或者其组合。

[0037] 在图1m中，将切分带或支撑载体136施加在经封装的半导体管芯104之上。经封装的半导体管芯104然后使用锯片或激光切割工具138而被单体化成个体半导体器件或封装
140。切割工具138切穿设置在半导体管芯104之间的密封剂132。切分带136在单体化期间支撑半导体管芯104。在单体化之后，密封剂132剩余在半导体管芯104的四个侧表面之上。

[0038] 半导体器件140内的有源和无源部件经受针对电气性能和电路功能的测试。测试可以包括电路功能性、引线完整性、电阻性、连续性、可靠性、结深度、静电放电（ESD）、RF性能、驱动电流、阈值电流、漏电流以及特定于部件类型的操作参数。检查和测试使得能够将通过的半导体器件140指定为已知良好的。然后使用例如压纹带卷而卷起已知良好的器件。
经卷起的半导体器件140然后被发出以用于另外的处理或者并入到其它电气器件和系统
中。

[0039] 图2示出在单体化之后的半导体器件140。接触垫112电气连接到半导体管芯104的有源表面110上的电路并且促进外部器件（例如PCB）与半导体器件140之间的随后连接。将绝缘层114设置在有源表面110之上以及接触垫112周围以用于保护和电气隔离。将密封剂
132设置在半导体管芯104的背表面130和四个侧表面之上。密封剂132提供机械保护、电气
隔离以及防止由于暴露给来自光或其它发射的光子所致的退化的保护。密封剂132在环境
上保护半导体管芯104免受外部元件和污染物的影响。

[0040] 半导体器件140的生产量被增加，因为半导体管芯104被设置在载体120之上作为单个晶片或单元。将半导体管芯104设置在载体120之上作为单个单元简化了制造并且消除
了针对将半导体管芯104单独地安装于载体的需要。安装半导体管芯104同时减少制造时
间，这增大生产量并且降低成本。在半导体管芯仍以晶片形式的同时即在半导体管芯仍通
过基底衬底材料102连接的同时安装半导体管芯104强化并且增大半导体管芯104在安装期
间的鲁棒性。所连接的半导体管芯得到更多支撑并且因而不太可能在附着到载体120期间
受损。粘合层122在背面研磨操作期间将半导体管芯104保持在适当位置。粘合层122还在密封剂132的沉积期间维持半导体管芯104之间的对准和间隔。

[0041] 以预成型的沟槽116安装所连接的半导体管芯104增大载体120之上的半导体管芯104的对准精度和间隔一致性。密封剂132由于半导体管芯104之间的一致性间隔而可以更
均匀地分布在半导体管芯104之上以及在半导体管芯104周围。半导体管芯104之间的一致
性间隔以及均匀量的密封剂允许半导体器件140的单体化期间的增大精度。精确的单体化
创建统一的半导体器件140并且降低在单体化期间对半导体管芯104损坏的可能性。

[0042] 经封装的半导体管芯104以小的占用面积制作鲁棒的半导体器件140。当半导体管芯104被安装到载体120时，由于半导体管芯104之间的基底衬底材料102的存在，所以半导
体管芯104得到更多支撑并且经受较小应力。在单体化半导体管芯104之后，将密封剂132沉积在半导体管芯104之上以及在半导体管芯104周围以在随后的处置和制造期间保护和支
撑半导体管芯104。因而，良好半导体器件140的总体功能性和数目由于半导体管芯104既在制造过程期间又在制造过程之后不太容易受损而增大。

[0043] 尽管已经详细说明了本发明的一个或多个实施例，但是本领域技术人员将领会到，在不脱离如在所附权利要求中阐述的本发明的范围的情况下，可以做出对那些实施例
的修改和适配。