一种AlGaInP基发光二极管芯片及其制作方法

摘要

本发明公开了一种AlGaInP基发光二极管芯片及其制作方法，属于半导体技术领域。所述制作方法包括：在衬底上依次形成N型缓冲层、N型腐蚀停层、N型欧姆接触层、N型电流扩展层、N型限制层、有源层、P型限制层、P型电流扩展层、反射镜层、粘结层；通过粘结层键合到基板上；去除衬底、N型缓冲层、N型腐蚀停层；形成N型扩展电极，并去除多余的N型欧姆接触层；依次沉积SiO2层和ITO薄膜；使用盐酸溶液对ITO薄膜进行湿法腐蚀，形成ITO纳米柱阵列；利用ITO纳米柱阵列形成SiO2纳米柱阵列；利用SiO2纳米柱阵列在N型电流扩展层表面形成纳米柱阵列；形成透明导电膜。本发明提高了光提取效率和均匀性。

权利要求

1.一种AlGaInP基发光二极管芯片的制作方法，其特征在于，所述制作方法包括：在GaAs衬底上依次形成N型GaAs缓冲层、N型GaInP腐蚀停层、N型GaAs欧姆接触层、N型AlGaInP电流扩展层、N型AlInP限制层、有源层、P型AlInP限制层、P型GaP电流扩展层、反射镜层、粘结层；

通过所述粘结层将所述反射镜层键合到基板上；

去除所述GaAs衬底、所述N型GaAs缓冲层、所述N型GaInP腐蚀停层；

在所述N型GaAs欧姆接触层上形成N型扩展电极，并去除所述N型GaAs欧姆接触层中表面没有形成所述N型扩展电极的部分；

在所述N型AlGaInP电流扩展层上依次沉积SiO2层和ITO薄膜；

使用盐酸溶液对所述ITO薄膜进行湿法腐蚀，形成ITO纳米柱阵列；

利用所述ITO纳米柱阵列作为掩膜刻蚀所述SiO2层，形成SiO2纳米柱阵列；

利用所述SiO2纳米柱阵列作为掩膜刻蚀所述N型AlGaInP电流扩展层，在所述N型AlGaInP电流扩展层表面形成纳米柱阵列；

在所述N型AlGaInP电流扩展层上形成透明导电膜。

2.根据权利要求1所述的制作方法，其特征在于，所述在所述N型GaAs欧姆接触层上形成N型扩展电极，并去除所述N型GaAs欧姆接触层中表面没有形成所述N型扩展电极的部分，包括：在所述N型GaAs欧姆接触层上旋涂第一层光刻胶；

采用光刻工艺去除所述N型扩展电极所在区域的所述第一层光刻胶；

在所述第一层光刻胶和露出的所述N型GaAs欧姆接触层上蒸镀金属层；

去除所述第一层光刻胶和沉积在所述第一层光刻胶上的所述金属层，形成所述N型扩展电极；

在所述N型扩展电极和所述N型GaAs欧姆接触层上旋涂第二层光刻胶；

采用光刻工艺去除所述N型扩展电极以外区域的所述第二层光刻胶；

对露出的所述N型GaAs欧姆接触层进行刻蚀，去除所述N型GaAs欧姆接触层中表面没有形成所述N型扩展电极的部分。

3.根据权利要求2所述的制作方法，其特征在于，所述在所述N型AlGaInP电流扩展层上依次沉积SiO2层和ITO薄膜，包括：在所述第二层光刻胶和所述N型AlGaInP电流扩展层上依次沉积SiO2层和ITO薄膜；

去除所述第二层光刻胶和沉积在所述第二层光刻胶上的SiO2层和ITO薄膜。

4.根据权利要求1～3任一项所述的制作方法，其特征在于，所述利用所述ITO纳米柱阵列作为掩膜刻蚀所述SiO2层，形成SiO2纳米柱阵列，包括：在所述ITO纳米柱阵列的保护下，使用CHF3气体、CF4气体或者CF4和H2的混合气体对所述SiO2层进行反应离子刻蚀，形成SiO2纳米柱阵列。

5.根据权利要求1～3任一项所述的制作方法，其特征在于，所述利用所述SiO2纳米柱阵列作为掩膜刻蚀所述N型AlGaInP电流扩展层，在所述N型AlGaInP电流扩展层表面形成纳米柱阵列，包括：在所述SiO2纳米柱阵列的保护下，使用HBr和Ar的混合气体对所述N型AlGaInP电流扩展层进行感应耦合等离子体刻蚀。

6.根据权利要求1～3任一项所述的制作方法，其特征在于，在所述N型AlGaInP电流扩展层上形成透明导电膜之前，所述制作方法还包括：使用氢氧化钾溶液或者氢氟酸溶液去除残留的所述SiO2纳米柱阵列。

7.根据权利要求1～3任一项所述的制作方法，其特征在于，所述在所述N型AlGaInP电流扩展层上形成透明导电膜，包括：使用低速旋涂法在所述N型AlGaInP电流扩展层上形成透明导电膜。

说明书

一种AlGaInP基发光二极管芯片及其制作方法

技术领域

[0001] 本发明涉及半导体技术领域，特别涉及一种AlGaInP基发光二极管芯片及其制作方法。

背景技术

[0002] AlGaInP基发光二极管(Light Emiting Diode，简称LED)已广泛应用于汽车照明、全彩显示屏和可见光通讯等领域。

[0003] AlGaInP基LED芯片自下而上包括基板、以及依次层叠在基板上的粘结层、反射镜层、P型GaP电流扩展层、P型AlInP限制层、有源层、N型AlInP限制层、N型AlGaInP电流扩展层。

[0004] 在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

[0005] AlGaInP的折射率(约为2.9)与空气的折射率相差很大，AlGaInP基LED和空气的交界面的全反射临界角约为20°，有源层产生的光仅有很小一部分(约3％)可以射出到空气中。目前普遍使用表面粗化的方法来提高光提取效率，但是粗化所使用的掩膜版很难做到纳米级尺寸，不能准确控制掩膜的尺寸和均匀性，表面粗化的效果不一致，光提取效率的提高不均匀。

发明内容

[0006] 为了解决现有技术的问题，本发明实施例提供了一种AlGaInP基发光二极管芯片及其制作方法。所述技术方案如下：

[0007] 一方面，本发明实施例提供了一种AlGaInP基发光二极管芯片的制作方法，所述制作方法包括：

[0008] 在GaAs衬底上依次形成N型GaAs缓冲层、N型GaInP腐蚀停层、N型GaAs欧姆接触层、N型AlGaInP电流扩展层、N型AlInP限制层、有源层、P型AlInP限制层、P型GaP电流扩展层、反射镜层、粘结层；

[0009] 通过所述粘结层将所述反射镜层键合到基板上；

[0010] 去除所述GaAs衬底、所述N型GaAs缓冲层、所述N型GaInP腐蚀停层；

[0011] 在所述N型GaAs欧姆接触层上形成N型扩展电极，并去除所述N型GaAs欧姆接触层中表面没有形成所述N型扩展电极的部分；

[0012] 在所述N型AlGaInP电流扩展层上依次沉积SiO2层和ITO薄膜；

[0013] 使用盐酸溶液对所述ITO薄膜进行湿法腐蚀，形成ITO纳米柱阵列；

[0014] 利用所述ITO纳米柱阵列作为掩膜刻蚀所述SiO2层，形成SiO2纳米柱阵列；

[0015] 利用所述SiO2纳米柱阵列作为掩膜刻蚀所述N型AlGaInP电流扩展层，在所述N型AlGaInP电流扩展层表面形成纳米柱阵列；

[0016] 在所述N型AlGaInP电流扩展层上形成透明导电膜。

[0017] 可选地，所述在所述N型GaAs欧姆接触层上形成N型扩展电极，并去除所述N型GaAs欧姆接触层中表面没有形成所述N型扩展电极的部分，包括：

[0018] 在所述N型GaAs欧姆接触层上旋涂第一层光刻胶；

[0019] 采用光刻工艺去除所述N型扩展电极所在区域的所述第一层光刻胶；

[0020] 在所述第一层光刻胶和露出的所述N型GaAs欧姆接触层上蒸镀金属层；

[0021] 去除所述第一层光刻胶和沉积在所述第一层光刻胶上的所述金属层，形成所述N型扩展电极；

[0022] 在所述N型扩展电极和所述N型GaAs欧姆接触层上旋涂第二层光刻胶；

[0023] 采用光刻工艺去除所述N型扩展电极以外区域的所述第二层光刻胶；

[0024] 对露出的所述N型GaAs欧姆接触层进行刻蚀，去除所述N型GaAs欧姆接触层中表面没有形成所述N型扩展电极的部分。

[0025] 优选地，所述在所述N型AlGaInP电流扩展层上依次沉积SiO2层和ITO薄膜，包括：

[0026] 在所述第二层光刻胶和所述N型AlGaInP电流扩展层上依次沉积SiO2层和ITO薄膜；

[0027] 去除所述第二层光刻胶和沉积在所述第二层光刻胶上的SiO2层和ITO薄膜。

[0028] 可选地，所述利用所述ITO纳米柱阵列作为掩膜刻蚀所述SiO2层，形成SiO2纳米柱阵列，包括：

[0029] 在所述ITO纳米柱阵列的保护下，使用CHF3气体、CF4气体或者CF4和H2的混合气体对所述SiO2层进行反应离子刻蚀，形成SiO2纳米柱阵列。

[0030] 可选地，所述利用所述SiO2纳米柱阵列作为掩膜刻蚀所述N型AlGaInP电流扩展层，在所述N型AlGaInP电流扩展层表面形成纳米柱阵列，包括：

[0031] 在所述SiO2纳米柱阵列的保护下，使用HBr和Ar的混合气体对所述N型AlGaInP电流扩展层进行感应耦合等离子体刻蚀。

[0032] 可选地，在所述N型AlGaInP电流扩展层上形成透明导电膜之前，所述制作方法还包括：

[0033] 使用氢氧化钾溶液或者氢氟酸溶液去除残留的所述SiO2纳米柱阵列。

[0034] 可选地，所述在所述N型AlGaInP电流扩展层上形成透明导电膜，包括：

[0035] 使用低速旋涂法在所述N型AlGaInP电流扩展层上形成透明导电膜。

[0036] 另一方面，本发明实施例提供了一种AlGaInP基发光二极管芯片，所述AlGaInP基发光二极管芯片包括基板、以及依次层叠在所述基板上的粘结层、反射镜层、P型GaP电流扩展层、P型AlInP限制层、有源层、N型AlInP限制层、N型AlGaInP电流扩展层，N型扩展电极通过N型GaAs欧姆接触层设置在所述N型AlGaInP电流扩展层上，透明导电膜铺设在所述N型AlGaInP电流扩展层上，所述N型AlGaInP电流扩展层与所述透明导电膜接触的表面为纳米柱阵列。

[0037] 可选地，所述纳米柱阵列包括若干纳米柱，所述纳米柱的直径为100～300nm，所述纳米柱的高度为300～500nm，相邻两个所述纳米柱的间距为1～2μm。

[0038] 可选地，所述透明导电膜为Ag纳米线。

[0039] 本发明实施例提供的技术方案带来的有益效果是：

[0040] 通过在N型AlGaInP电流扩展层表面形成纳米柱阵列，增加了出射光的临界角，减少了全反射，增大了光子从LED芯片和空气的交界面逸出的几率，大大提高了LED芯片的光提取效率和均匀性。而且透明导电膜使电流在纳米柱阵列的形成区域扩展均匀，弥补了横向电流受阻隔的问题，同时透明导电膜的透光性较高，可以使光更多地从LED芯片中逸出。

附图说明

[0041] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0042] 图1是本发明实施例一提供的一种AlGaInP基发光二极管芯片的制作方法的流程图；

[0043] 图2a-图2i是本发明实施例一提供的AlGaInP基发光二极管芯片制作过程中的结构示意图；

[0044] 图3是本发明实施例二提供的一种AlGaInP基发光二极管芯片的结构示意图。

具体实施方式

[0045] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

[0046] 实施例一

[0047] 本发明实施例提供了一种AlGaInP基发光二极管芯片的制作方法，参见图1，该制作方法包括：

[0048] 步骤101：在GaAs衬底上依次形成N型GaAs缓冲层、N型GaInP腐蚀停层、N型GaAs欧姆接触层、N型AlGaInP电流扩展层、N型AlInP限制层、有源层、P型AlInP限制层、P型GaP电流扩展层、反射镜层、粘结层。

[0049] 图2a为步骤101执行之后的LED芯片的结构示意图。其中，1为GaAs衬底，2为N型GaAs缓冲层，3为N型GaInP腐蚀停层，4为N型GaAs欧姆接触层，5为N型AlGaInP电流扩展层，6为N型AlInP限制层，7为有源层，8为P型AlInP限制层，9为P型GaP电流扩展层，10为反射镜层，11为粘结层。

[0050] 具体地，该步骤101可以包括：

[0051] 采用金属有机化学气相沉积法(英文：Metal-organic  Chemical Vapor Deposition，简称：MOCVD)在GaAs衬底上依次生长N型GaAs缓冲层、N型GaInP腐蚀停层、N型GaAs欧姆接触层、N型AlGaInP电流扩展层、N型AlInP限制层、有源层、P型AlInP限制层、P型GaP电流扩展层；

[0052] 在P型GaP电流扩展层上依次沉积反射镜层、粘结层。

[0053] 可选地，形成反射镜层，可以包括：

[0054] 在P型GaP电流扩展层上蒸镀反射镜层；

[0055] 在350℃下退火一分钟，确保反射镜层与P型GaP电流扩展层形成欧姆接触。

[0056] 可选地，粘结层的材料可以为Ag或者Au，厚度可以为1～2μm。

[0057] 可选地，反射镜层可以包括交替层叠的第一子层和第二子层，第一子层的材料可以为SiO2，厚度可以为15～20nm；第二子层的材料可以为Ag、Au或者Al，厚度可以为300～400nm。

[0058] 可选地，P型GaP电流扩展层的生长温度可以为670～685℃，厚度可以为1.5～2.5μm，Ⅴ/Ⅲ比可以为20～30，掺杂浓度可以为2e18～5e18。

[0059] 可选地，P型AlInP限制层的生长温度可以为670～685℃，厚度可以为250～350nm，Ⅴ/Ⅲ比可以为20～30，掺杂浓度可以为8e17～1e18。

[0060] 可选地，有源层的生长温度可以为670～685℃，厚度可以为150～200nm，Ⅴ/Ⅲ比可以为20～30。有源层7包括交替层叠的量子阱层和量子垒层，量子垒层的层数与量子阱层的层数相同，量子阱层的层数可以为12～18层。

[0061] 可选地，N型AlInP限制层的生长温度可以为670～685℃，厚度可以为250～350nm，Ⅴ/Ⅲ比可以为20～30，掺杂浓度可以为1e18～2e18。

[0062] 可选地，N型AlGaInP电流扩展层的生长温度可以为670～685℃，厚度可以为2.5～3.5μm，Ⅴ/Ⅲ比可以为20～30，掺杂浓度可以为1e18～2e18。

[0063] 可选地，N型GaAs欧姆接触层的生长温度可以为650～670℃，厚度可以为30～60nm，Ⅴ/Ⅲ比可以为20～30，掺杂浓度可以为4e18～6e18。

[0064] 可选地，N型GaInP腐蚀停层的生长温度可以为650～670℃，厚度可以为200～300nm，Ⅴ/Ⅲ比可以为20～30。

[0065] 可选地，N型GaAs缓冲层的生长温度可以为650～670℃，厚度可以为150～300nm，Ⅴ/Ⅲ比可以为20～30。

[0066] 其中，Ⅴ/Ⅲ比为Ⅴ价原子和Ⅲ价原子的摩尔质量比，AeB表示A*10B。

[0067] 步骤102：通过粘结层将反射镜层键合到基板上。

[0068] 图2b为步骤102执行之后的LED芯片的结构示意图。其中，1为GaAs衬底，2为N型GaAs缓冲层，3为N型GaInP腐蚀停层，4为N型GaAs欧姆接触层，5为N型AlGaInP电流扩展层，6为N型AlInP限制层，7为有源层，8为P型AlInP限制层，9为P型GaP电流扩展层，10为反射镜层，11为粘结层，12为基板。

[0069] 具体地，该步骤102可以包括：

[0070] 在350℃的N2环境下通过粘结层将反射镜层和基板键合1分钟。

[0071] 可选地，基板的材料可以采用硅或者蓝宝石。

[0072] 需要说明的是，基板对芯片起到固定和支撑的作用。硅和蓝宝石材料的导热率高，有利于解决大功率高亮度AlGaInP基LED芯片的散热问题。另外，硅或蓝宝石基板对量子阱层发出的光无吸收，可以有效提高外量子效率。

[0073] 步骤103：去除GaAs衬底、N型GaAs缓冲层、N型GaInP腐蚀停层。

[0074] 图2c为步骤103执行之后的LED芯片的结构示意图。其中，4为N型GaAs欧姆接触层，5为N型AlGaInP电流扩展层，6为N型AlInP限制层，7为有源层，8为P型AlInP限制层，9为P型GaP电流扩展层，10为反射镜层，11为粘结层，12为基板。

[0075] 具体地，该步骤103可以包括:

[0076] 使用氨水和双氧水(体积比可以为1：5)的混合溶液去除GaAs衬底和N型GaAs缓冲层；

[0077] 使用盐酸和磷酸(体积比可以为1：2)的混合溶液去除N型GaInP腐蚀停层。

[0078] 步骤104：在N型GaAs欧姆接触层上形成N型扩展电极，并去除N型GaAs欧姆接触层中表面没有形成N型扩展电极的部分。

[0079] 图2d为步骤104执行之后的LED芯片的结构示意图。其中，4为N型GaAs欧姆接触层，5为N型AlGaInP电流扩展层，6为N型AlInP限制层，7为有源层，8为P型AlInP限制层，9为P型GaP电流扩展层，10为反射镜层，11为粘结层，12为基板，13为N型扩展电极。

[0080] 具体地，该步骤104可以包括：

[0081] 在N型GaAs欧姆接触层上旋涂第一层光刻胶；

[0082] 对第一层光刻胶进行软烘、曝光、显影，去除N型扩展电极所在区域的第一层光刻胶；

[0083] 在露出的N型GaAs欧姆接触层和第一层光刻胶上蒸镀金属层；

[0084] 使用去胶溶液溶解第一层光刻胶，沉积在第一层光刻胶上的金属层脱落在去胶溶液中，形成N型扩展电极；

[0085] 在N型扩展电极和N型GaAs欧姆接触层上旋涂第二层光刻胶；

[0086] 对第二层光刻胶进行软烘、曝光、显影，去除N型扩展电极以外区域的第二层光刻胶；

[0087] 采用磷酸、双氧水和水的混合溶液(体积比可以为1:2:2)对露出的N型GaAs欧姆接触层进行刻蚀，去除N型GaAs欧姆接触层中表面没有形成N型扩展电极的部分。

[0088] 需要说明的是，软烘、曝光、显影为光刻工艺的步骤；在去除光刻胶的同时，光刻胶上的沉积层(如沉积在第一层光刻胶上的金属层)也随之去除。

[0089] 具体地，N型扩展电极可以包括依次层叠的底层和顶层，底层的材料可以采用Ni、Ge或者Au，厚度可以为50～100nm；顶层的材料可以采用Au，厚度可以为100～200nm。

[0090] 步骤105：在N型AlGaInP电流扩展层上依次沉积SiO2层和氧化铟锡(英文：Indium tin oxide，简称：ITO)薄膜。

[0091] 图2e为步骤105执行之后的LED芯片的结构示意图。其中，4为N型GaAs欧姆接触层，5为N型AlGaInP电流扩展层，6为N型AlInP限制层，7为有源层，8为P型AlInP限制层，9为P型GaP电流扩展层，10为反射镜层，11为粘结层，12为基板，13为N型扩展电极，14为SiO2层，15为ITO薄膜。

[0092] 具体地，该步骤105可以包括：

[0093] 使用等离子体增强化学气相沉积法(英文：Plasma Enhanced Chemical Vapor Deposition，简称：PECVD)在第二层光刻胶和N型AlGaInP电流扩展层上沉积SiO2层；

[0094] 使用电子束蒸发法在SiO2层上蒸镀ITO薄膜；

[0095] 使用去胶溶液溶解第二层光刻胶，沉积在第二层光刻胶上的SiO2层和ITO薄膜脱落在去胶溶液中。

[0096] 步骤106：使用盐酸溶液对ITO薄膜进行湿法腐蚀，形成ITO纳米柱阵列。

[0097] 图2f为步骤106执行之后的LED芯片的结构示意图。其中，13为N型扩展电极，14为SiO2层，15为ITO薄膜。

[0098] 在具体实现中，ITO是In2O3和SnO2的混合物，两者的质量比为9:1。ITO以非晶态氧化铟锡为基础，因此ITO本身为金属非晶基体。当ITO接触盐酸时，其中的In2O3和盐酸反应被溶解，SnO2分子在范德华力的作用下自发聚集形成很多个纳米级晶相，即自组装形成ITO纳米柱阵列。其中，自组装是指基本结构单元(原子、分子、纳米材料等)通过非共价键的相互作用自发形成有序结构的一种技术。

[0099] 步骤107：利用ITO纳米柱阵列作为掩膜刻蚀SiO2层，形成SiO2纳米柱阵列。

[0100] 图2g为步骤107执行之后的LED芯片的结构示意图。其中，4为N型GaAs欧姆接触层，5为N型AlGaInP电流扩展层，6为N型AlInP限制层，7为有源层，8为P型AlInP限制层，9为P型GaP电流扩展层，10为反射镜层，11为粘结层，12为基板，13为N型扩展电极，14为SiO2层。

[0101] 具体地，该步骤107可以包括：

[0102] 在ITO纳米柱阵列的保护下，使用CHF3气体、CF4气体或者CF4和H2的混合气体对SiO2层进行反应离子刻蚀(英文：Reactive Ion Etching，简称：RIE)，形成SiO2纳米柱阵列。

[0103] 步骤108：利用SiO2纳米柱阵列作为掩膜刻蚀N型AlGaInP电流扩展层，在N型AlGaInP电流扩展层表面形成纳米柱阵列。

[0104] 图2h为步骤108执行之后的LED芯片的结构示意图。其中，4为N型GaAs欧姆接触层，5为N型AlGaInP电流扩展层，6为N型AlInP限制层，7为有源层，8为P型AlInP限制层，9为P型GaP电流扩展层，10为反射镜层，11为粘结层，12为基板，13为N型扩展电极。

[0105] 具体地，该步骤108可以包括：

[0106] 在SiO2纳米柱阵列的保护下，使用HBr和Ar的混合气体对N型AlGaInP电流扩展层进行感应耦合等离子体(英文：Inductively Coupled Plasma，简称：ICP)刻蚀。

[0107] 可选地，纳米柱阵列可以包括若干纳米柱，纳米柱的直径可以为100～300nm，纳米柱的高度可以为300～500nm，相邻两个纳米柱的间距可以为1～2μm。

[0108] 需要说明的是，随着ICP刻蚀时间的增加，HBr和Ar的混合气体不会明显腐蚀纳米柱的侧壁，即纳米柱的直径和密度不会发生改变。

[0109] 步骤109：去除残留的SiO2纳米柱阵列。该步骤109为可选步骤。

[0110] 具体地，该步骤109可以包括：

[0111] 使用氢氧化钾溶液或者氢氟酸溶液去除残留的SiO2纳米柱阵列。

[0112] 步骤110：在N型AlGaInP电流扩展层上形成透明导电膜。

[0113] 图2i为步骤110执行之后的LED芯片的结构示意图。其中，4为N型GaAs欧姆接触层，5为N型AlGaInP电流扩展层，6为N型AlInP限制层，7为有源层，8为P型AlInP限制层，9为P型GaP电流扩展层，10为反射镜层，11为粘结层，12为基板，13为N型扩展电极，16为透明导电膜。

[0114] 可选地，该步骤110可以包括：

[0115] 使用低速旋涂法(速率可以为270rpm)在N型AlGaInP电流扩展层上形成透明导电膜。

[0116] 可选地，透明导电膜可以为Ag纳米线，厚度可以为300～500nm。在实际应用中，透明导电膜也可以为碳纳米管或者石墨烯。

[0117] 需要说明的是，Ag纳米线具有优异的导电性、透光性和耐曲挠性，且易于制备、成本低廉。低速旋涂法可以克服Ag纳米线附着性较差的问题，使其均匀分布在N型AlGaInP电流扩展层的表面。

[0118] 本实施例制作的AlGaInP基LED芯片，光提取效率提高，光强比表面粗化的LED芯片提高30％，光功率提高25％，均匀性也得到改善。电压没有明显变化，即本发明在提高LED芯片光输出的同时，器件的电学特性没有变差。

[0119] 本发明实施例通过在N型AlGaInP电流扩展层表面形成纳米柱阵列，增加了出射光的临界角，减少了全反射，增大了光子从LED芯片和空气的交界面逸出的几率，大大提高了LED芯片的光提取效率和均匀性。而且透明导电膜使电流在纳米柱阵列的形成区域扩展均匀，弥补了横向电流受阻隔的问题，同时透明导电膜的透光性较高，可以使光更多地从LED芯片中逸出。

[0120] 实施例二

[0121] 本发明实施例提供了一种AlGaInP基发光二极管芯片，可以采用实施例一提供的制作方法制作而成，参见图3，该AlGaInP基发光二极管芯片包括基板12、以及依次层叠在基板12上的粘结层11、反射镜层10、P型GaP电流扩展层9、P型AlInP限制层8、有源层7、N型AlInP限制层6、N型AlGaInP电流扩展层5，N型扩展电极13通过N型GaAs欧姆接触层4设置在N型AlGaInP电流扩展层9上。

[0122] 在本实施例中，透明导电膜16铺设在N型AlGaInP电流扩展层5上，N型AlGaInP电流扩展层5与透明导电膜16接触的表面为纳米柱阵列。

[0123] 可选地，纳米柱阵列可以包括若干纳米柱，纳米柱的直径可以为100～300nm，纳米柱的高度可以为300～500nm，相邻两个纳米柱的间距可以为1～2μm。

[0124] 可选地，透明导电膜16可以为Ag纳米线，厚度可以为300～500nm。

[0125] 具体地，N型扩展电极13可以包括依次层叠的底层和顶层，底层的材料可以采用Ni、Ge或者Au，厚度可以为50～100nm；顶层的材料可以采用Au，厚度可以为100～200nm。

[0126] 可选地，基板12的材料可以采用硅或者蓝宝石。

[0127] 可选地，粘结层11的材料可以为Ag或者Au，厚度可以为1～2μm。

[0128] 可选地，反射镜层10可以包括交替层叠的第一子层和第二子层，第一子层的材料可以为SiO2，厚度可以为15～20nm；第二子层的材料可以为Ag、Au或者Al，厚度可以为300～400nm。

[0129] 可选地，P型GaP电流扩展层9的厚度可以为1.5～2.5μm，Ⅴ/Ⅲ比可以为20～30，掺杂浓度可以为2e18～5e18。

[0130] 可选地，P型AlInP限制层8的厚度可以为250～350nm，Ⅴ/Ⅲ比可以为20～30，掺杂浓度可以为8e17～1e18。

[0131] 可选地，有源层7的厚度可以为150～200nm，Ⅴ/Ⅲ比可以为20～30。有源层7包括交替层叠的量子阱层和量子垒层，量子垒层的层数与量子阱层的层数相同，量子阱层的层数可以为12～18层。

[0132] 可选地，N型AlInP限制层6的厚度可以为250～350nm，Ⅴ/Ⅲ比可以为20～30，掺杂浓度可以为1e18～2e18。

[0133] 可选地，N型AlGaInP电流扩展层5的厚度可以为2.5～3.5μm，Ⅴ/Ⅲ比可以为20～30，掺杂浓度可以为1e18～2e18。

[0134] 可选地，N型GaAs欧姆接触层4的厚度可以为30～60nm，Ⅴ/Ⅲ比可以为20～30，掺杂浓度可以为4e18～6e18。

[0135] 其中，Ⅴ/Ⅲ比为Ⅴ价原子和Ⅲ价原子的摩尔质量比，AeB表示A*10B。

[0136] 本发明实施例通过在N型AlGaInP电流扩展层表面形成纳米柱阵列，增加了出射光的临界角，减少了全反射，增大了光子从LED芯片和空气的交界面逸出的几率，大大提高了LED芯片的光提取效率和均匀性。而且透明导电膜使电流在纳米柱阵列的形成区域扩展均匀，弥补了横向电流受阻隔的问题，同时透明导电膜的透光性较高，可以使光更多地从LED芯片中逸出。

[0137] 以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。