共源共栅切换电路

摘要

本文公开了包括常通型半导体器件、常断型半导体器件和栅极驱动器的共源共栅切换电路。所述常通型半导体器件和常断型半导体器件各自都具有栅极端、漏极端和源极端。栅极驱动器具有第一输出和第二输出，所述栅极驱动器的第一输出耦合到所述常通型半导体器件的所述栅极端，所述栅极驱动器的第二输出耦合到所述常断型半导体器件的所述栅极端，并且所述常断型半导体器件的漏极端耦合到所述常通型半导体器件的所述源极端，使得形成通过所述常通型半导体器件和所述常断型半导体器件的电流路径。还公开了制造和使用这种电路的方法以及这种电路的其他各个方面。

权利要求

1.一种共源共栅切换电路，包括常通型半导体器件、常断型半导体器件和栅极驱动器，其中：所述常通型半导体器件和所述常断型半导体器件各自都具有栅极端、漏极端和源极端；

所述栅极驱动器具有第一输出和第二输出；

所述栅极驱动器的所述第一输出耦合到所述常通型半导体器件的所述栅极端；

所述栅极驱动器的所述第二输出耦合到所述常断型半导体器件的所述栅极端；

所述常断型半导体器件的所述漏极端耦合到所述常通型半导体器件的所述源极端，使得形成通过所述常通型半导体器件和所述常断型半导体器件的电流路径；

所述栅极驱动器被配置为：通过控制所述常断型半导体器件来控制所述共源共栅切换电路的接通过程；

通过控制所述常通型半导体器件来控制所述共源共栅切换电路的关断过程；以及在所述共源共栅切换电路的所述关断过程期间，所述栅极驱动器通过将所述栅极驱动器的所述第一输出从第一电压电平改变为第二电压电平来使所述常通型半导体器件关断，然后，在第一预定延迟时间之后，将所述栅极驱动器的所述第二输出从第三电压电平改变为第四电压电平来使所述常断型半导体器件关断，并且在第二预定延迟时间之后，将所述栅极驱动器的所述第一输出从所述第二电压电平改变为所述第一电压电平，从而使得所述共源共栅切换电路从导通状态转变为断开状态。

2.根据权利要求1所述的共源共栅切换电路，其中，所述常通型半导体器件包括化合物半导体器件。

3.根据权利要求2所述的共源共栅切换电路，其中，所述化合物半导体器件包括碳化硅器件。

4.根据权利要求3所述的共源共栅切换电路，其中，所述碳化硅器件包括碳化硅结型场效应晶体管。

5.根据权利要求2所述的共源共栅切换电路，其中，所述化合物半导体器件包括氮化镓器件。

6.根据权利要求5所述的共源共栅切换电路，其中，所述氮化镓器件包括氮化镓高电子迁移率晶体管。

7.根据权利要求1所述的共源共栅切换电路，其中，所述常断型半导体器件包括硅金属氧化物半导体场效应晶体管。

8.根据权利要求1所述的共源共栅切换电路，其中，在所述共源共栅切换电路的所述接通过程期间，所述栅极驱动器通过将所述栅极驱动器的所述第二输出从所述第四电压电平改变为所述第三电压电平来使所述常断型半导体器件接通，同时将所述栅极驱动器的所述第一输出保持在所述第一电压电平，从而使得所述共源共栅切换电路从断开状态转变为导通状态。

9.根据权利要求1所述的共源共栅切换电路，其中，所述第一预定延迟时间具有在约1纳秒至约500纳秒的范围内的值，并且所述第二预定延迟时间具有在约10纳秒至约500纳秒的范围内的值。

10.根据权利要求1所述的共源共栅切换电路，其中，以所述常断型半导体器件的所述源极端作为接地参考的情况下，所述第一电压电平具有在约-2伏至3伏的范围内的值，所述第二电压电平具有在约-8伏至-30伏的范围内的值，所述第三电压电平具有在约3伏至15伏的范围内的值，并且所述第四电压电平具有在约0伏至-15伏的范围内的值。

11.根据权利要求1所述的共源共栅切换电路，其中，所述常通型半导体器件包括具有在约300伏至约10,000伏的范围内的电压阻断能力的一个半导体器件或并联连接的多于一个的半导体器件。

12.根据权利要求11所述的共源共栅切换电路，其中，所述常断型半导体器件包括具有在约10伏至约100伏的范围内的电压阻断能力的一个半导体器件或并联连接的多于一个的半导体器件。

13.根据权利要求1所述的共源共栅切换电路，其中，所述栅极驱动器还包括单个控制端。

14.根据权利要求13所述的共源共栅切换电路，其中，所述栅极驱动器的所述单个控制端控制所述栅极驱动器生成所述第一输出和所述第二输出。

15.一种通过栅极驱动器操作共源共栅结构的方法，所述方法包括：

通过所述栅极驱动器控制常断型半导体器件来控制所述共源共栅结构的接通过程；以及通过所述栅极驱动器控制常通型半导体器件来控制所述共源共栅结构的关断过程，其中，在所述共源共栅结构的所述关断过程期间，所述栅极驱动器通过将所述栅极驱动器的第一输出从第一电压电平改变为第二电压电平来使所述常通型半导体器件关断，然后在第一预定延迟时间之后，将所述栅极驱动器的第二输出从第三电压电平改变为第四电压电平来使所述常断型半导体器件关断，并且在第二预定延迟时间之后，将所述栅极驱动器的所述第一输出从所述第二电压电平改变为所述第一电压电平，从而使得所述共源共栅结构从导通状态转变为断开状态，其中，所述共源共栅结构包括所述常通型半导体器件和所述常断型半导体器件，所述常通型半导体器件和所述常断型半导体器件各自都具有栅极端、漏极端和源极端，所述常断型半导体器件的所述漏极端耦合到所述常通型半导体器件的所述源极端，使得形成通过所述常通型半导体器件和所述常断型半导体器件的电流路径，其中，所述栅极驱动器包括分别耦合到所述常通型半导体器件的所述栅极端和所述常断型半导体器件的所述栅极端的所述第一输出和所述第二输出。

16.根据权利要求15所述的方法，其中，所述常通型半导体器件包括化合物半导体器件。

17.根据权利要求16所述的方法，其中，所述化合物半导体器件包括碳化硅器件。

18.根据权利要求17所述的方法，其中，所述碳化硅器件包括碳化硅结型场效应晶体管。

19.根据权利要求16所述的方法，其中，所述化合物半导体器件包括氮化镓器件。

20.根据权利要求19所述的方法，其中，所述氮化镓器件包括氮化镓高电子迁移率晶体管。

21.根据权利要求15所述的方法，其中，所述常断型半导体器件包括硅金属氧化物半导体场效应晶体管。

22.根据权利要求15所述的方法，其中，在所述共源共栅结构的所述接通过程期间，所述栅极驱动器通过将所述栅极驱动器的所述第二输出从所述第四电压电平改变为所述第三电压电平来使所述常断型半导体器件接通，同时将所述栅极驱动器的所述第一输出保持在所述第一电压电平，从而使得所述共源共栅结构从断开状态转变为导通状态。

23.根据权利要求15所述的方法，其中，所述第一预定延迟时间具有在约1纳秒至约500纳秒的范围内的值，并且所述第二预定延迟时间具有在约10纳秒至约500纳秒的范围内的值。

24.根据权利要求15所述的方法，其中，以所述常断型半导体器件的所述源极端作为接地参考的情况下，所述第一电压电平具有在约-2伏至3伏的范围内的值，所述第二电压电平具有在约-8伏至-30伏的范围内的值，所述第三电压电平具有在约3伏至15伏的范围内的值，并且所述第四电压电平具有在约0伏至-15伏的范围内的值。

25.根据权利要求15所述的方法，其中，所述常通型半导体器件包括具有在约300伏至约10000伏的范围内的电压阻断能力的一个半导体器件或并联连接的多于一个的半导体器件。

26.根据权利要求25所述的方法，其中，所述常断型半导体器件包括具有在约10伏至约

100伏的范围内的电压阻断能力的一个半导体器件或并联连接的多于一个的半导体器件。

27.根据权利要求15所述的方法，其中，所述栅极驱动器根据单个输入信号来工作。

28.根据权利要求27所述的方法，其中，所述栅极驱动器根据所述栅极驱动器的所述单个输入信号生成所述栅极驱动器的所述第一输出和所述第二输出。

说明书

共源共栅切换电路

[0001] 相关申请的交叉引用

[0002] 本申请要求于2014年5月28日提交的序号为62/003,637的美国临时申请和于2014年10月28日提交的美国专利申请14/525,863的权益，其公开内容由此通过引用并入本文，如同其全部内容被阐述一样。

背景技术

[0003] 本发明总体上涉及半导体切换器件和栅极驱动方法，并且特别地涉及包括处于共源共栅布置的常断型半导体器件和常通型高电压宽带隙半导体器件的驱动开关。

[0004] 化合物半导体诸如碳化硅(SiC)和氮化镓(GaN)在价带的顶部与导带的底部之间具有通常大于2电子伏的带隙或能量差，因此这些半导体被称为宽带隙半导体。宽带隙半导体具有比硅高得多的击穿场；例如，碳化硅的击穿场为每厘米约3×106伏，这大约为硅的击穿场的10倍。宽带隙和高击穿场的特性允许由宽带隙半导体制成的功率器件以较低的导通电阻阻断较高的电压、以较高的频率更高效地进行切换、并且以较低的冷却要求在较高的温度下工作。这些器件特性对于实现高电压、高温、高频和高功率密度的功率转换系统是至关重要的。

[0005] 已经投入大量的努力来开发SiC结型场效应晶体管(JFET)、SiC金属氧化物半导体场效应晶体管(MOSFET)和GaN高电子迁移率晶体管(HEMT)。与SiC MOSFET相比，SiC JFET不需要关键性的氧化物膜，因此在高电场和高结温工作条件下，不存在与氧化物相关的性能劣化和长期可靠性的问题。SiC JFET在高温下是可靠的，并且继续在比导通电阻和切换品质因子方面取得了巨大进步。通过控制沟道开口，可以使SiC JFET为常通型或常断型。常通型器件是当向其控制端或栅极施加零电压时具有高导电性或处于导通状态的器件。常断型器件是当向其控制端或栅极施加零电压时具有高电阻或处于断开状态的器件。常通型SiC JFET表现出非常低的比导通电阻。常断型SiC JFET的比导通电阻存在损失，并且它们需要适当地调整的栅极驱动器以获得最佳性能。对于GaN HEMT，它们几乎全部都是常通型器件。

[0006] 最佳性能的SiC和GaN器件是常通型器件。然而，常通型器件在系统启动或栅极驱动电源故障期间可能产生危险的短路状况，这使得常通型器件难以应用于许多功率转换应用中。克服使用常通型器件的挑战的方法利用Baliga等人在题为“Composite Circuit for Power Semiconductor Switching”的第4,663,547号美国专利中公开的共源共栅构思，其包括与高压常通型JFET串联连接的低压常断型MOSFET并且当零电压施加到其控制端即MOSFET栅极时呈现常断型工作模式。共源共栅器件的优点包括常断型工作模式、具有低正向压降的内置体二极管、以及非常低的米勒电容。共源共栅器件作为复合电路，包含来自器件接合线、封装引线和PCB迹线的许多寄生电感。这些寄生电感与处于共源共栅的两个器件的电容一起可能在切换过程期间引起振荡，并且导致在某些条件下的不稳定性。为了确保共源共栅的可靠工作，必须有效地控制在切换过程期间电压随时间的瞬时变化率(dv/dt)和电流随时间的瞬时变化率(di/dt)。共源共栅的源极处的MOSFET栅极电阻和寄生电感可以用于有效地控制接通过程的di/dt和dv/dt。然而，与接通过程中的情况相比，更难以完全控制共源共栅的关断过程的di/dt和dv/dt。

[0007] 已经设计出各种方法来控制共源共栅的切换过程。Rose在题为“Cascoded Semiconductor Devices”的第20140027785号美国专利申请中描述了一种使用连接在高电压常通型器件的栅极与低电压常断型器件的栅极之间的自举电容器以便使用单个栅极驱动器实现有效地控制共源共栅电路中的两个器件的方法。该方法会使自举电容器两端产生电压降，该电压降使常通型器件的栅源结的偏置反向，并且导致常通型器件的导通电阻的显著增加。

[0008] Iwamura在题为“Hybrid Power Device”的第8,487,667号美国专利中描述了一种使用连接至常通型器件的栅极的电阻器电容器二极管(RCD)网络来控制共源共栅切换过程的方法。为了将切换过程期间的振荡衰减到可接受的水平，该方法显著地降低了切换速度并且增加了共源共栅电路的切换损耗。

[0009] Friedrichs在题为“Simplified Switching Circuit”的第7,777,553号美国专利中以及Cilio在题为“Normally-off D-mode Driven Direct Drive Cascode”的第8,228,114号美国专利中描述了直接驱动方法。在该方法中，低电压常断型器件用作保护器件。在正常工作中，低电压常断型器件始终保持导通，并且高电压常通型器件独立地切换。在启动或故障状况期间，常断型器件将被关断，并且整个电路将像常规的共源共栅电路一样被关断。以这种方式，直接驱动共源共栅起到类似于独立的常通型器件的作用，并且避免了共源共栅电路的限制。然而，该方法需要复杂的栅极驱动器以确保共源共栅器件的适当安全工作。

[0010] Kanazawa等人在题为“Semiconductor Device and System Using the Same”的第20130335134号美国专利申请中描述了一种控制共源共栅器件的方法。在该方法中，处于共源共栅的常通型器件和常断型器件两者在切换过程期间同时被有效地切换，并且在断开状态期间通过它们各自的栅极驱动信号有效地保持在断开状态。通过适当设计在常通型器件的栅极信号与常断型器件的栅极信号之间的延迟时间，共源共栅切换过程将非常接近于独立的常通型器件的切换过程。然而，该方法中常通型器件不适用于反向电流传导，因为其栅极端在断开状态期间相对于其源极保持在低电位。共源共栅器件的内置体二极管的特征没有被使用。共源共栅器件需要与共源共栅器件并联连接的附加的续流二极管来传导反向电流。

[0011] 因此，仍然需要具有简单的栅极驱动电路、可控切换过程和内置体二极管的共源共栅器件。

发明内容

[0012] 本发明的目的是提供一种具有简单的栅极驱动电路、可控切换过程和内置体二极管的共源共栅切换电路。

[0013] 本发明在此描述了一种共源共栅切换电路，其包括常通型半导体器件、常断型半导体器件和栅极驱动器电路。常通型半导体器件和常断型半导体器件各自都可以具有栅极端、漏极端和源极端。栅极驱动器可以设置有两个输出：第一输出和第二输出。通过将常断型半导体器件的漏极端耦合到常通型半导体器件的源极端，常通型半导体器件可以与常断型半导体器件串联连接，使得形成通过常通型半导体器件和常断型半导体器件两者的电流路径。栅极驱动器的第一输出可以耦合到常通型半导体器件的栅极端，并且栅极驱动器的第二输出可以耦合到常断型半导体器件的栅极端。

[0014] 在不同的变型中，常通型半导体器件可以由各种不同的元件和元件的组合制成。例如，常通型器件可以由化合物半导体如碳化硅(SiC)或氮化镓(GaN)制成。在不同的变型中，常通型半导体器件可以包括若干个不同的特定器件。例如，碳化硅常通型半导体器件可以是碳化硅结型场效应晶体管(JFET)，并且氮化镓常通型半导体器件可以是氮化镓高电子迁移率晶体管(HEMT)。常通型器件可以可替代地包括具有在约600伏至约4000伏的范围内的电压阻断能力的任何半导体器件。常通型器件还可以包括并联连接而使得其在一起具有在约600伏至约4000伏的范围内的电压阻断能力的多个半导体器件，。

[0015] 常断型半导体器件还可以包括若干个不同的特定器件。例如，常断型器件可以是硅金属氧化物半导体场效应晶体管(MOSFET)。常断型器件可以可替代地包括具有在约10伏至约100伏的范围内的电压阻断能力的任何半导体器件。常断型器件还可以包括并联连接而使得其在一起具有在约10伏至约100伏的范围内的电压阻断能力的多个半导体器件。

[0016] 栅极驱动器可以被配置为通过将常断型半导体器件切换为导通状态而使共源共栅切换电路从高电阻性或处于断开状态转变为高导电性或处于导通状态。栅极驱动器还可以被配置为通过将常通型半导体器件切换为断开状态而使共源共栅切换电路从导通状态转变为断开状态。

[0017] 栅极驱动器可以被配置为：当共源共栅切换电路处于断开状态时，栅极驱动器使常通型半导体器件能够传导从常通型半导体器件的源极端流到其漏极端的反向电流。如果常断型半导体器件是硅MOSFET，则MOSFET的内置体二极管可以传导反向电流。因此，共源共栅切换电路可以在断开状态期间传导反向电流。

[0018] 本发明在此描述了一种控制共源共栅切换电路的切换过程的方法。该方法可以包括形成具有常通型半导体器件、常断型半导体器件和栅极驱动器电路的共源共栅切换电路。常通型半导体器件和常断型半导体器件各自可以形成有栅极端、漏极端和源极端。栅极驱动器可以设置有两个输出：第一输出和第二输出。通过将常断型半导体器件的漏极端耦合到常通型半导体器件的源极端，常通型半导体器件可以与常断型半导体器件串联连接，使得形成通过常通型半导体器件和常断型半导体器件两者的电流路径。栅极驱动器的第一输出可以耦合到常通型半导体器件的栅极端，并且栅极驱动器的第二输出可以耦合到常断型半导体器件的栅极端。

[0019] 在不同的变型中，该方法可以包括用各种不同的元件和元件的组合形成常通型半导体器件。例如，该方法可以包括用化合物半导体如碳化硅(SiC)或氮化镓(GaN)形成常通型器件。在不同的变型中，该方法可以包括用若干个不同的特定器件形成常通型半导体器件。例如，该方法可以包括用碳化硅结型场效应晶体管(JFET)形成碳化硅常通型半导体器件以及用氮化镓高电子迁移率晶体管(HEMT)形成氮化镓常通型半导体器件。该方法可以可替代地包括用具有在约600伏至约4000伏的范围内的电压阻断能力的任何半导体器件形成常通型器件。该方法还可以包括由并联连接而使得其在一起具有在约600伏至约4000伏的范围内的电压阻断能力的多个半导体器件形成常通型器件。

[0020] 该方法可以包括用若干个不同的特定器件形成常断型半导体器件。例如，该方法可以包括用硅金属氧化物半导体场效应晶体管(MOSFET)形成常断型器件。该方法可以可替代地包括用具有在约10伏至约100伏的范围内的电压阻断能力的任何半导体器件形成常断型器件。该方法还可以包括用并联连接而使得其在一起具有在约10伏至约100伏的范围内的电压阻断能力的多个半导体器件形成常断型器件。

[0021] 该方法可以包括将栅极驱动器配置为通过将常断型半导体器件切换为导通状态而使共源共栅切换电路从高电阻性或处于断开状态转变为高导电性或处于导通状态。该方法还可以包括将栅极驱动器配置为通过将常通型半导体器件切换为断开状态而使共源共栅切换电路从导通状态转变为断开状态。

[0022] 该方法可以包括将栅极驱动器配置为：当共源共栅切换电路处于断开状态时，栅极驱动器使常通型半导体器件能够传导从常通型半导体器件的源极端流到其漏极端的反向电流。如果常断型半导体器件是硅MOSFET，则MOSFET的内置体二极管可以传导反向电流。因此，共源共栅切换电路可以在断开状态期间传导反向电流。

附图说明

[0023] 当根据下面结合附图做出的描述来考虑本发明时，本发明的另外的方面、特征和优点将被理解并且将变得更加明显。

[0024] 图1是示出由常通型器件和常断型器件形成的常规共源共栅电路的电路示意图。

[0025] 图2是示出在由1200伏SiC常通型JFET和25伏硅常断型MOSFET形成的常规共源共栅电路的零栅源偏压下所测量的反向电流传导特性的曲线图。共源共栅电路具有100毫欧姆的导通电阻。

[0026] 图3是示出了由1200伏SiC常通型JFET和25伏硅常断型MOSFET形成的常规共源共栅电路的所测量的切换波形的曲线图。该测试在600伏和21安培感性负载条件下进行。串联连接的2.5欧姆电阻器和铁氧体磁珠连接至硅MOSFET的栅极以抑制振荡。

[0027] 图4是示出根据本发明的实施方式的共源共栅切换电路的电路示意图。

[0028] 图5是示意性示出了用于控制图4所示的共源共栅切换电路的栅极驱动器输出的工作波形的图。

[0029] 图6是示出了提供图5所示的用于控制图4所示的共源共栅切换电路的栅极驱动器输出的工作波形的非限制性示例性电路的电路示意图。

具体实施方式

[0030] 现在将提供对本发明的优选实施方式的详细描述，本发明的优选实施方式在附图中示出。只要可能，在附图和说明书中使用相同的附图标记指代具有相同功能的相同或相似的部件。

[0031] 图1示出了常规的共源共栅切换电路，其包括与常通型JFET 105串联耦合的常断型硅MOSFET 107。这两个器件的漏极端、源极端和栅极端分别被标记为D、S和G。常断型硅MOSFET 107的漏极端与常通型JFET 105的源极端耦合，并且常通型JFET 105的栅极端与常断型硅MOSFET 107的源极端直接耦合，从而形成三端常断型共源共栅电路，其中常断型硅MOSFET 107的栅极端用作为控制端109，常通型JFET 105的漏极端用作为漏极端101，并且常断型硅MOSFET 107的源极端用作为源极端103。当在控制端109与源极端103之间的电压偏置为零时，常断型硅MOSFET 107工作在断开状态，并且常断型硅MOSFET 107的漏极端与源极端上的电压降将使常通型JFET 105的栅源结反向偏置并且迫使常通型JFET 105工作在断开状态。因此，图1中的共源共栅切换电路工作在常断型模式。

[0032] 在断开状态下，从控制端109到源极端103的电压通常等于零伏或甚至小于零伏。如果从源极端103到漏极端101的电压大于零伏，那么常断型硅MOSFET 107的体二极管D1将被正向偏置，并且常通型JFET 105的栅源结也将正向偏置。因此，图1中的共源共栅切换电路能够在断开状态下传导以与从源极端到漏极端的方向相反的方向流过常断型硅MOSFET 
107的体二极管D1和常通型JFET 105的反向电流。

[0033] 图2示出了用1200伏的SiC常通型JFET和25伏的硅常断型MOSFET形成的图1中的常规共源共栅切换电路的所测量的反向电流与漏极端101到源极端103的电压的函数关系的曲线图。该曲线图在从控制端109到源极端103的零电压偏置下获得。图1中的共源共栅切换电路具有100毫欧的导通电阻。图2示出了图1中的共源共栅切换电路的反向电流传导能力。

[0034] 图3示出了用1200伏的SiC常通型JFET和25伏的硅常断型MOSFET形成的图1中的常规共源共栅切换电路的所测量的切换特性的曲线图。该测量在600伏和21安培感性负载条件下进行。串联连接的2.5欧姆电阻器和铁氧体磁珠连接到控制端109以抑制振荡。接通波形非常干净，表明稳定且良好控制的接通过程。然而，在关断时，在共源共栅栅源电压、漏极电流和漏源电压上存在相当大的振荡，这可能引起器件的不稳定工作并且引起电磁干扰(EMI)的问题。

[0035] 已经设想了各种方法来控制共源共栅关断过程，但是这些方法不能保持共源共栅反向电流传导能力，这是许多功率切换应用所需要的。当电流反转方向时在没有任何有效地栅极控制的情况下需要使内置二极管接通，当将反向电压施加到内置二极管时在没有有效地栅极控制的情况下需要使内置二极管关断。必须使用与共源共栅电路并联的附加二极管以提供具有前述性能的反向电流传导功能。

[0036] 本发明提供一种有效地控制共源共栅切换电路的关断过程同时保持共源共栅切换电路的反向电流传导能力的方法。在该方法中，栅极驱动器提供两个输出，其中第一输出耦合到常通型器件的栅极端，第二输出耦合到常断型器件的栅极端，使得在关断瞬变期间，栅极驱动器的第一输出输出负电压脉冲以有效地使常通型器件关断，而常断型器件仍然保持在导通状态。以这种方式，共源共栅电路的关断过程与可以得到非常好地控制的单个常通型器件的关断过程相同。当共源共栅电路的关断过程完成时，栅极驱动器的第二输出输出信号以有效地使常断型器件关断，然后栅极驱动器的第一输出返回到关断过程之前的允许常通型器件传导反向电流的状态。

[0037] 图4示出了根据本发明的实施方式的共源共栅切换电路的电路示意图，其包括与常通型JFET 105串联耦合的常断型硅MOSFET 107、以及栅极驱动器201。常通型JFET 105和常断型硅MOSFET 107的漏极端、源极端和栅极端分别被标记为D、S和G。常断型硅MOSFET 107的漏极端耦合到常通型JFET 105的源极端。常断型硅MOSFET 107的栅极端耦合到栅极驱动器201的第二输出205。常通型JFET 105的栅极端耦合到栅极驱动器201的第一输出
203。栅极驱动器201的输入端、常通型JFET 105的漏极端、和常断型硅MOSFET 107的源极端分别用作为图4中的共源共栅切换电路的控制端207、漏极端101和源极端103。栅极驱动器
201根据来自控制端207的输入信号生成第一输出203和第二输出205。

[0038] 图5示出的是示出图4中的共源共栅切换电路的工作波形的示意图。在导通状态下，栅极驱动器201在第二输出205上产生高电平信号V2H并且在第一输出203上产生高电平信号V1H。第二输出205上的高电平信号V2H是常断型硅MOSFET 107的接通电压，并且通常相对于源极端103在+3伏至+15伏的范围内。第一输出203上的高电平信号V1H是常通型JFET 105的接通电压，并且通常相对于源极端103在-2伏至+3伏的范围内。在导通状态下，图4中的共源共栅切换电路以与图1中的常规共源共栅切换电路同样的方式工作。

[0039] 在断开状态下，栅极驱动器201在第二输出205上产生低电平信号V2L并且在第一输出203上维持高电平信号V1H。第二输出205上的低电平信号V2L是常断型硅MOSFET 107的关断电压，并且通常相对于源极端103在-15伏至0伏的范围内。由于在栅极驱动器201的第一输出203上或常通型JFET105的栅极端上保持高电平信号V1H，常通型JFET 105沟道处于导通，并且可以传导反向电流，因此图4中的共源共栅切换电路可以如图1中的常规共源共栅切换电路那样在断开状态期间传导反向电流。

[0040] 在接通过程期间，栅极驱动器201通过将第二输出205从低电平V2L改变为高电平V2H同时将第一输出203保持在高电平V1H来使得图4中的共源共栅切换电路从断开状态到导通状态的转变。在接通过程期间，图4中的共源共栅切换电路以与图1中的常规共源共栅切换电路相同的方式工作，这意味着通过控制常断型硅MOSFET 107来控制接通过程。

[0041] 在关断过程期间，栅极驱动器201通过在第一输出203上产生负电压脉冲来使得图4中的共源共栅切换电路从导通状态转变为断开状态。负电压脉冲的低电平V1L是常通型JFET 105的关断电压，并且对于SiC常通型JFET来说通常相对于源极端103在-8伏至-30伏的范围内。在关断过程期间，栅极驱动器201首先将第一输出203从高电平V1H下拉到低电平V1L以使常通型JFET 105关断，同时栅极驱动器201使第二输出205保持处于高电平V2H以使常断型硅MOSFET 107保持处于导通状态。当常通型JFET 105关断，则图4中的共源共栅切换电路将处于断开状态。因为常断型硅MOSFET 107在关断瞬变期间保持在导通状态，所以关断过程与单个常通型JFET的关断过程相同，这意味着通过控制常通型JFET 105来控制关断过程。用于单个常通型JFET的关断过程的控制方法已经被广泛研究，并且对于本领域技术人员来说是明显的。

[0042] 在第一预定期望延迟时间td1之后，栅极驱动器201将第二输出205从高电平V2H下拉到低电平V2L，以有效地将常断型硅MOSFET 107设置为断开状态，然后在第二预定期望延迟时间td2之后，栅极驱动器201将第一输出203从低电平V1L上拉到高电平V1H。以这种方式，通过将常断型硅MOSFET 107有效地设置为断开状态来维持图4中的共源共栅切换电路的断开状态，这使电路返回到与图1中的常规共源共栅切换电路相同的状态。

[0043] 第一预定期望延迟时间td1是常通型JFET 105关断并且如果常断型硅MOSFET 107被设置为断开状态也不会产生额外的振荡的时间段。如果使用共源共栅切换电路的应用电路被设计为具有非常小的寄生电感并且能够承受高di/dt和dv/dt速率，则第一预定期望延迟时间td1可以短到1纳秒，这意味着常通型JFET 105和常断型硅MOSFET 107几乎同时关断。如果使用共源共栅切换电路的应用电路具有大的寄生电感，则第一预定期望延迟时间td1应足够长以使得常通型JFET 105能够完全控制关断过程。SiC常通型JFET通常可以在小于500纳秒内关断。第一预定期望延迟时间td1的优选范围为1纳秒至500纳秒。第二预定期望延迟时间td2是常断型硅MOSFET107被设置为断开状态并且如果栅极驱动器201的第一输出203从低电平V1L改变到高电平V1H也不会产生电流尖峰或短路状况的时间段。常断型硅MOSFET 107可以非常快速地关断，在这种情况下甚至小于10ns，这是因为它在切换期间没有负载电流和低漏极电压。在共源共栅切换电路需要传导反向电流之前，栅极驱动器201的第一输出203必须从低电平V1L改变为高电平V1H，这意味着第二预定期望延迟时间td2应该尽可能短。第二预定期望延迟时间td2的优选范围为10纳秒至500纳秒。

[0044] 用于栅极驱动器的各种电路拓扑可以用于提供用于控制图4中的共源共栅切换电路的如图5所示的栅极驱动器输出的工作波形。图6示出了栅极驱动器电路201的非限制性示例性拓扑，其包括第一栅极驱动电路211、第二栅极驱动电路221、负脉冲生成器210和下降沿延迟电路220。第一栅极驱动电路211生成适于驱动图4中的常通型JFET 105的具有高电平V1H和低电平V1L的输出信号。第二栅极驱动电路221生成适于驱动图4中的常断型硅MOSFET 107的具有高电平V2H和低电平V2L的输出信号。第一栅极驱动电路211的输出耦合到第一输出203。第二栅极驱动电路221的输出耦合到第二输出205。负脉冲生成器210的输出耦合到第一栅极驱动电路211的输入。下降沿延迟电路220的输出耦合到第二栅极驱动电路221的输入。栅极驱动器201的控制端207连接到负脉冲生成器210的输入端和下降沿延迟电路220的输入端两者。

[0045] 负脉冲生成器210包括逆变器219、电阻器215、电容器217和设置有第一输入和第二输入的NAND门213。负脉冲生成器210用于在接收来自控制端207的输入信号的下降沿时生成负脉冲信号。下降沿是逻辑信号从逻辑1到逻辑0的转变。逆变器219的输出端连接至NAND门213的第一输入端。逆变器219的输入端连接至负脉冲生成器210的输入端。电阻器215连接在NAND门213的第二输入与负脉冲生成器210的输入端之间。电容器217连接在NAND门213的第二输入与栅极驱动器信号接地参考230之间。当输入信号出现下降沿时，NAND门
213的第一输入从逻辑0变为逻辑1。NAND门213的第二输入将保持在逻辑1，因为电容器217两端的电压不能立即改变。因此，NAND门213的输出将从逻辑1变为逻辑0，这使得第一栅极驱动电路211的输出从高电平V1H变为低电平V1L。由于电容器217通过电阻器215放电，因此电容器217两端的电压将随时间减小。当电容器217两端的电压低于逻辑0的最大电压时，NAND门213的第二输入变为逻辑0，使得NAND门213的输出从逻辑0变为逻辑1，这又使得第一驱动器电路211的输出从低电平V1L变为高电平V1H。电阻器215的电阻和电容器217的电容的乘积决定电容器217两端的电压下降到逻辑0的最大电压的时间，并且进一步决定第一输出203上的负电压脉冲的脉冲宽度。如图5所示的第一预定期望延迟时间td1和第二预定期望延迟时间td2之和的期望脉冲宽度可以通过选择电阻器215的适当电阻和电容器217的适当电容来获得。

[0046] 负脉冲生成器210是单稳态下降沿触发电路，并且其输出在稳态期间保持在逻辑1。前沿，即信号从逻辑0到逻辑1的转变，将不改变负脉冲生成器210的输出。

[0047] 下降沿延迟电路220包括电阻器225、电容器227和设置有第一输入和第二输入的OR门223。下降沿延迟电路220用于产生输入信号的下降沿的延迟时间。OR门223的第一输入端连接至下降沿延迟电路220的输入端。电阻器225连接在OR门223的第二输入与下降沿延迟220的输入端之间。电容器227连接在OR门223的第二输入与栅极驱动器信号接地参考230之间。当输入信号出现下降沿时，OR门223的第一输入从逻辑1变为逻辑0，并且OR门223的第二输入将保持在逻辑1，因为电容器227两端的电压不能立即改变。因此，OR门223的输出将不会改变并且保持在逻辑1。由于电容器227通过电阻器225放电，电容器227两端的电压将随时间而减小。当电容器227两端的电压比逻辑0的最大电压低时，OR门223的第二输入变为逻辑0，使得OR门223的输出从逻辑1变为逻辑0，这又使得第二驱动器电路221的输出从高电平V2H变为低电平V2L。电阻器225的电阻与电容器227的电容的乘积决定电容器227两端的电压下降到逻辑0的最大电压的时间，并且进一步决定输入信号的下降沿的延迟时间。如图5所示的第一预定期望延迟时间td1可以通过选择电阻器225的适当电阻和电容器227的适当电容来获得。下降沿延迟电路220对输入信号的前沿没有影响。

[0048] 由此，已经根据实施方式介绍了本发明的构思，其中常通型半导体是常通型JFET，常断型半导体器件是常断型硅MOSFET。其他类型的常通型半导体器件和常断型半导体器件也可以用于形成共源共栅切换电路。常通型半导体器件可以由单个器件组成或由以并联布置方式连接的多个器件组成。示例性常通型半导体器件包括JFET、MOSFET、静电感应晶体管(SIT)和高电子迁移率晶体管(HEMT)；然而，通常SiC常通型JFET优选用于需要高于1000V的电压阻断能力的应用，并且GaN常通型HEMT优选用于650V级别的应用。这些常通型器件可以在零栅源电压偏置下具有低电压降的情况下传导从源极端到漏极端的反向电流。SiC JFET的最大阻断电压约为10,000伏。在10,000伏以上时，SiC双极型器件如SiC绝缘栅双极晶体管(IGBT)或栅极可关断晶体管(GTO)是优选的，这是因为它们具有比SiC JFET低得多的导通电阻。SiC JFET的优选阻断电压在1000伏至4000伏的范围内。GaN HEMT的横向结构和电介质击穿限制了功率GaN HEMT的最大阻断电压。GaN HEMT的优选阻断电压在300伏至1000伏的范围内。

[0049] 常断型半导体器件可以由具有在10伏至100伏的范围内的阻断电压的单个器件或以并联布置方式连接的多个器件组成。示例性常断型半导体器件包括JFET、MOSFET、静电感应晶体管(SIT)、双极结型晶体管(BJT)和绝缘栅双极晶体管(IGBT)；然而，JFET、SIT和BJT不是优选的，这是因为它们通常不具有内置体二极管，因此不适于传导反向电流。它们需要附加的低压二极管以便传导反向电流。低压常断型硅MOSFET通常是优选的，并且低压硅MOSFET的优选额定电压通常为20伏至50伏。硅MOSFET具有内置体二极管，其可以在断开状态期间传导从源极端到漏极端的反向电流。

[0050] 在一种实施方式中，共源共栅切换电路包括常通型半导体器件、常断型半导体器件和栅极驱动器。常断型半导体器件具有与常通型半导体器件的电流路径串联耦合的电流路径。栅极驱动器具有耦合到常通型半导体器件的栅极端的第一输出和耦合到常断型半导体器件的栅极端的第二输出。栅极驱动器被配置为：通过控制常断型半导体器件来控制共源共栅切换电路的接通过程，并且通过控制常通型半导体器件来控制共源共栅切换电路的关断过程。

[0051] 在一种实施方式中，常通型半导体器件是化合物半导体器件。在优选实施方式中，常通型半导体器件是SiC JFET。在另一优选实施方式中，常通型半导体器件是GaN HEMT。在一种实施方式中，通过使常通型半导体器件关断来使共源共栅切换电路关断。在一种实施方式中，通过使常断型半导体器件接通来使共源共栅切换电路导通。

[0052] 在一种实施方式中，提供了一种控制共源共栅切换电路的切换过程的方法，该方法包括提供具有与常断型半导体器件的电流路径串联耦合的电流路径的常通型半导体器件，以及栅极驱动器配置为：通过控制常断型半导体器件来控制共源共栅切换电路的接通过程，并且通过控制常通型半导体器件来控制共源共栅切换电路的关断过程。

[0053] 在一种实施方式中，该方法包括用化合物半导体形成常通型半导体器件。在一种实施方式中，该方法包括用碳化硅JFET形成化合物半导体器件。在一种实施方式中，该方法包括用GaN HEMT形成化合物半导体器件。在一种实施方式中，该方法包括用硅MOSFET形成常断型半导体器件。在一种实施方式中，该方法包括通过使常断型半导体器件接通来使共源共栅切换电路导通。在一种实施方式中，该方法包括通过使常通型半导体器件关断来使共源共栅切换电路关断。

[0054] 上面的描述表明在本发明各个方面提供了很大程度的灵活性。虽然已经参考其某些优选版本对各种实施方式进行了相当详细地描述，但是其他版本也是可能的。因此，所附权利要求的精神和范围不应限于本文包含的优选版本的描述。