电子部件

摘要

本发明提供能够抑制信号质量的降低并防止产生移动的电子部件。电子部件具有：层叠体，其包括被层叠的多个绝缘层；初级线圈以及次级线圈，它们配置在层叠体内的层叠方向；第一接地电极以及第二接地电极，它们设置于层叠体，并被配置成在层叠方向隔着初级线圈以及次级线圈；以及接地端子，其与第一接地电极以及第二接地电极连接。第一接地电极以及第二接地电极分别在与初级线圈或者次级线圈之间生成电容。

权利要求

1.一种电子部件，其中，

具备：

层叠体，其包括被层叠的多个绝缘层；

初级线圈以及次级线圈，它们配置在所述层叠体内的层叠方向；

第一接地电极以及第二接地电极，它们设置于所述层叠体，并被配置成在层叠方向隔着所述初级线圈以及所述次级线圈；以及接地端子，其与所述第一接地电极以及所述第二接地电极连接，所述第一接地电极以及所述第二接地电极分别在它们与所述初级线圈或者所述次级线圈之间生成电容，对于所述第一接地电极以及所述第二接地电极从所述层叠方向观察，与所述初级线圈以及所述次级线圈重叠，不与所述初级线圈的内径部分以及所述次级线圈的内径部分重叠。

2.根据权利要求1所述的电子部件，其中，

所述第一接地电极与所述初级线圈以及所述次级线圈中的一个对置，所述第二接地电极与所述初级线圈以及所述次级线圈中的另一个对置。

3.根据权利要求2所述的电子部件，其中，

所述初级线圈包括相互电连接的两个线圈，所述次级线圈包括相互电连接的两个线圈，所述初级线圈的两个线圈和所述次级线圈的两个线圈在层叠方向交替排列。

4.根据权利要求1～3中任意一项所述的电子部件，其中，所述层叠体包括非磁性体和磁性体，该磁性体夹着所述非磁性体的所述层叠方向的上下，所述初级线圈以及所述次级线圈配置在所述非磁性体内。

5.根据权利要求4所述的电子部件，其中，

所述第一接地电极配置在所述上下的磁性体中的一个磁性体内，所述第二接地电极配置在所述上下的磁性体中的另一个磁性体内。

6.根据权利要求1所述的电子部件，其中，

所述第一接地电极的图案以及所述第二接地电极的图案分别是从所述层叠方向观察具有与所述初级线圈以及所述次级线圈中的对置的线圈相同的线宽度以及线间距的螺旋形状，并且配置在与所述对置的线圈的图案重合的位置。

7.根据权利要求1～3中任意一项所述的电子部件，其中，具有静电放电元件，该静电放电元件设置于所述层叠体，与所述初级线圈以及所述次级线圈连接，并且与所述接地端子连接。

说明书

电子部件

技术领域

[0001] 本发明涉及包含共模扼流圈和电容器的电子部件。

背景技术

[0002] 以往，作为电子部件，有日本特开2014－53765号公报(专利文献1)以及日本特开2014－230278号公报(专利文献2)所记载的电子部件。

[0003] 在日本特开2014－53765号公报所记载的电子部件中，在构成共模滤波器的第一、第二线圈的上方设置第一、第二电容器电极。在第一、第二线圈的下方设置第三、第四电容器电极。第一电容器电极和第三电容器电极与第一线圈的两端部连接。第二电容器电极和第四电容器电极与第二线圈的两端部连接。

[0004] 在第一、第二电容器电极的上方设置第一接地电极。在第三、第四电容器电极的下方设置第二接地电极。在第一、第二电容器电极与第一接地电极之间生成电容。在第三、第四电容器电极与第二接地电极之间生成电容。

[0005] 如图9的等效电路所示，在第一线圈121的两端部分别连接第一电容器电极131和第三电容器电极133，第一接地电极141与第一电容器电极131和第三电容器电极133对置。第二线圈122的两端部分别与第二电容器电极132和第四电容器电极134连接，第二接地电极142与第二电容器电极132和第四电容器电极134对置。换句话说，作为等效电路，构成所谓的π型LC滤波器结构。

[0006] 另一方面，在日本特开2014－230278号公报所记载的电子部件中，具有在层叠方向依次排列的第一至第四线圈。第一线圈和第三线圈经由通孔导体连接而构成初级线圈。第二线圈和第四线圈经由通孔导体连接而构成次级线圈。在第二线圈与第三线圈之间设置接地电极，在接地电极与初级线圈、次级线圈之间生成电容。

[0007] 专利文献1：日本特开2014－53765号公报

[0008] 专利文献2：日本特开2014－230278号公报

[0009] 然而，若想要实际制造上述以往的电子部件进行使用，则会发现存在以下的问题。

[0010] 在日本特开2014－53765号公报所记载的电子部件中，由于是π型LC滤波器结构，所以为了得到LC的共振，需要获取较多的电容值。因此，信号透过特性Sdd21变差，信号质量降低。

[0011] 另一方面，在日本特开2014－230278号公报所记载的电子部件中，接地电极位于第二线圈与第三线圈之间，因此成为不同电位的接地电极与通孔导体位于同一层。因此，产生由接地电极与初级线圈、次级线圈(通孔导体)的电位差引起的移动(migration)。

发明内容

[0012] 因此，本发明的课题在于提供能够抑制信号质量的降低，并防止产生移动的电子部件。

[0013] 为了解决上述课题，本发明的电子部件具备：

[0014] 层叠体，其包括被层叠的多个绝缘层；

[0015] 初级线圈以及次级线圈，它们配置在上述层叠体内的层叠方向；

[0016] 第一接地电极以及第二接地电极，它们设置于上述层叠体，并被配置成在层叠方向隔着上述初级线圈以及上述次级线圈；以及

[0017] 接地端子，其与上述第一接地电极以及上述第二接地电极连接，

[0018] 上述第一接地电极以及上述第二接地电极分别在与上述初级线圈或者上述次级线圈之间生成电容。

[0019] 根据本发明的电子部件，第一接地电极以及第二接地电极被配置成在层叠方向隔着初级线圈以及次级线圈，并在与初级线圈或者次级线圈之间生成电容。

[0020] 由此，第一接地电极以及第二接地电极在与初级线圈或者次级线圈之间生成电容，因此作为等效电路，构成所谓的T型LC滤波器结构。因此，与以往的π型LC滤波器结构相比较能够以较小的电容值得到共振，并能够减少信号透过特性Sdd21的劣化，抑制信号质量的降低。

[0021] 另外，第一接地电极以及第二接地电极配置在初级线圈以及次级线圈的外侧，因此第一、第二接地电极不位于初级线圈、次级线圈内。因此，由于成为不同电位的第一、第二接地电极与初级线圈、次级线圈不位于同一层，所以能够防止由第一、第二接地电极与初级线圈、次级线圈的电位差引起的移动。

[0022] 另外，在电子部件的一实施方式中，上述第一接地电极与上述初级线圈以及上述次级线圈中的一个对置，上述第二接地电极与上述初级线圈以及上述次级线圈中的另一个对置。

[0023] 根据上述实施方式，第一接地电极在与初级线圈以及次级线圈中的一个之间生成电容，第二接地电极在与初级线圈以及次级线圈中的另一个之间生成电容。由此，能够使初级线圈以及次级线圈的衰减特性成为均衡性较好的特性，能够提高作为整体的噪声抑制效果。

[0024] 另外，在电子部件的一实施方式中，上述初级线圈包括相互电连接的两个线圈，上述次级线圈包括相互电连接的两个线圈，上述初级线圈的两个线圈与上述次级线圈的两个线圈在层叠方向交替排列。

[0025] 根据上述实施方式，初级线圈的两个线圈与次级线圈的两个线圈在层叠方向交替排列，因此能够降低初级线圈、次级线圈内的杂散电容从而能够进行高频对应。并且，由于能够利用初级线圈、次级线圈均等地均衡性良好地获取线圈－接地电极间的电容，所以能够得到适当的基于LC共振的衰减。

[0026] 另外，在电子部件的一实施方式中，上述层叠体包括非磁性体、和夹着上述非磁性体的上述层叠方向的上下的磁性体，上述初级线圈以及上述次级线圈配置在上述非磁性体内。

[0027] 根据上述实施方式，初级线圈以及次级线圈配置在非磁性体内，且非磁性体的上下被磁性体夹着，因此线圈的磁通集中在上下的磁性体。因此，在线圈单体环绕的磁通较小，而将初级线圈和次级线圈共同地环绕的磁通较多。因此，能够增强初级线圈与次级线圈之间的耦合，所以能够得到高阻抗，能够降低信号透过特性Sdd21的劣化。

[0028] 另外，在电子部件的一实施方式中，上述第一接地电极配置在上述上下的磁性体中的一个磁性体内，上述第二接地电极配置在上述上下的磁性体的另一个磁性体内。

[0029] 根据上述实施方式，第一接地电极配置在上下的磁性体中的一个磁性体内，第二接地电极配置在上下的磁性体中的另一个磁性体内。由此，能够将第一接地电极以及第二接地电极配置在与配置初级线圈以及次级线圈的非磁性体不同的磁性体，能够减缓由向非磁性体的电极集中产生的应力增加，抑制结构缺陷、可靠性降低。

[0030] 另外，在电子部件的一实施方式中，上述第一接地电极以及上述第二接地电极从上述层叠方向观察，与上述初级线圈以及上述次级线圈重叠，不与上述初级线圈的内径部分以及上述次级线圈的内径部分重叠。

[0031] 根据上述实施方式，第一接地电极以及第二接地电极从层叠方向观察，不与初级线圈的内径部分以及次级线圈的内径部分重叠。由此，初级线圈以及次级线圈的磁通不被第一接地电极以及第二接地电极屏蔽，能够抑制由磁通的损耗的影响产生的特性劣化。

[0032] 另外，在电子部件的一实施方式中，上述第一接地电极的图案以及上述第二接地电极的图案分别是从上述层叠方向观察具有与上述初级线圈以及上述次级线圈中的对置的线圈相同的线宽度以及线间距的螺旋形状，并且配置在与上述对置的线圈的图案重合的位置。

[0033] 根据上述实施方式，第一接地电极以及第二接地电极从层叠方向观察，分别具有与初级线圈以及次级线圈中的对置的线圈的图案类似的图案。由此，能够最小地抑制第一、第二接地电极的面积，高效地获取电容。另外，由于能够减小第一、第二接地电极的面积，所以能够降低由第一、第二接地电极与层叠体的线膨胀系数之差引起的应力的产生。

[0034] 另外，在电子部件的一实施方式中，具有静电放电元件，该静电放电元件设置于上述层叠体，与上述初级线圈以及上述次级线圈连接，并且与上述接地端子连接。

[0035] 根据上述实施方式，由于具有静电放电元件，所以能够进行针对初级线圈以及次级线圈的静电的应对。

[0036] 根据本发明的电子部件，第一接地电极以及第二接地电极被配置成在层叠方向隔着初级线圈以及次级线圈，并在与初级线圈或者次级线圈之间生成电容，所以能够抑制信号品质的降低，防止移动的产生。

附图说明

[0037] 图1是表示本发明的第一实施方式的电子部件的立体图。

[0038] 图2是电子部件的YZ剖视图。

[0039] 图3是电子部件的分解立体图。

[0040] 图4是电子部件的等效电路图。

[0041] 图5A是表示本发明的电子部件的第二实施方式的YZ剖视图。

[0042] 图5B是电子部件的XY剖视图。

[0043] 图6A是表示本发明的电子部件的第三实施方式的YZ剖视图。

[0044] 图6B是电子部件的XY剖视图。

[0045] 图7是表示本发明的第四实施方式的电子部件的立体图。

[0046] 图8是电子部件的等效电路图。

[0047] 图9是以往的电子部件的等效电路图。

[0048] 附图标记说明

[0049] 1…层叠体，2…共模扼流圈，2a…初级线圈，2b…次级线圈，3…静电放电元件，10、10A、10B、10C…电子部件，11…非磁性体，11a…非磁性体片材(绝缘层)，12…磁性体，12a…磁性体片材(绝缘层)，21～24…第一～第四线圈，31～35…第一～第五放电电极，41～44…第一～第四线圈端子，51、52…第一、第二接地端子，61、61A、61B…第一接地电极，610…内径部分，62、62A、62B…第二接地电极，620…内径部分。

具体实施方式

[0050] 以下，通过图示的实施方式对本发明进行详细说明。

[0051] (第一实施方式)

[0052] 图1是表示本发明的第一实施方式的电子部件的立体图。图2是电子部件的剖视图。图3是电子部件的分解立体图。如图1、图2、以及图3所示，电子部件10具有：层叠体1，设置在层叠体1内的共模扼流圈2，设置在层叠体1内的第一、第二接地电极61、62，以及与第一、第二接地电极61、62连接的第一、第二接地端子51、52。

[0053] 电子部件10与安装基板电连接。电子部件10例如搭载于个人计算机、DVD播放器、数码相机、TV、移动电话、以及汽车电子设备等电子设备。

[0054] 层叠体1包括被层叠的多个绝缘层。具体而言，层叠体1包括非磁性体11、和夹着非磁性体11的层叠方向的上下的磁性体12。换句话说，绝缘层包括非磁性体片材11a和磁性体片材12a。非磁性体11例如由树脂材料、玻璃材料、玻璃陶瓷等构成。磁性体12由铁素体等磁性材料构成。优选磁性体12包含金属磁性粉，由此，能够提高电子部件10的特性(电感值、直流重叠特性等)。

[0055] 层叠体1形成为大致长方体状。将层叠体1的层叠方向定义为Z轴方向，将沿着层叠体1的长边的方向定义为X轴方向，并将沿着层叠体1的短边的方向定义为Y轴方向。X轴、Y轴和Z轴相互正交。将图中上侧作为Z轴方向的上方向，将图中下侧作为Z轴方向的下方向。

[0056] 层叠体1的表面具有第一端面111、第二端面112、第一侧面115、第二侧面116、第三侧面117、以及第四侧面118。第一端面111和第二端面112在层叠方向(Z轴方向)位于相互相反的一侧。第一～第四侧面115～118位于第一端面111与第二端面112之间。

[0057] 第一端面111是安装于安装基板的被安装面，位于下侧。第一侧面115和第三侧面117分别为短侧面，在X轴方向位于相互相反的一侧。第二侧面116和第四侧面118分别为长侧面，在Y轴方向位于相互相反的一侧。

[0058] 共模扼流圈2包括配置在层叠体1内的层叠方向的初级线圈2a以及次级线圈2b。初级线圈2a以及次级线圈2b配置在非磁性体11内。

[0059] 初级线圈2a包括相互电连接的第一线圈21以及第三线圈23。次级线圈2b包括相互电连接的第二线圈22以及第四线圈24。

[0060] 第一～第四线圈21～24从上向下依次排列。换句话说，初级线圈2a的两个线圈21、23和次级线圈2b的两个线圈22、24在层叠方向交替排列。第一～第四线圈21～24分别设置在非磁性体片材11a上。第一～第四线圈21～24例如由Ag、Ag－Pd、Cu、Ni等导电性材料构成。

[0061] 第一～第四线圈21～24从上方观察具有向同一方向以螺旋状缠绕的螺旋图案。第一线圈21的螺旋状的外周侧的一端具有引出电极21a，第一线圈21的螺旋状的中心的另一端具有焊接部21b。同样地，第二线圈22具有引出电极22a和焊接部22b，第三线圈23具有引出电极23a和焊接部23b，第四线圈24具有引出电极24a和焊接部24b。

[0062] 第一线圈21的引出电极21a从第二侧面116的第一侧面115侧露出。第二线圈22的引出电极22a从第二侧面116的第三侧面117侧露出。第三线圈23的引出电极23a从第四侧面118的第一侧面115侧露出。第四线圈24的引出电极24a从第四侧面118的第三侧面117侧露出。

[0063] 第一线圈21的焊接部21b与第三线圈23的焊接部23b经由设置有第二线圈22的非磁性体片材11a的通孔导体电连接。第二线圈22的焊接部22b与第四线圈24的焊接部24b经由设置有第三线圈23的非磁性体片材11a的通孔导体电连接。

[0064] 初级线圈2a以及次级线圈2b经由第一～第四线圈端子41～44与安装基板的布线电连接。第一～第四线圈端子41～44例如由Ag、Ag－Pd、Cu、Ni等导电性材料构成。第一～第四线圈端子41～44例如通过将导电性材料涂覆在层叠体1的表面并烧接而形成。第一～第四线圈端子41～44分别形成为“コ”字型。

[0065] 第一线圈端子41设置于第二侧面116的第一侧面115侧。第一线圈端子41的一端部从第二侧面116侧翻折而设置于第一端面111。第一线圈端子41的另一端部从第二侧面116侧翻折而设置于第二端面112。第一线圈端子41与第一线圈21的引出电极21a电连接。

[0066] 第二线圈端子42设置于第二侧面116的第三侧面117侧。第二线圈端子42的形状与第一线圈端子41的形状相同，因此省略其说明。第二线圈端子42与第二线圈22的引出电极22a电连接。

[0067] 第三线圈端子43设置于第四侧面118的第一侧面115侧。第三线圈端子43的形状与第一线圈端子41的形状相同，因此省略其说明。第三线圈端子43与第三线圈23的引出电极23a电连接。

[0068] 第四线圈端子44设置于第四侧面118的第三侧面117侧。第四线圈端子44的形状与第一线圈端子41的形状相同，因此省略其说明。第四线圈端子44与第四线圈24的引出电极24a电连接。

[0069] 第一接地电极61以及第二接地电极62被配置成在层叠方向隔着初级线圈2a以及次级线圈2b。第一接地电极61配置在上侧的磁性体12内。第二接地电极62配置在下侧的磁性体12内。

[0070] 第一接地电极61与初级线圈2a的第一线圈21对置，并在与第一线圈21之间生成电容。第二接地电极62与次级线圈2b的第四线圈24对置，并在与第四线圈24之间生成电容。

[0071] 第一、第二接地电极61、62分别被磁性体片材12a夹着。第一、第二接地电极61、62例如由Ag、Ag－Pd、Cu、Ni等导电性材料构成。

[0072] 第一、第二接地电极61、62分别形成为大致矩形形状，并向X轴方向延伸。第一、第二接地电极61、62的一端部分别从第一侧面115露出，第一、第二接地电极61、62的另一端部分别从第三侧面117露出。第一、第二接地电极61、62从层叠方向观察与初级线圈2a以及次级线圈2b重叠。

[0073] 第一、第二接地端子51、52例如由Ag、Ag－Pd、Cu、Ni等导电性材料构成。第一、第二接地端子51、52例如通过将导电性材料涂覆在层叠体1的表面并烧接而形成。第一、第二接地端子51、52分别形成为“コ”字型。

[0074] 第一接地端子51设置于第一侧面115。第一接地端子51的一端部从第一侧面115侧翻折而设置于第一端面111。第一接地端子51的另一端部从第一侧面115侧翻折而设置与第二端面112。第一接地端子51将第一、第二接地电极61、62的一端部与安装基板的接地布线电连接。

[0075] 第二接地端子52设置于第三侧面117。第二接地端子52的形状与第一接地端子51的形状相同，因此省略其说明。第二接地端子52将第一、第二接地电极61、62的另一端部与安装基板的接地布线电连接。

[0076] 图4是电子部件10的等效电路图。如图4所示，在第一线圈端子41与第三线圈端子43之间连接有由第一线圈21和第三线圈23构成的初级线圈2a。第一接地电极61与初级线圈
2a对置地配置。

[0077] 在第二线圈端子42与第四线圈端子44之间连接有由第二线圈22和第四线圈24构成的次级线圈2b。第二接地电极62与次级线圈2b对置地配置。换句话说，作为等效电路，构成所谓的T型LC滤波器结构。

[0078] 接下来，对电子部件10的制造方法进行说明。

[0079] 如图3所示，例如通过打印等将第一～第四线圈21～24的材料分别涂覆在不同的非磁性体片材11a。另外，例如通过打印等将第一、第二接地电极61、62的材料分别涂覆在不同的磁性体片材12a。

[0080] 然后，将涂覆有第一～第四线圈21～24的材料的非磁性体片材11a、和涂覆有第一、第二接地电极61、62的材料的磁性体片材12a层叠并进行烧成，得到具备了共模扼流圈2以及第一、第二接地电极61、62的层叠体1。

[0081] 之后，例如通过打印等将第一～第四线圈端子41～44的材料涂覆在层叠体1的表面，并且例如通过打印等将第一、第二接地端子51、52的材料涂覆在层叠体1的表面，并对这些材料进行烧接，在层叠体1的表面形成第一～第四线圈端子41～44以及第一、第二接地端子51、52。通过这种方式来制造电子部件10。

[0082] 根据上述电子部件10，第一接地电极61以及第二接地电极62被配置成在层叠方向隔着初级线圈2a以及次级线圈2b，并在与初级线圈2a或者次级线圈2b之间生成电容。

[0083] 由此，由于第一接地电极61以及第二接地电极62在与初级线圈2a或者次级线圈2b之间生成电容，所以作为等效电路，构成所谓的T型LC滤波器结构。因此，与以往的π型LC滤波器结构相比较能够以较小的电容值得到共振，能够减小信号透过特性Sdd21的劣化，抑制信号质量的降低。

[0084] 另外，第一接地电极61以及第二接地电极62配置在初级线圈2a以及次级线圈2b的外侧，因此第一、第二接地电极61、62不位于初级线圈、次级线圈2a、2b内。因此，由于成为不同电位的第一、第二接地电极61、62与初级线圈、次级线圈2a、2b(特别是，设置于非磁性体片材11a的通孔导体)不位于同一层，所以能够防止由第一、第二接地电极61、62与初级线圈、次级线圈2a、2b的电位差引起的移动。

[0085] 另外，由于组合了共模扼流圈2与第一、第二接地电极61、62，所以与单个共模扼流圈相比，能够在宽频带使Scc21衰减高衰减化。换句话说，表示噪声除去效果的Scc21的衰减变深而成为良好的特性。

[0086] 根据上述电子部件10，第一接地电极61在与初级线圈2a之间生成电容，第二接地电极62在与次级线圈2b之间生成电容。由此，能够使初级线圈2a以及次级线圈2b的衰减特性为均衡性良好的特性，能够提高作为整体的噪声抑制效果。

[0087] 根据上述电子部件10，初级线圈2a的两个线圈21、23与次级线圈2b的两个线圈22、24在层叠方向交替排列，因此能够降低初级线圈、次级线圈2a、2b内的杂散电容从而能够进行高频对应。并且，由于能够利用初级线圈、次级线圈2a、2b均等地均衡性良好地获取线圈－接地电极间的电容，所以能够得到适当的基于LC共振的衰减。

[0088] 根据上述电子部件10，初级线圈2a以及次级线圈2b配置在非磁性体11内，非磁性体11的上下被磁性体12夹着，因此线圈2a、2b的磁通集中在上下的磁性体12。因此，在线圈单体环绕的磁通较小，在初级线圈2a和次级线圈2b共同环绕的磁通较多。因此，能够增强初级线圈2a与次级线圈2b之间的耦合，因此能够得到高阻抗，能够减少信号透过特性Sdd21的劣化。

[0089] 根据上述电子部件10，第一接地电极61配置在上面的磁性体12内，第二接地电极62配置在下面的磁性体12内。由此，能够将第一接地电极61以及第二接地电极62配置在与配置初级线圈2a以及次级线圈2b的非磁性体11不同的磁性体12，能够减缓由向非磁性体11的电极集中产生的应力增加，抑制结构缺陷、可靠性降低。

[0090] (第二实施方式)

[0091] 图5A是表示本发明的电子部件的第二实施方式的YZ剖视图。图5B是表示本发明的电子部件的第二实施方式的XY剖视图。第二实施方式与第一实施方式的第一、第二接地电极的构成不同。以下仅对该不同的构成进行说明。其中，在第二实施方式中，由于与第一实施方式相同的附图标记是与第一实施方式相同的构成，所以省略其说明。

[0092] 如图5A和图5B所示，在第二实施方式的电子部件10A中，第一接地电极61A以及第二接地电极62A从层叠方向观察与初级线圈2a以及次级线圈2b重叠，并且不与初级线圈2a的内径部分以及次级线圈2b的内径部分重叠。

[0093] 具体而言，第一接地电极61A从层叠方向观察具有与对置的第一线圈21的内径部分大致相同的大小的内径部分610。第一接地电极61A的内径部分610从层叠方向观察与第一线圈21的内径部分重叠。第一～第四线圈21～24的内径部分从层叠方向观察全部为相同的大小。同样地，第二接地电极62A从层叠方向观察具有与对置的第四线圈24的内径部分大致相同的大小的内径部分620。

[0094] 根据上述电子部件10A，第一接地电极61A以及第二接地电极62A从层叠方向观察，不与初级线圈2a的内径部分以及次级线圈2b的内径部分重叠。由此，初级线圈2a以及次级线圈2b的磁通不被第一接地电极61A以及第二接地电极62A屏蔽，能够抑制由磁通的损耗的影响产生的特性劣化。

[0095] (第三实施方式)

[0096] 图6A是表示本发明的电子部件的第三实施方式的YZ剖视图。图6B是表示本发明的电子部件的第三实施方式的XY剖视图。第三实施方式与第二实施方式的第一、第二接地电极61B、62B的构成不同。以下仅对该不同的构成进行说明。其中，在第三实施方式中，与第二实施方式相同的附图标记是与第二实施方式相同的构成，所以省略其说明。

[0097] 如图6A和图6B所示，在第三实施方式的电子部件10B中，第一接地电极61B以及第二接地电极62B从层叠方向观察分别具有与初级线圈2a以及次级线圈2b中的对置的线圈的图案类似的图案。

[0098] 具体而言，第一接地电极61B从层叠方向观察具有与对置的第一线圈21的图案类似的图案。换句话说，第一接地电极61B的图案是从层叠方向观察具有与第一线圈21相同的内径、线宽度以及线间距的螺旋形状，并且配置在与第一线圈21的图案重合的位置。同样地，第二接地电极62B从层叠方向观察具有与对置的第四线圈24的图案类似的图案。

[0099] 根据上述电子部件10B，第一接地电极61B以及第二接地电极62B分别具有从层叠方向与初级线圈2a以及次级线圈2b中的对置的线圈的图案类似的图案。由此，能够最小地抑制第一、第二接地电极61B、62B的面积，高效地获取电容。另外，由于能够缩小第一、第二接地电极61B、62B的面积，所以能够减少由第一、第二接地电极61B、62B与层叠体1的线膨胀系数之差引起的应力的产生。

[0100] (第四实施方式)

[0101] 图7是表示本发明的电子部件的第四实施方式的立体图。第四实施方式与第一实施方式在具有静电放电元件的构成上不同。以下仅对该不同的构成进行说明。其中，在第四实施方式中，由于与第一实施方式相同的附图标记是与第一实施方式相同的构成，所以省略其说明。

[0102] 如图7所示，在第四实施方式的电子部件10C中，具有静电放电元件(ESD(Electro-Static Discharge)元件，防静电元件)3。静电放电元件3设置于层叠体1，与第二接地电极62相比位于下侧。静电放电元件3经由第一～第四线圈端子41～44与初级线圈2a以及次级线圈2b连接，并经由第一、第二接地端子51、52与地面连接。

[0103] 静电放电元件3包括第一～第五放电电极31～35。第一～第五放电电极31～35被上下的磁性体片材12a夹着。第一～第四放电电极31～34沿Y轴方向延伸。第五放电电极35沿X轴方向延伸。

[0104] 第一放电电极31的一端部从第二侧面116的第一侧面115侧露出，第一放电电极31的另一端部位于磁性体12的Y方向的中央。第二放电电极32的一端部从第二侧面116的第三侧面117侧露出，第二放电电极32的另一端部位于磁性体12的Y方向的中央。

[0105] 第三放电电极33的一端部从第四侧面118的第一侧面115侧露出，第三放电电极33的另一端部位于磁性体12的Y方向的中央。第四放电电极34的一端部从第四侧面118的第三侧面117侧露出，第四放电电极34的另一端部位于磁性体12的Y方向的中央。

[0106] 第五放电电极35的一端部位于第一放电电极31的另一端部与第三放电电极33的另一端部之间的间隙。在第五放电电极35的一端部与第一放电电极31的另一端部之间设置有放电用的间隙。在第五放电电极35的一端部与第三放电电极33的另一端部之间设置有放电用的间隙。

[0107] 第五放电电极35的另一端部位于第二放电电极32的另一端部与第四放电电极34的另一端部之间的间隙。在第五放电电极35的另一端部与第二放电电极32的另一端部之间设置有放电用的间隙。在第五放电电极35的另一端部与第四放电电极34的另一端部之间设置有放电用的间隙。

[0108] 第五放电电极35的一端部从第一侧面115露出。第五放电电极35的另一端部从第三侧面117露出。

[0109] 其中，在放电用的间隙既可以不存在任何部件，另外也可以填充有容易进行放电的材料。作为容易进行放电的材料的一个例子，包括涂层粒子和半导体粒子。涂层粒子是以氧化铝等无机材料涂覆Cu等金属粒子的表面的粒子。半导体粒子是SiC等半导体材料的粒子。优选涂层粒子和半导体粒子分散地配置。通过使涂层粒子和半导体粒子分散，容易实现短路的防止、放电开始电压等ESD特性的调整。

[0110] 第一放电电极31的一端部经由第一线圈端子41与第一线圈21的引出电极21a电连接。第二放电电极32的一端部经由第二线圈端子42与第二线圈22的引出电极22a电连接。

[0111] 第三放电电极33的一端部经由第三线圈端子43与第三线圈23的引出电极23a电连接。第四放电电极34的一端部经由第四线圈端子44与第四线圈24的引出电极24a电连接。

[0112] 第五放电电极35的一端部经由第一接地端子51与安装基板的接地布线电连接。第五放电电极35的另一端部经由第二接地端子52与安装基板的接地布线电连接。

[0113] 图8是电子部件10C的等效电路图。如图8所示，在初级线圈2a与第一线圈端子41之间连接有由第一放电电极31以及第五放电电极35构成的第一放电部E1。在初级线圈2a与第三线圈端子43之间连接有由第三放电电极33以及第五放电电极35构成的第三放电部E3。

[0114] 在次级线圈2b与第二线圈端子42之间连接有由第二放电电极32以及第五放电电极35构成的第二放电部E2。在次级线圈2b与第四线圈端子44之间连接有由第四放电电极34以及第五放电电极35构成的第四放电部E4。

[0115] 根据上述电子部件10C，由于具有静电放电元件3，所以能够进行针对初级线圈2a以及次级线圈2b的静电的应对。换句话说，通过使静电放电元件3产生ESD放电，能够使ESD经由第一、第二接地端子51、52分散到地面，减小流向信号线的ESD电压。

[0116] 此外，本发明并不限定于上述的实施方式，在不脱离本发明的主旨的范围内能够进行设计变更。例如，也可以对上述第一～上述第四实施方式的各个的特征点进行各种组合。

[0117] 在上述实施方式中，初级线圈以及次级线圈分别由两个线圈构成，但也可以由一个或者三个以上的线圈构成初级线圈以及次级线圈中的至少一方。

[0118] 在上述实施方式中，关于构成初级线圈的第一、第三线圈和构成次级线圈的第二、第四线圈的排列，由上向下以第一～第四线圈的顺序排列，但也可以以第一、第三、第二、第四线圈的顺序排列，也可以以第一、第二、第四、第三线圈的顺序排列，也可以以第二、第一、第三、第四线圈的顺序排列。

[0119] 在上述实施方式中，第一接地电极与初级线圈对置，第二接地电极与次级线圈对置，但根据初级线圈、次级线圈的排列，也可以第一、第二接地电极与初级线圈对置，第一、第二接地电极与次级线圈对置，或者，第一接地电极与次级线圈对置，第二接地电极与初级线圈对置。换句话说，第一接地电极以及第二接地电极分别在与初级线圈或者次级线圈之间生成电容。

[0120] 在上述实施方式中，第一、第二接地电极配置在磁性体内，但也可以配置在非磁性体内。