粒子辐照设备、束改性装置和含结终端延伸区的半导体件

摘要

本发明涉及粒子辐照设备、束改性装置和包括结终端延伸区的半导体器件。束改性装置(700)包括散射部(720)，在散射部(720)中，垂直撞击到束改性装置(700)的暴露面(701)上的粒子从垂直方向偏离。粒子的总透过率沿着平行于暴露面(701)的侧向方向变化。

权利要求

1.一种束改性装置(700)，包括：

散射部(720)，在所述散射部(720)中，垂直撞击到所述束改性装置(700)的暴露面(701)上的粒子从垂直方向偏离，其中在所述束改性装置(700)中，所述粒子的总透过率沿着平行于所述暴露面(701)的侧向方向改变，其中所述束改性装置(700)还包括遮挡部(710)，在所述遮挡部(710)中，所述粒子的总透过率低于所述散射部(720)中的总透过率，其中所述遮挡部(710)和所述散射部(720)沿着平行于所述暴露面(701)的侧向方向交替，并且所述遮挡部(710)的面积比率沿着所述侧向方向改变。

2.根据权利要求1所述的束改性装置，其中

所述遮挡部(710)对于动能至多为2MeV的分子量等于或大于5的粒子是不能透过的。

3.根据权利要求1所述的束改性装置，其中

在所述遮挡部(710)中，所述束改性装置(700)的垂直延伸是均一的。

4.根据权利要求1至3中任一项所述的束改性装置，其中所述束改性装置(700)在所述散射部(720)中的最大垂直延伸不超过所述遮挡部(710)中的最小垂直延伸。

5.根据权利要求1至3中任一项所述的束改性装置，其中所述遮挡部(710)和所述散射部(720)分别形成在器件区域(810)的终端区域(812)中，所述终端区域(812)围绕所述器件区域(810)的中心区域(811)。

6.根据权利要求5所述的束改性装置，还包括：

格状闲置区域(890)，其没有散射部(720)并且使所述器件区域(810)隔开。

7.根据权利要求6所述的束改性装置，其中

所述格状闲置区域(890)包括垂直延伸穿过所述束改性装置(700)的开口(750)。

8.根据权利要求5所述的束改性装置，其中

器件区域(810)的所述遮挡部(710)的宽度随着距所述器件区域(810)的所述中心区域(811)的距离增加而增加。

9.根据权利要求5所述的束改性装置，其中

所述终端区域(812)包括分别通过周边遮挡部(710)隔开的至少三个周边散射部(720)。

10.根据权利要求5所述的束改性装置，其中

所述中心区域(811)分别包括至少一个散射部(720)。

11.根据权利要求5所述的束改性装置，其中

器件区域(810)的所述散射部(720)的宽度随着距所述器件区域(810)的所述中心区域(811)的距离增加而减小。

12.根据权利要求1至3中任一项所述的束改性装置，其中所述散射部(720)包括由突出部(722)隔开的凹陷部(721)。

13.根据权利要求12所述的束改性装置，其中

所述突出部(722)围绕器件区域(810)的中心区域(811)。

14.根据权利要求12所述的束改性装置，其中

所述凹陷部(721)具有不同的垂直延伸，并且所述凹陷部(721)与所述暴露面(701)之间的距离沿着所述侧向方向变化，使得所述散射部(720)的透过率沿着所述侧向方向改变。

15.根据权利要求12所述的束改性装置，其中

所述凹陷部(721)具有相等的垂直延伸。

16.根据权利要求12所述的束改性装置，其中

所述突出部(722)的垂直截面区域是三角形或梯形。

17.根据权利要求1至3中任一项所述的束改性装置，还包括：垂直延伸穿过所述束改性装置(700)的开口(750)。

18.一种粒子辐照设备，包括：

能够发射粒子的粒子源(910)；

能够加速所发射的粒子以形成粒子束(990)的加速装置(920)；以及包括散射部(720)的束改性装置(700)，在所述散射部(720)中，垂直撞击到所述束改性装置(700)的暴露面(701)上的粒子从垂直方向偏离，其中在所述束改性装置(700)中，所述粒子的总透过率沿着平行于所述暴露面(701)的侧向方向改变，其中所述束改性装置(700)包括遮挡部(710)，在所述遮挡部(710)中，所述粒子的总透过率低于在所述散射部(720)中的总透过率，以及其中所述遮挡部(710)和所述散射部(720)沿着平行于所述暴露面(701)的侧向方向交替，并且所述遮挡部(710)的面积比率沿着所述侧向方向改变。

19.一种制造半导体器件的方法，所述方法包括：生成粒子束(990)；

通过使用束改性装置(700)来修整粒子束(990)，其中所述束改性装置(700)的遮挡部(710)使所述粒子束(990)的第一部分束减弱，散射部(720)使所述粒子束(990)的第二部分束散射，其中穿过所述散射部(720)中相邻散射部(720)的所述第二部分束(991)的锥在垂直于所述粒子束(990)的传播方向的平面中在半导体基底(500a)中交叠，其中所述遮挡部(710)的面积比率沿着平行于所述束改性装置(700)的暴露面(701)的侧向方向改变。

20.根据权利要求19所述的方法，还包括：

生成穿过所述束改性装置(700)中的开口(750)的高剂量粒子束，以使所述半导体基底(500a)中的对准区(180)非晶化。

21.根据权利要求19或20中任一项所述的方法，还包括：使用于在所述半导体基底(500a)中形成结构的光掩模与由对准区(180)形成的对准标记(182)对准。

22.一种半导体器件，包括：

中心掺杂区(115a)，其从第一表面(101)在距所述半导体部(100)的外侧向表面(103)一定距离处延伸到碳化硅半导体部(100)中，其中所述中心掺杂区(115a)与所述半导体部中的漂移结构(120)形成pn结；以及结终端延伸区(117)，其与所述中心掺杂区(115a)形成单极同质结，所述结终端延伸区(117)沿着所述第一表面(101)从所述中心掺杂区(115a)向所述外侧向表面(103)的方向延伸，其中所述结终端延伸区(117)的平行于所述第一表面(101)的侧向掺杂分布包括通过掺杂剂浓度大致线性降低的部分连接的掺杂剂浓度均匀的部分。

23.根据权利要求22所述的半导体器件，其中

所述结终端延伸区(117)的垂直延伸小于所述中心掺杂区(115a)的垂直延伸。

24.一种束改性装置，包括：

遮挡部(710)；以及

散射部(720)，在所述散射部(720)中，垂直撞击到所述束改性装置(700)的暴露面(701)上的粒子从垂直方向偏离，并且其中所述粒子的总透过率高于所述遮挡部(710)中的所述粒子的总透过率，其中所述遮挡部(710)与所述散射部(720)沿着平行于所述暴露面(701)的侧向方向交替，并且所述遮挡部(710)的面积比率沿着所述侧向方向改变。

说明书

粒子辐照设备、束改性装置和含结终端延伸区的半导体件

技术领域

[0001] 本发明涉及半导体领域，特别涉及粒子辐照设备、束改性装置和含结终端延伸区的半导体器件。

背景技术

[0002] 在功率半导体器件中，施加在前侧处的第一负载电极与半导体管芯背面上的第二负载电极之间的阻断电压沿着主pn结形成耗尽区。由于沿着侧向外表面半导体管芯的阻断能力低，所以主pn结通常被设计成使得耗尽区从中心掺杂区向侧向方向延伸，并且使得侧向外表面保持没有电场。因此，第一负载电极与第二负载电极之间的电场的横向分量和纵向分量可以沿着阻断主pn结的弯曲段叠加。掺杂剂浓度逐渐降低的侧向结终端延伸部使中心掺杂区沿着半导体管芯的在前侧的表面扩展，使主pn结的弯曲段变平，以及提高阻断能力。在掺杂剂具有足够的扩散长度的半导体材料中，中心掺杂区的侧向结终端延伸部通过使利用不同注入掩模通过少量注入而注入的掺杂剂扩散从而在中心掺杂区与周围边缘区之间形成缓变结(gradual transition)。在基于掺杂剂的扩散长度低的材料的半导体器件中，具有不同注入掩模的大量注入可以形成其中掺杂剂浓度足够平滑地变化的结终端延伸部。或者，一个单次注入可以使用具有开口的注入掩模，开口的直径随着距边缘区的距离减小而减小，或者一个单次注入可以使用楔形注入掩模以形成渐变结终端延伸部。

[0003] 对于简化如下掺杂区的形成存在需求：在掺杂剂的扩散长度低的半导体材料中，掺杂剂的浓度具有侧向变化。

发明内容

[0004] 本发明的目的通过独立权利要求的内容来实现。从属权利要求涉及进一步的实施方案。

[0005] 根据一个实施方案，束改性装置包括散射部。在散射部中，垂直撞击到束改性装置的暴露面上的粒子的总透过率沿着平行于暴露面的侧向方向变化。

[0006] 根据另一实施方案，粒子辐照设备包括能够发射粒子的粒子源，能够加速所发射的粒子以形成粒子束的加速装置，以及包括散射部的束改性装置，其中在散射部中，垂直撞击到束改性装置的暴露面上的粒子的总透过率沿着平行于暴露面的侧向方向变化。

[0007] 根据又一实施方案，一种制造半导体器件的方法包括：生成粒子束并且通过使用束改性装置来修整粒子束。束改性装置的遮挡部使粒子束的第一部分束减弱。散射部使粒子束的第二部分束散射，其中穿过散射部中相邻散射部的第二部分束的锥在垂直于粒子束的传播方向的平面中的半导体基底中交叠。

[0008] 根据又一实施方案，一种半导体器件，包括从第一表面延伸到碳化硅半导体部中的距半导体部的外侧向表面一定距离处的中心掺杂区。中心掺杂区与半导体部中的漂移结构形成pn结。终端延伸区与中心掺杂区形成单极同质结，其中终端延伸区沿着第一表面从中心掺杂区向外侧向表面的方向延伸。终端延伸区的平行于第一表面的侧向掺杂分布包括通过掺杂剂浓度大约线性减小的部分连接的掺杂剂浓度均匀的部分。

[0009] 根据一个实施方案，束改性装置包括遮挡部和散射部。在散射部中，粒子的总透过率高于遮挡部中粒子的总透过率，并且垂直撞击到束改性装置的暴露面上的粒子从垂直方向偏离。遮挡部和散射部沿着平行于暴露面的侧向方向交替。遮挡部的面积比率沿着侧向方向变化。

[0010] 本领域技术人员在阅读下面的详细描述并且查看附图时将认识到附加的特征和优点。

附图说明

[0011] 本发明包括附图以提供对本发明的进一步理解，附图并入本说明书中并且构成本说明书的一部分。附图示出本发明的实施方案，并且与说明书一起用于解释本发明的原理。由于参考以下详细描述，本发明的其它实施方案和预期的优点将变得更加易于理解，因此可容易地认识到本发明的其它实施方案和预期的优点。

[0012] 图1A是根据一个实施方案的遮挡部与散射部之间的比例侧向变化的束改性装置的部分的示意性垂直截面图，散射部包括凹陷部和三角形突出部。

[0013] 图1B是根据一个实施方案的遮挡部与散射部之间的比例侧向变化的束改性装置的部分的示意性垂直截面图，散射部包括梯形突出部。

[0014] 图1C是根据一个具有梯形突出部的实施方案的散射部中的凹陷部与暴露面之间的距离的侧向变化的束改性装置的部分的示意性垂直截面图。

[0015] 图1D是根据一个实施方案的遮挡部与散射部之间的比例侧向变化的束改性装置的部分的示意性垂直截面图，散射部包括具有不同垂直延伸的凹陷部和三角形突出部。

[0016] 图1E是根据一个实施方案的遮挡部与散射部之间的比例侧向变化的束改性装置的部分的示意性垂直截面图，散射部包括嵌入的散射中心。

[0017] 图2A是根据一个实施方案的束改性装置的部分的示意性垂直截面图，其具有使器件区域隔开的闲置区域，包括基于遮挡部的中心器件区域。

[0018] 图2B是根据一个实施方案的束改性装置的部分的示意性垂直截面图，其具有使器件区域隔开的增强的闲置区域，包括增强的中心器件区域。

[0019] 图2C是根据一个实施方案的束改性装置的部分的示意性垂直截面图，其具有用于对准掩模的形成的开口。

[0020] 图2D是根据一个实施方案的束改性装置的部分的示意性垂直截面图，其具有使器件区域隔开的闲置区域，其中中心器件区域包括遮挡部和散射部二者。

[0021] 图2E是图2D的束改性装置的图案化表面上的示意性平面图。

[0022] 图3是根据一个实施方案的粒子辐照设备的示意性框图，其包括束改性装置。

[0023] 图4A是通过束改性装置和半导体基底的部分用于示出涉及具有侧向变化掺杂剂浓度的掺杂区的实施方案的效果的示意性垂直截面图。

[0024] 图4B是示出了沿着平行于图4A的半导体基底的主表面的线B-B的侧向掺杂剂梯度的示意图。

[0025] 图4C是示出沿着正交于图4A的半导体基底的主表面的线C-C、D-D、以及E-E的垂直掺杂剂梯度的示意图。

[0026] 图4D是由图4A的半导体基底获得的半导体器件的部分的示意性垂直截面图。

[0027] 图4E是图4D的垂直截面图中的电场的示意性说明。

[0028] 图4F是示出作为JTE剂量函数的图4D的半导体器件的击穿电压的示意图。

[0029] 图4G是示出作为JTE剂量函数的图4D的半导体器件中的最大电场强度的示意图。

[0030] 图5A是用于示出涉及具有不同掺杂剂浓度的隔开的掺杂区的实施方案的效果的束改性装置的部分的示意性垂直截面图。

[0031] 图5B是示出沿着平行于图5A的半导体基底的主表面的线B-B的侧向掺杂剂梯度的示意图。

[0032] 图5C是示出沿着正交于图5A的半导体基底的主表面的线C-C、D-D、以及E-E的垂直掺杂剂梯度的示意图。

[0033] 图6是制造半导体器件的方法的示意性流程图，其中该方法包括通过使用束改性装置来形成掺杂区。

[0034] 图7A是用于示出在基础基底上形成外延层之后，通过使用束改性装置制造半导体器件的方法的半导体基底的示意性垂直截面图。

[0035] 图7B示出了在使用高剂量、低能量粒子束辐照以形成非晶化区期间图7A的半导体基底。

[0036] 图7C示出了在使用低剂量、高能量粒子束辐照以形成掺杂区期间图7B的半导体基底。

[0037] 图7D示出了在通过从非晶化区蚀刻来形成对准凹坑之后图7C的半导体基底。

[0038] 图7E示出了在通过使用基于图7D的对准凹坑的对准掩膜来形成与掺杂区对准的沟槽结构之后图7D的半导体基底。

[0039] 图8是包括基于VLD(侧向掺杂的变化)结构的JTE(结终端延伸部)的半导体器件的部分的示意性垂直截面图。

[0040] 图9是包括基于VLD结构的结终端延伸部的功率半导体二极管的部分的示意性垂直截面图。

具体实施方式

[0041] 在下面的详细描述中参考附图，附图形成了本文的一部分并且其中通过示出可以实践本发明的具体实施方案的方式被示出。应理解，可以使用其他实施方案，并且可以在不脱离本发明的范围的情况下进行结构或逻辑改变。例如，对于一个实施方案示出或描述的特征可以用于其他实施方案或与其他实施方案结合，以产生又一实施方案。本发明旨在包括这样的修改和变化。实施例使用特定语言描述，其不应解释为限制所附权利要求的范围。附图不是按比例并且仅用于说明目的。除非另有说明，否则在不同附图中对应的元件由相同附图标记指示。

[0042] 术语“具有”、“包含”、“包括”、“含有”等是开放的，并且术语指示所述结构、元件或特征的存在，但不排除另外的元件或特征。单数形式的表述旨在包括复数和单数，除非上下文另有明确指示。

[0043] 术语“电连接”描述了电连接元件之间的永久性的低欧姆连接，例如所涉及元件之间的直接接触，或者经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦接”包括适于信号传输的一个或更多个插入元件可以布置在电耦接的元件之间，例如可控制以暂时提供第一状态的低欧姆连接和第二状态的高欧姆电解耦的元件。

[0044] 附图通过在掺杂类型“n”或“p”旁标示“-”或“+”来示出相对掺杂浓度。例如，“n-”表示低于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区高的掺杂浓度。具有同一相关掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两种不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。

[0045] 图1A和图1B涉及用于修整导向半导体基底上的粒子束的束改性装置700，其用于形成VLD(侧向掺杂变化)区和/或用于在单次注入中形成不同掺杂区。

[0046] 束改性装置700基于以如下厚度形成足够稳定结构的一种或更多种材料：在该厚度下材料足够透过粒子束，以用于将掺杂剂注入到半导体基底中，该半导体基底对于掺杂剂原子具有短的扩散长度，例如碳化硅(SiC)。

[0047] 例如，束改性装置700基于形成稳定的薄基底如箔(例如，边长为约75mm或更大(例如约200mm或300mm)的正方形箔，或者直径为至少100mm(例如约200mm或300mm)的圆形箔)的材料。束改性装置700的该厚度足够透过用作晶体基底的掺杂剂的粒子，所述晶体基底对于相应的掺杂剂(例如，在约200keV的动能下分子量等于或大于5并且至多例如为54)具有短的扩散长度。根据一个实施方案，束改性装置700主要包含铝(Al)或硅(Si)或由其组成。在一些其他实施方案中，束改性装置700可以由具有关于粒子束的期望特性的其他材料组成或可以基于该其他材料。例如，束改性装置700可以主要基于厚度在100nm至20μm的范围内的晶体硅层，所述晶体硅层可以涂覆有含金属层，以提高稳定性、耐用性和/或散射特性。
束改性装置700的可透过部分可以削弱经过的粒子的能量。

[0048] 束改性装置700可以是具有暴露面701的薄基底、膜或箔，暴露面701可以为平面或者可以包括从暴露面701突出的结构。与暴露面701相反，图案化表面702可以包括凹槽和台面，其中凹槽和台面的平均平面平行于暴露面701。图案化表面702可以通过蚀刻工艺或者通过使用模板或铸造的工艺(例如，通过浇铸、通过模压或通过冲压)被图案化，其中束改性装置700基于用于蚀刻、模压、浇铸或冲压的适合材料。

[0049] 束改性装置700包括遮挡部710和散射部720。除了遮挡部710和散射部720之外，束改性装置700还可以包括另外的部分，例如对于粒子束的粒子完全吸收和/或完全透明或近于透明的区域(例如，开口)。

[0050] 对于粒子束的粒子，遮挡部710比散射部720较不易透过。例如，在散射部720中，对于分子量在5至54的范围内的粒子的透过率可以是遮挡部710中的至少十倍高。所有遮挡部710的透过率可以相同。根据其他实施方案，不同的遮挡部710可以具有不同的透过率。另外地或除此之外，对于分子量为5至54的粒子的透过率在同一遮挡部710中可以波动。相比于散射部720对第二部分束的减弱，遮挡部710可以使通过遮挡部710中的图案化表面702离开束改性装置700的经修整粒子束的第一部分束局部减弱至少一个数量级，或者遮挡部710对于该粒子可以几乎不能透过或完全不能透过，在该情况中经修整粒子束没有第一部分束。

[0051] 在散射部720中，束改性装置700的最小垂直延伸小于遮挡部710中的最小垂直延伸，使得撞击到暴露面701上的粒子束在散射部720中的部分穿过散射部720，而粒子束在散射部720中的减弱低于在遮挡部710中的减弱。另外，散射部720使经过的粒子散射，并且使通过散射部720中的图案化表面702离开束改性装置700的经修整粒子束的第二部分束的锥扩展。

[0052] 散射部720可以被图案化，使得散射部720包括在图案化表面702的侧处向束改性装置700中延伸的凹陷部721，以及在相邻凹陷部721之间的突出部722。同一散射部720中的凹陷部721可以具有相同的垂直和水平延伸或者不同的垂直和/或水平延伸。不同散射部720的凹陷部721可以具有相同或不同的垂直和水平延伸。根据一个实施方案，凹陷部721可以具有在100nm至10μm的范围内(例如，在0.2μm至8μm的范围内)的垂直延伸。

[0053] 凹陷部721和突出部722的垂直截面可以是具有或不具有圆边或斜边的矩形、具有或不具有平坦顶部的三角形、或者具有圆形或半圆顶部的圆柱形。凹陷部721可以是条形凹槽，可以是隔开的短的沟槽，或者可以沿两个正交的水平方向形成使相邻突出部722隔开的格。在所示实施方案中，凹陷部721和突出部722二者的垂直截面是同一垂直延伸的三角形。

[0054] 图1B的束改性装置700包括具有梯形截面和相同垂直延伸的凹陷部721和突出部722。

[0055] 图1C的束改性装置700中梯形凹陷部721和梯形突出部722的垂直延伸沿侧向变化。利用较浅的凹陷部721，凹陷部721的底部与暴露面701之间的距离可以增加，使得经过的粒子的部分随着凹陷部721的垂直延伸减小而减少。

[0056] 图1D将参照图1A和图1B描述的遮挡区域710与散射部720中凹陷部721的不同垂直延伸组合，其中不同散射部720的突出部722和凹陷部721的垂直延伸彼此不同。利用较浅的凹陷部721，凹陷部721的底部与暴露面701之间的距离可以增加，使得相对于具有深的凹陷部721的散射部中，在具有浅的凹陷部721的散射部中更少的粒子穿过束改性装置700。除此之外或另外地，突出部722和凹陷部721的垂直延伸在同一散射部720中可以变化。

[0057] 另外地或除此之外，散射部720由于材料特性而可以使粒子散射。例如，可以通过束改性装置700的材料基质和/或通过如图1E中所示的散射中心713而造成散射，其中散射中心713可以是束改性装置700中的晶格缺陷或金属原子。由于材料特性而导致的散射可以导致散射粒子的高斯分布特征，然而通过表面图案引起的散射导致更加盒形(box-shaped)的分布特征。根据一个实施方案，衬于图案化表面702侧的晶体基础材料的薄的含金属层可以包含散射中心713。

[0058] 遮挡部710的面积比率，即每单位面积图案化表面702被遮挡部710占据的面积随着束改性装置700平行于暴露面701的水平延伸而变化。与散射部720的散射特性结合，遮挡部710的可变面积比率简化了具有不同掺杂剂浓度的掺杂区的形成和/或在半导体材料中具有平滑侧向浓度梯度的掺杂区的形成，其中在可允许温度范围内(例如，对于碳化硅(SiC)高达1800℃)，典型掺杂剂的扩散长度明显短于在晶体硅中的扩散长度。束改性装置700有助于粒子(半导体基底中暴露于经修整粒子束的掺杂剂)的分布的侧向调制。

[0059] 图2A至图2E涉及对于在结终端延伸区中的掺杂的侧向变化的束改性装置700的使用。

[0060] 图2A示出了具有格状闲置区域890的束改性装置700，所述闲置区域890将多个相同器件区域810隔开，以用于与形成多个相同半导体器件的半导体基底结合使用。

[0061] 每一个器件区域810包括在形状和尺寸上与半导体器件之一的有源区对应的中心区域811，其中有源区可以包括MPS(混合PN肖特基)二极管、IGFET(绝缘栅极场效应晶体管)、或IGBT(绝缘栅极双极晶体管)的可操作晶体管单元，或者功率半导体二极管的重掺杂阳极区。中心区域811可以包括单个遮挡部710并且可以没有散射部720。每一个器件区域810进一步包括直接接合至并且围绕中心区域811的终端区域812。每一个终端区域812在形状上并且大致在尺寸上与对应的半导体器件的结终端延伸区对应。

[0062] 束改性装置700的闲置区域890在形状和尺寸上对应于半导体基底上的包括各个芯片区的切口区、晶片边缘区、以及未反掺杂的终端区域的区。晶片边缘区是半导体基底的沿着其中没有形成半导体管芯的晶片边缘的部分。切口区是半导体基底在用于将在同一半导体基底的相邻芯片区中形成的半导体管芯彼此分开的工艺中消耗的部分。未反掺杂的终端区域是夹在结终端延伸区与芯片区的外边缘之间的最外的芯片区。

[0063] 在终端区域812中，四周的散射部710和遮挡部720交替地围绕中心区域811。在每一个终端区域812中，通过以下方式使每个单位面积的遮挡部710的面积比率随着距中心区域811的距离增加而增加：在散射部720宽度不变的情况下增加遮挡部710的宽度，在遮挡部710的宽度不变的情况下减少散射部720的宽度，或者二者的组合。在所示实施方案中，靠近中心区域811，遮挡部710的面积比率为约1:4，然而靠近闲置区域890，遮挡部710的面积比率为约1:1。

[0064] 遮挡部710使撞击到暴露面701上的粒子束局部减弱。由于遮挡部710的面积密度随着距闲置区域890的距离减小而增加，所以在终端区域812的靠近闲置区域890的部分中比靠近中心区域811的部分中，更少的粒子穿过束改性装置700。

[0065] 由于散射部720使经修整粒子束的离开在散射部720中的图案化表面702的部分束的锥局部变宽，所以穿过散射部720的粒子还到达遮挡部710的垂直投射的区域中。

[0066] 束改性装置700有助于形成VLD区域，例如对于对掺杂剂具有短的扩散长度的半导体器件(例如，碳化硅功率开关和碳化硅二极管)具有变化的侧向掺杂的结终端延伸部。

[0067] 图2B示出了中心区域811和闲置区域890中的高吸收部730。高吸收部730的垂直延伸可以高于遮挡部710的垂直延伸，以提高束改性装置700的机械稳定性。

[0068] 在图2C中，中心区域811包括单一的散射部720并且没有遮挡部710，使得中心掺杂区(例如，功率半导体二极管的阳极区或半导体器件的有源区中的晶体管单元的本体区)可以在形成掺杂侧向变化的结终端延伸区的同一注入工艺中被注入。

[0069] 束改性装置700可以进一步包括例如在闲置区域890中的开口750。开口750允许高剂量的粒子束部分穿过，并且使半导体基底的例如用于形成对准掩模的部分非晶化。

[0070] 在图2D中，中心区域811包括散射部720的被遮挡部710隔开的常规布置，以相对于结终端延伸区中的掺杂剂浓度调整中心掺杂区的掺杂剂浓度。

[0071] 图2E示出了图2D的束改性装置700的图案化表面702。每一个终端区域812围绕中心区域811。在终端区域812中，遮挡部710、散射部720以及突出部722和凹陷部721是围绕中心区域811的同心圆形结构。根据其他实施方案，突出部722和凹陷部721可以是条状形状。

[0072] 图3示出了粒子辐照设备900。粒子源910发射带电粒子，例如分子量等于或大于一的离子。加速装置920(例如，范得格拉夫加速器)可以加速经选择类型的带电粒子，并且可以过滤掉与经选择类型不同的其他类型的带电粒子。束引导装置930可以引导并且聚焦加速粒子，以形成包含加速带电粒子的粒子束990，并且可以将粒子束990以例如约垂直的预定注入角度引导到基底(例如，可以固定(例如静电夹持(electrostatically chucked))到基底载体980的表面上的半导体基底500a)上。

[0073] 基底载体980可以相对于粒子束990沿着至少一个轴移动，和/或束引导装置930可以使粒子束990相对于基底载体980沿着至少一个轴偏移，或者粒子辐照设备900可以将二者组合。

[0074] 束改性装置700布置在束引导装置930与半导体基底500a之间。例如，束改性装置700安装在框架790中，其可以插入集成在粒子辐照设备900中的保持紧固装置中以及从其移除。

[0075] 束改性装置700使经过的粒子减弱和散射。离开束改性装置700的粒子形成包括撞击到半导体基底500a的主表面101a上的多个部分束991的修整粒子束，其中部分束991彼此侧向交叠。

[0076] 半导体基底500a可以是半导体晶片，例如，由其中掺杂剂原子具有短扩散长度的半导体材料构成的晶片。例如，半导体基底500a是直径为76mm、100mm、200mm、300mm并且厚度在50μm至1000μm的范围内(例如，100μm至400μm)的碳化硅晶片。

[0077] 根据一个实施方案，束改性装置700相对于基底载体980固定，并且可以具有对应于等于或大于半导体基底500a的侧向延伸的侧向延伸，其中束改性装置700包括多个相同的器件区域，并且束改性装置700的每一个器件区域对应于形成在半导体基底500a中的半导体管芯的有源区和结终端延伸区的组合。

[0078] 根据另一实施方案，束改性装置700相对于基底载体980可移动，其中束改性装置700的侧向延伸显著小于半导体基底500a的水平延伸。例如，束改性装置700仅包括一个、两个、四个或更多个器件区域，并且束改性装置700的相对于半导体基底500a的位置在用修整粒子束对半导体基底500a辐照期间改变。扫描器可以使半导体基底500a相对于修整粒子束移动，使得修整粒子束扫描全部半导体基底500a。

[0079] 图4A至图4G示出了用于形成其中掺杂剂浓度从高值至低值逐渐改变的p性JTE区117的束改性装置700的应用。

[0080] 图4A示出了布置在距半导体基底500a的主表面101a距离d1的束改性装置700。束改性装置的距离d1和束改性装置700的遮挡部710的宽度被选择为使得在散射部720中散射并且在散射部720中离开束改性装置700的部分束的锥在直接接合至半导体基底500a的主表面101a的表面区中彼此交叠，以形成中心掺杂区115a和直接接合至中心掺杂区115a的连续JTE区117。

[0081] 束改性装置700包括具有中心区域811和围绕中心区域811的终端区域812的器件区域810，中心区域811可以对应于形成在半导体基底500a的芯片区中的半导体管芯的有源区。束改性装置700可以进一步包括闲置区域890，其对应于半导体基底500a的包括具有与JTE区117相反导电类型的半导体管芯的外边缘区以及通过将半导体基底500a划分成多个相同半导体管芯所消耗的切口区的区域。

[0082] 中心区域811可以包括一个单一散射部720，一个单一吸收或遮挡区，或者多个规则布置的遮挡部和散射部。终端区域812包括遮挡部710和散射部720，其中散射部720的面积密度随着距中心区域811的距离增加而减小。遮挡部710的宽度以及束改性装置700与半导体基底500a之间的距离d1被选择成使得修整粒子束的通过散射部720中的图案化表面702离开的部分束的锥交叠并且叠加在主表面101a上。

[0083] 图4A仅示意性示出了遮挡部710和散射部720的相对尺寸，以及束改性装置700的另外细节，例如凹陷部和突出部的形状和尺寸。

[0084] 图4B示出了中心掺杂区115a和JTE区117的由于在束改性装置700的凹陷部和突出部以及遮挡部710和散射部720的适合尺寸下用所产生的修整粒子束辐照而导致的侧向掺杂剂梯度400。在中心掺杂区115a和JTE区117在均匀分布的散射部720的垂直投影中的部分中，掺杂剂密度大致均匀。在均匀掺杂剂浓度的部分之间，掺杂剂浓度随着距中心区域811的距离增加而减小。均匀掺杂剂浓度的部分的侧向延伸可以小于400μm。根据其他实施方案，侧向掺杂剂梯度400稳步减小，并且JTE区117不含均匀掺杂剂浓度的部分。

[0085] 散射部720还可以沿着垂直于半导体基底500a的主表面101a的垂直方向修整掺杂剂的分布。掺杂剂密度沿着半导体基底中的垂直范围大致均匀，其中垂直范围的延伸是散射部720中的凹陷部721的垂直延伸的函数。

[0086] 图4C示出了沿着如图4A中所示的JTE区117和中心掺杂区115a的不同侧向区段I、III、IV中的线C-C、D-D、以及E-E的垂直掺杂剂分布401、402、403。通过中心掺杂区115a和JTE区117的不同侧向区段的垂直掺杂剂分布401、402、403包括具有恒定掺杂剂浓度的部分，其中均匀垂直掺杂剂浓度的垂直延伸可以在中心掺杂区115a和JTE区117的不同侧向区段I、II、III、IV中相等。

[0087] 图4D涉及从图4A的半导体基底500a获得的半导体器件500。p型中心掺杂区115a和p型JTE区117从第一表面101延伸到半导体器件500的半导体部100中，半导体器件500可以是功率半导体二极管、IGFET、或IGBT。p型中心掺杂区115a和p型JTE区117与轻掺杂n型漂移结构120形成第一pn结pn1，所述轻掺杂n型漂移结构120与沿着相反于第一表面101的第二表面102形成的重掺杂n型接触层129形成单极同质结。

[0088] 图4E示出了图4D的半导体器件500中的电场分布，其中VLD型JTE区117使沿着第一表面101的电场和侧向pn结平滑。

[0089] 在图4F中，曲线421示意性示出了在10μm的分级部的侧向延伸处作为具有如图4E和图4F中所示的VLD型JTE区117的半导体器件500的JTE剂量DJTE的函数的击穿电压VBR。曲线422示出了在没有VLD型JTE区117的情况下用作参考示例的击穿电压VBR。VLD型JTE区117提高了大范围的JTE剂量DJTE的击穿电压。

[0090] 在图4G中，曲线431示出了在作为JTE剂量DJTE的函数的10μm的分级部分的侧向延伸处、在1200V的阻断电压下、在具有如图4D和4E中所示的VLD型JTE区117的半导体器件500的第一表面101处的最大电场强度。曲线432示出了在没有VLD型JTE区117的情况下在参考示例的表面处的最大电场强度。VLD型JTE区117显著减小了大范围的JTE剂量DJTE的电场强度，并且提高了半导体器件500的可靠性。

[0091] 图5A至图5C涉及具有适于在半导体基底500a的不同区中形成具有不同最大掺杂剂浓度的掺杂区481、482、483的束改性装置700的实施方案。

[0092] 在图5A中，散射部720的面积比率在束改性装置700的第一区段801中比在第二区段802中大，并且在第二区段802中比在第三区段803中大。遮挡部710使第一区段801、第二区段802、以及第三区段803彼此隔开。每单位面积穿过第一区段801中的散射部720的粒子比穿过第二区段802的散射部720的粒子多，其中散射部720使粒子在半导体基底500a对应于第一区段801、第二区段802以及第三区段803的部分中均匀地传播。

[0093] 在半导体基底500a中，修整粒子束生成具有不同最大掺杂剂浓度并且在单个注入步骤中具有相同垂直延伸的隔离掺杂区481、482、483。

[0094] 图5B示出了沿着穿过掺杂区481、482、483的水平线B-B的侧向掺杂剂分布490。

[0095] 图5C示出了沿着穿过图5A的掺杂区481、482的线C-C、D-D以及E-E的垂直掺杂剂分布491、492、493。

[0096] 图6示出了制造半导体器件的方法，其中该方法包括通过使用束改性装置在半导体基底中形成掺杂区。

[0097] 生成粒子束(610)。通过举例的方式，粒子束的粒子可以是13族或15族元素的原子/离子。通过束改性装置对粒子束进行修整，其中修整粒子束的第一束部分减弱，并且修整粒子束的与第一束部分交替的第二束部分被散射，并且相邻第二束部分的锥在垂直于粒子束的传播方向的平面中交叠(620)。该方法有助于在单个注入以及掺杂区中的掺杂侧向变化期间形成不同掺杂剂浓度的掺杂区。

[0098] 图7A至图7E涉及用于形成掺杂侧向变化的JTE区117结合用于将另外结构与JTE区117对准的对准标记182的形成的方法。

[0099] 图7A示出了包括晶体半导体材料的半导体层100a的半导体基底500a，其中掺杂剂在可接受温度下的扩散长度低。根据一个实施方案，半导体基底500a由碳化硅组成或者包括碳化硅层。例如，半导体基底500a包括由从碳化硅铸块切下的切片形成的基础基底100s，以及通过外延形成在基础基底100s的处理表面上并且形成半导体层100a的外延层。

[0100] 半导体基底500a布置在离子注入设备中。束改性装置700布置在粒子源与半导体基底500a之间。束改性装置700可以是膜或箔，其包括对于粒子透明的开口750、使由粒子源生成的粒子束的粒子强烈减弱或不能透过的遮挡部710、以及使修整粒子束的通过与暴露面701相反的图案化表面702离开束改性装置700的部分束的锥变宽的散射部720，其朝向粒子源取向。束改性装置700与半导体基底500a的主表面101a之间的距离被选择成使得散射部分束的通过散射部720中的图案化表面702离开的锥在半导体基底500a的表面区域中部分交叠。如图7B中所示，具有低能量和比超过粒子使半导体层100a非晶化的临界剂量大的高剂量的第一粒子束992生成并且引导在束改性装置700的暴露面701上。由于低能量，粒子仅经过开口750。由于粒子束的高剂量，半导体基底500a在开口750的垂直投影部中的部分被非晶化，并且形成非晶化对准区180。

[0101] 在图7C的低能量、高剂量的第一粒子束992的辐照之前或之后，高能量的第二粒子束994以低于半导体层100a的材料非晶化的临界剂量的低剂量辐照在暴露面701上，但是能量高到足以使粒子穿过至少束改性装置700的散射部720。

[0102] 穿过开口750的粒子在对准区180的距第一表面101a一定距离的垂直投影部中生成埋置的注入区180z。

[0103] 遮挡部710可以完全吸收粒子束或者至少使粒子束显著减弱。在散射部720中，散射部720使修整粒子束的朝向半导体基底500a的方向离开散射部720中的束改性装置700的部分束的锥延伸。相邻锥至少在遮挡部710的垂直投影部中交叠。由于遮挡部710与散射部720之间的面积比率的侧向变化，JTE区117的掺杂剂浓度随着距左手侧的中心掺杂区115a的距离增加而减小。

[0104] 由于束改性装置700和半导体基底500a不改变其在第一粒子束992的辐照与第二粒子束994的辐照之间的位置，所以通过第二粒子束994形成的中心掺杂区115a和JTE区117与通过第一粒子束992形成的非晶化对准区180对准。

[0105] 可以通过使用包括粉状物和氧化成分的蚀刻剂(例如，氢氟酸(HF)和硝酸(HNO3)以1:1的单位体积比的混合物)的湿法蚀刻来去除非晶化对准区180，其中对准凹坑181由非晶化对准区180形成。

[0106] 图7D示出了通过选择性地去除图7B的非晶化对准区180而形成的对准凹坑181。

[0107] 使用图7D的对准凹坑181或者通过用辅助材料填充对准凹坑181或者通过注入附加区域例如MPS结构形成的对准标记182，使得通过举例的方式，光刻掩模可以与半导体基底500a对准。限定中心掺杂区115a中沟槽栅极结构150的沟槽的硬掩模可以对准至图7D的对准凹坑181或者对准标记182，并且固有地对准至如图7E中所示的JTE区117。

[0108] 由于遮挡部710的面积部分相对于散射部720的面积部分随距中心掺杂区115a的距离增加而增加，在JTE区117中，表面掺杂剂浓度(其为JTE区117中沿着垂直方向的掺杂剂浓度的积分)随着距中心掺杂区115a的距离增加而减小。

[0109] 另外地或除了增加遮挡部710的面积部分之外，散射部720的凹陷部721可以随着距中心掺杂区115a的距离增加而变得更浅，使得凹陷部721的底部与束改性装置700的暴露面701之间的基础厚度增加，并且总共更少的粒子穿过具有较浅凹陷部721的散射部720。由于半导体层100a中的粒子的注入深度是凹陷部721和突出部722的垂直延伸的函数，所以表面掺杂剂浓度和JTE区118的垂直延伸二者可随著距中心掺杂区115a的距离增加而减小，其中JTE区118的垂直延伸可以稳步地或步进地减小。

[0110] 图8涉及包括晶体管单元TC的SiC半导体器件500，其中半导体器件500可以是或者可以包括具有例如从第一表面101延伸到半导体部100中的U型沟槽栅极结构150的UMOSFET。半导体部100可以基于4H-SiC、2H-SiC、6H-SiC、或者15R-SiC。

[0111] 在前侧，半导体部100具有第一表面，其可以是平面或者可以包括共面或交错表面段。在背侧上，相反的第二表面102可以平行于或倾斜于第一表面101延伸。前侧的第一表面101与背部的第二表面102之间的距离与半导体器件500的额定阻断电压相关。通常而言，半导体部100包括在阻断状态下容纳施加电场的第一垂直部，其中第一部的厚度与额定阻断电压成正比，并且限定电场击穿强度，然而，另外的垂直部(例如，基底部)的厚度与额定阻断电压无关。

[0112] 第一表面101与第二表面102之间的半导体部100的总厚度可以在数百纳米至数百微米的范围内。第一表面101的法线限定垂直方向。平行于第一表面101的方向是水平方向。

[0113] 晶体管单元TC沿着沟槽栅极结构150形成，沟槽栅极结构150从第一表面101延伸到半导体部100中，其中半导体部100的在相邻沟槽栅极结构150之间的部形成台面部170。

[0114] 沟槽栅极结构150的沿着第一水平方向的纵向延伸可以大于沿着正交于第一水平方向的第二水平方向的宽度。沟槽栅极结构150可以是从晶体管单元区域的一侧延伸至相对侧的长条，其中沟槽栅极结构150的长度可以高达数毫米。根据其他实施方案，多个隔开的沟槽栅极结构150可以沿着从晶体管单元区域的一侧至相对侧延伸的线布置，或者沟槽栅极结构150可以形成具有以格的网形式形成的台面部170的格。

[0115] 沟槽栅极结构150可以等间隔，可以具有相等宽度，以及可以形成规则图案，其中沟槽栅极结构150的间距(中心至中心的距离)可以在1μm至10μm(例如，2μm至5μm)的范围内。沟槽栅极结构150的垂直延伸可以在0.3μm至5μm的范围内(例如，在0.5μm至2μm的范围内)。

[0116] 沟槽栅极结构150包括导电栅电极155，其可以包括重掺杂多晶硅层或含金属层或由其组成。沟槽栅极结构150还包括沿着沟槽栅极结构150的至少一侧将栅电极155从半导体部100分开的栅极介电部151。栅极介电部151可以包括半导体电介质，例如，热生长或沉积的半导体氧化物(例如氧化硅)、半导体氮化物(例如，沉积或热生长氮化硅)、半导体氮氧化物(例如，氮氧化硅)、任何其他沉积介电材料、或任何其组合。栅极介电部151可以针对晶体管单元TC在1.5V至6V的范围内的阈值电压形成。

[0117] 沟槽栅极结构150可以仅包括栅电极155和栅极介电部151，或者除了栅电极155和栅极介电部151之外还可以包括导电和/或介电结构。沟槽栅极结构150可以垂直于第一表面101，或者可以随着距第一表面101的距离增加而逐渐减小。

[0118] 台面部170包括源极区110，其朝向前侧取向并且直接接合至至少一个晶体管单元TC的沟槽栅极结构150。源极区110可以直接接合至第一表面101，并且可以与相邻晶体管单元TC的沟槽栅极结构150间隔开。

[0119] 台面部170进一步包括本体区115，其将源极区110与漂移结构120隔开，其中本体区115形成与漂移结构120形成第一pn结并且与源极区110形成第二pn结。晶体管单元TC的本体区115直接接合至晶体管单元TC的沟槽栅极结构150。本体区115的部分通过栅极介电部151电容耦接至栅电极155。源极区110和本体115二者在前侧电连接至第一负载电极310。本体区115的垂直延伸对应于晶体管单元TC的沟道长度，并且可以在0.2μm至1.5μm的范围内。

[0120] 半导体部100可以进一步包括与漂移结构120形成第三pn结的二极管区116。二极管区116电连接或耦接至第一负载电极310，并且可以与沟槽栅极结构150垂直交叠，使得二极管区116的部分形成在沟槽栅极结构150的垂直投影部中。通过举例的方式，相邻二极管区116的相对边缘之间的距离可以在2μm至3μm的范围内。

[0121] 二极管区116的垂直延伸可以大于沟槽栅极结构150的垂直延伸，使得二极管区116的部分与沟槽栅极结构150的垂直投影部交叠，并且栅极介电部151的屏蔽有源部在半导体器件500的阻断状态下阻断第二负载电极150的高电势。二极管区116提供了集成到半导体器件500中的回扫二极管功能性。此外，二极管区116可以将本体区15与接触结构315连接。

[0122] 漂移结构120朝向背部取向，可以直接接合至第二表面102，并且可以通过欧姆接触或通过另外的pn结电连接或耦接至第二负载电极320。漂移结构120可以包括轻掺杂漂移区121，其可以形成第一pn结和第三pn结，以及在漂移区121与第二表面102之间的重掺杂接触层129。

[0123] 在半导体部100由碳化硅形成的情况下，漂移区121中的净掺杂剂浓度可以在1E14cm-3至3E16cm-3的范围内。接触层129中的平均掺杂剂浓度足够高，以确保与直接接合至第二表面102的第二负载电极320的欧姆接触。在半导体器件500是半导体二极管或IGFET的情况下，接触层129具有与漂移区121相同的导电类型。在半导体器件500是IGBT的情况下，接触层129具有漂移区121的互补导电类型，或者包括互补导电类型的区。

[0124] 漂移结构120可以包括电流扩散区122，其可以直接接合至本体区115。电流扩散区122可以在相邻二极管区116之间延伸，其中电流扩散区122与漂移区121之间的单极同质结距第一表面101的距离可以比形成在二极管区116与漂移区121之间的第三pn结距第一表面
101的距离更大。电流扩散区122的部分可以与二极管区116的垂直投影部交叠，并且可以在相邻二极管区116之间延伸。

[0125] 电流扩散区122的平均净掺杂剂浓度为漂移区121的平均掺杂剂浓度的至少十倍高。电流扩散区122的减小的水平电阻使晶体管单元TC的导通状态电流侧向扩散，使得漂移区121中的电流分布更加均匀。

[0126] 介电结构210使栅电极155与第一负载电极310绝缘。第一负载电极310和第二负载电极320中的每一个可以由作为主要成分的铝(Al)、铜(Cu)、或铝或铜的合金(例如，AlSi、AlCu、或AlSiCu)组成，或者包含上述组分。根据其他实施方案，第一负载电极310和第二负载电极320中的至少之一可以包含作为主要成分的镍(Ni)、钛(Ti)、钨(W)、钽(Ta)、钒(V)、银(Ag)、金(Au)、锡(Sn)、铂(Pt)和/或钯(Pd)。第一负载电极310和第二负载电极320之一或者二者可以包括两个或更多个子层，其中每一个子层包含作为主成分的Ni、Ti、V、Ag、Au、W、Sn、Pt以及Pd中的一种或更多种(例如，硅化物、氮化物和/或合金)。

[0127] 第一负载电极310可以形成或者可以电连接至或耦接至第一负载端子，其可以是MCD的阳极端子、UMOSFET的源极端子S、或者IGBT的发射端子。第二负载电极320可以形成或者可以电连接或耦接至第二负载端子，其可以是MCD的阴极端子、UMOSFET的漏极端子D、或者IGBT的集电极端子。

[0128] 根据一个实施方案，晶体管单元TC是具有p掺杂本体区115和n掺杂源极区110的n沟道FET单元，其中二极管区116是p掺杂并且漂移区121是n掺杂。根据另一实施方案，晶体管单元TC是具有n掺杂本体区115和p掺杂源极区110的p沟道FET单元，其中二极管区116是n掺杂并且漂移区121是p掺杂。

[0129] 当栅电极155处的电势超过或低于半导体器件500的阈值电压时，本体区115中的少数载流子形成将源极区110与漂移结构120连接的反向沟道，从而使半导体器件500导通。在导通状态下，负载电流大约沿着第一负载电极310与第二负载电极320之间的垂直方向流过半导体部100。

[0130] JTE区117形成具有最外面的晶体管单元TC的本体区115或二极管区116的单极同质结。JTE区117沿着第一表面101从本体区115或二极管区116向外侧向表面103的方向延伸。JTE区117的平行于第一表面101的侧向掺杂分布包括通过掺杂剂浓度大致线性减少的部分连接的掺杂剂浓度均匀的部分。介电结构210的部分可以将JTE区117与第一负载电极310分离。

[0131] 具有如上所述朝向外边缘稳步减小的掺杂剂浓度的JTE区可以实施为其他半导体开关器件，例如在具有平面栅电极或互补结构的开关器件中。

[0132] 图9的碳化硅半导体二极管501示出了有效用作为阳极区的中心掺杂区115a和围绕中心掺杂区115a的JTE区117。对于另外的细节，参考图8的描述，其中第一负载电极310形成或电连接至阳极端子A，并且第二负载电极320形成或电连接至半导体二极管501的阴极端子K。

[0133] 虽然已经在本文中示出并且描述了具体实施方案，但是本领域技术人员应理解，在不脱离本发明的范围的情况下，各种替代和/或等效实施可以替代所示和所述的具体实施方案。该说明书旨在覆盖本文中所讨论的具体实施方案的任何改写或变化。因此，旨在本发明仅由权利要求及其等同内容限制。