本发明涉及一种无线充电设备中FSK信号的解调电路，其中包括接收线圈、比较器、第一低通滤波器、高频采样模块、周期点数计数模块、第二低通滤波器、周期点数处理模块以及解调输出模块，上述各个模块依次相连，以输出符合要求的FSK信号。采用该种结构的无线充电设备中FSK信号的解调电路，由于解调电路中使用了上述的周期点数计算模块和周期点数处理模块中描述的方法，使得解调电路中仅采用2M的时钟处理数据，就可以将误包率控制在允许的范围内，大大降低了硬件电路的开销，节省了资源，其应用范围广泛。
1.一种无线充电设备中FSK信号的解调电路，其特征在于，所述的电路包括接收线圈、比较器、第一低通滤波器、高频采样模块、周期点数计数模块、第二低通滤波器、周期点数处理模块以及解调输出模块，所述的接收线圈的输出信号经采样后输入至所述的比较器的第一输入端，所述的比较器的第二输入端与一参考电压相连接，所述的比较器的输出端与所述的第一低通滤波器相连接，所述的第一低通滤波器的输出端与所述的高频采样模块的输入端相连接，所述的高频采样模块的输出端与所述的周期点数计数模块的输入端相连接，所述的周期点数计数模块的输出端与所述的第二低通滤波器的输入端相连接，所述的第二低通滤波器的第一输出端与所述的周期点数处理模块的输入端相连接，所述的第二低通滤波器的第二输出端与所述的周期点数计数模块的反馈端相连接，所述的周期点数处理模块的输出端与所述的解调输出模块的输入端相连接，所述的解调输出模块的输出端输出所述的FSK信号。
2.根据权利要求1所述的无线充电设备中FSK信号的解调电路，其特征在于，所述的接收线圈的输出信号经2MHz频率采样后输入至所述的比较器的第一输入端。
3.根据权利要求1所述的无线充电设备中FSK信号的解调电路，其特征在于，所述的第一低通滤波器为2阶IIR低通滤波器，其截止频率为5KHz，采样频率为2MHz。
4.根据权利要求1所述的无线充电设备中FSK信号的解调电路，其特征在于，所述的周期点数计数模块包括选择器，所述的选择器的第一输入端与第一加法器的输出端相连接，所述的选择器的第二输入端与第二加法器的输出端相连接，所述的第一加法器用以计算当所述的高频采样模块输出数据的次数大于256时的所述的高频采样模块所输出的所有数据的和；所述的第二加法器用以计算当所述的高频采样模块输出数据的次数小于等于256时的所述的高频采样模块所输出的所有数据的和；所述的选择器的输出端根据所述的选择器的使能端的输入信号选择性输出所述的第一加法器的输出结果或所述的第二加法器的输出结果。
5.根据权利要求1所述的无线充电设备中FSK信号的解调电路，其特征在于，所述的第二低通滤波器的截止频率为5KHz，采样频率为210KHz。
6.根据权利要求1所述的无线充电设备中FSK信号的解调电路，其特征在于，所述的周期点数处理模块包括载波频率Fop单元、频率消抖单元以及波形修饰单元，所述的载波频率Fop单元的输入端与所述的第二低通滤波器的输出端相连接，所述的载波频率Fop单元的第一输出端与所述的频率消抖单元的输入端相连接，所述的载波频率Fop单元的第二输出端与所述的波形修饰单元的输入端相连接，所述的频率消抖单元的输出端与所述的波形修饰单元的控制端相连接，所述的波形修饰单元的输出端为所述的解调电路的输出端。
7.根据权利要求6所述的无线充电设备中FSK信号的解调电路，其特征在于，所述的载波频率Fop单元包括第一减法器、第一D触发器以及第一比较器；所述的第二低通滤波器的输出端分别与所述的第一减法器的第一输入端、第一D触发器的输入端相连接，所述的第一D触发器的输出端与所述的第一减法器的第二输入端相连接，所述的第一减法器的输出端与所述的第一比较器的第一输入端相连接，所述的第一比较器的第二输入端接逻辑信号0，所述的第一比较器的输出端与第三加法器的使能端相连接，所述的第三加法器的输出端与第二选择器的第一输入端相连接，所述的第二选择器的第二输入端接逻辑0，所述的第二选择器的输出端与所述的第三加法器的输入端、第二比较器的第一输入端相连接，所述的第二选择器的第一使能信号端接第一与门的输出端，所述的第二选择器的第二使能端接输入信号的上升沿信号，所述的第二选择器的第三使能端接所述的解调电路的使能信号，所述的第二选择器的第四使能端接所述的解调电路的复位信号，所述的第二选择器的第五使能端接所述的解调电路的时钟信号；所述的第二比较器的第二输入端接一第三阈值信号，所述的第二比较器的输出端与所述的第一与门的第一输入端相连接，所述的第一与门的第二输入端接输入信号的上升沿信号，所述的第一与门的输出端还与第二D触发器的第一使能端相连接，所述的第二D触发器的输出端与所述的第二低通滤波器的输出端相连接，所述的第二D触发器的输出端与第二减法器的第二输入端相连接，所述的第二减法器的第一输入端与所述的第二低通滤波器的输出端相连接，所述的第二减法器的时钟端与所述的输入信号的上升沿信号相连接，所述的第二减法器的输出端分别与频率消抖单元的输入端、波形修饰单元的输入端以及第二取绝对值子单元的输入端相连接，所述的第二取绝对值子单元的输出端与第五比较器的第一输入端相连接，所述的第五比较器的第二输入端接一第一阈值信号，所述的第五比较器的输出端与第二与门的第一输入端相连接，所述的第二与门的输出端与所述的第二D触发器的第二使能端相连接；所述的第二低通滤波器的输出端还与一移位寄存器相连接，所述的移位寄存器的时钟端与所述的输入信号的上升沿信号相连接，所述的移位寄存器的输出端与第六比较器的第一输入端、第三D触发器的输入端相连接，所述的第三D触发器的输出端与所述的第六比较器的第二输入端相连接，所述的第六比较器的输出端与第四加法器的使能端相连接，所述的第四加法器的时钟端与所述的输入信号的上升沿信号相连接，所述的第四加法器的输出端与第三选择器的第一输入端相连接，所述的第三选择器的输出端与所述的第四加法器的输入端、第七比较器的第一输入端相连接，所述的第三选择器的第二输入端接逻辑0，所述的第七比较器的第二输入端接一第四阈值，所述的第七比较器的输出端与所述的第二与门的第二输入端相连接，所述的第二与门的第三输入端与所述的输入信号的上升沿信号相连接，所述的第二与门的输出端还与所述的第三选择器的第一使能端相连接，所述的第三选择器的第二使能端接所述的解调电路的使能信号，所述的第三选择器的第三使能端接所述的解调电路的复位信号，所述的第三选择器的第四使能端接所述的第一与门的输出端；所述的第三选择器的第五使能端接接输入信号的上升沿信号，所述的第三选择器的第六使能端接所述的解调电路的时钟信号。
8.根据权利要求7所述的无线充电设备中FSK信号的解调电路，其特征在于，所述的频率消抖单元包括第一取绝对值子单元，所述的第二减法器的输出端与所述的第一取绝对值子单元的输入端相连接，所述的第一取绝对值子单元的输出端分别与第三比较器的第一输入端、第四比较器的第二输入端相连接，所述的第三比较器的第二输入端接一第二阈值信号，所述的第四比较器的第二输入端接一第一阈值信号，所述的第三比较器的输出端以及所述的第四比较器的输出端均与所述的波形修饰单元的控制端相连接。
9.根据权利要求8所述的无线充电设备中FSK信号的解调电路，其特征在于，所述的波形修饰单元为一第三选择器，所述的第三选择器的第一使能信号端接第三比较器的输出端，所述第三选择器的第二使能信号端接第四比较器的输出端，所述第三选择器的第一输入端接第二减法器的输出端，所述第三选择器的第二输入端接逻辑1，所述第三选择器的第三输入端接一第二阈值信号，所述第三选择器的输出端为所述的解调电路的输出端。
无线充电设备中FSK信号的解调电路
技术领域
[0001] 本发明涉及电子技术领域，尤其涉及无线充电，具体是指一种无线充电设备中FSK信号的解调电路。
背景技术
[0002] 使用Qi标准的无线充电设备是通过2FSK(二进制频移键控)的方式传输功率的，无线充电系统中能量接收端所收到的信号为电感耦合过来的信号，从而导致其接收到的信号并非单频正弦信号，而是可能掺杂有大量高频噪声。目前，由于无线充电技术正处于起步阶段，所以针对Qi标准的无线充电设备的FSK信号解调电路不是很多，已有的FSK解调电路都是针对普通FSK信号的，传统的2FSK解调方法主要是相干解调、滤波非相干解调与正交相乘非相干解调三种方式。
[0003] 在Qi标准通信协议中为保证传输能量稳定性规定了载波频率Fop与调制频率Fmod的周期差——最大值为282ns、最小值仅为32ns。如果使用传统方法进行解调，整个系统就需要非常高的精度来分辨不同的频率，无论用模拟或者数字方式都将大增加整个电路的开销。同时，在同一系统的不同通信阶段载波频率Fop有可能是110～205KHz之间的任意值，更大大增加了整个解调电路的开销。
[0004] 因此，现有技术中，通过硬件电路实现Qi标准的无线充电设备的FSK信号的解调问题。该FSK信号与传统的FSK信号是不同的，它的载波频率Fop和调制频率Fmod不是固定不变的，且差异比较小。
发明内容
[0005] 本发明的目的是克服了上述现有技术的缺点，提供了一种数字部分最高仅用2MHz的时钟频率即可实现对该FSK信号的解调、大大降低了硬件电路的开销的无线充电设备中FSK信号的解调电路。
[0006] 为了实现上述目的，本发明的无线充电设备中FSK信号的解调电路具有如下构成：
[0007] 该无线充电设备中FSK信号的解调电路，其主要特点是，所述的电路包括接收线圈、比较器、第一低通滤波器、高频采样模块、周期点数计数模块、第二低通滤波器、周期点数处理模块以及解调输出模块，所述的接收线圈的输出信号经采样后输入至所述的比较器的第一输入端，所述的比较器的第二输入端与一参考电压相连接，所述的比较器的输出端与所述的第一低通滤波器相连接，所述的第一低通滤波器的输出端与所述的高频采样模块的输入端相连接，所述的高频采样模块的输出端与所述的周期点数计数模块的输入端相连接，所述的周期点数计数模块的输出端与所述的第二低通滤波器的输入端相连接，所述的第二低通滤波器的第一输出端与所述的周期点数处理模块的输入端相连接，所述的第二低通滤波器的第二输出端与所述的周期点数计数模块的反馈端相连接，所述的周期点数处理模块的输出端与所述的解调输出模块的输入端相连接，所述的解调输出模块的输出端输出所述的FSK信号。
[0008] 进一步地，所述的接收线圈的输出信号经2MHz频率采样后输入至所述的比较器的第一输入端。
[0009] 进一步地，所述的第一低通滤波器为2阶IIR低通滤波器，其截止频率为5KHz，采样频率为2MHz。
[0010] 进一步地，所述的周期点数计数模块包括一选择器，所述的选择器的第一输入端与第一加法器的输出端相连接，所述的选择器的第二输入端与第二加法器的输出端相连接，所述的第一加法器用以计算当所述的高频采样模块输出数据的次数大于256时的所述的高频采样模块所输出的所有数据的和；所述的第二加法器用以计算当所述的高频采样模块输出数据的次数小于等于256时的所述的高频采样模块所输出的所有数据的和；所述的选择器的输出端根据所述的选择器的使能端的输入信号选择性输出所述的第一加法器的输出结果或所述的第二加法器的输出结果。
[0011] 进一步地，所述的第二低通滤波器的截止频率为5KHz，采样频率为210KHz。
[0012] 进一步地，所述的周期点数处理模块包括载波频率Fop单元、频率消抖单元以及波形修饰单元，所述的载波频率Fop单元的输入端与所述的第二低通滤波器的输出端相连接，所述的载波频率Fop单元的第一输出端与所述的频率消抖单元的输入端相连接，所述的载波频率Fop单元的第二输出端与所述的波形修饰单元的输入端相连接，所述的频率消抖单元的输出端与所述的波形修饰单元的控制端相连接，所述的波形修饰单元的输出端为所述的解调电路的输出端。
[0013] 更进一步地，所述的载波频率Fop单元包括第一减法器、第一D触发器以及第一比较器；所述的第二低通滤波器的输出端分别与所述的第一减法器的第一输入端、第一D触发器的输入端相连接，所述的第一D触发器的输出端与所述的第一减法器的第二输入端相连接，所述的第一减法器的输出端与所述的第一比较器的第一输入端相连接，所述的第一比较器的第二输入端接逻辑信号0，所述的第一比较器的输出端与第三加法器的使能端相连接，所述的第三加法器的输出端与第二选择器的第一输入端相连接，所述的第二选择器的第二输入端接逻辑0，所述的第二选择器的输出端与所述的第三加法器的输入端、第二比较器的第一输入端相连接，所述的第二选择器的第一使能信号端接第一与门的输出端，所述的第二选择器的第二使能端接输入信号的上升沿信号，所述的第二选择器的第三使能端接所述的解调电路的使能信号，所述的第二选择器的第四使能端接所述的解调电路的复位信号，所述的第二选择器的第五使能端接所述的解调电路的时钟信号；所述的第二比较器的第二输入端接一第三阈值信号，所述的第二比较器的输出端与所述的第一与门的第一输入端相连接，所述的第一与门的第二输入端接输入信号的上升沿信号，所述的第一与门的输出端还与第二D触发器的第一使能端相连接，所述的第二D触发器的输出端与所述的第二低通滤波器的输出端相连接，所述的第二D触发器的输出端与第二减法器的第二输入端相连接，所述的第二减法器的第一输入端与所述的第二低通滤波器的输出端相连接，所述的第二减法器的时钟端与所述的输入信号的上升沿信号相连接，所述的第二减法器的输出端分别与频率消抖单元的输入端、波形修饰单元的输入端以及第二取绝对值子单元的输入端相连接，所述的第二取绝对值子单元的输出端与第五比较器的第一输入端相连接，所述的第五比较器的第二输入端接一第一阈值信号，所述的第五比较器的输出端与第二与门的第一输入端相连接，所述的第二与门的输出端与所述的第二D触发器的第二使能端相连接；所述的第二低通滤波器的输出端还与一移位寄存器相连接，所述的移位寄存器的时钟端与所述的输入信号的上升沿信号相连接，所述的移位寄存器的输出端与第六比较器的第一输入端、第三D触发器的输入端相连接，所述的第三D触发器的输出端与所述的第六比较器的第二输入端相连接，所述的第六比较器的输出端与第四加法器的使能端相连接，所述的第四加法器的时钟端与所述的输入信号的上升沿信号相连接，所述的第四加法器的输出端与第三选择器的第一输入端相连接，所述的第三选择器的输出端与所述的第四加法器的输入端、第七比较器的第一输入端相连接，所述的第三选择器的第二输入端接逻辑0，所述的第七比较器的第二输入端接一第四阈值，所述的第七比较器的输出端与所述的第二与门的第二输入端相连接，所述的第二与门的第三输入端与所述的输入信号的上升沿信号相连接，所述的第二与门的输出端还与所述的第三选择器的第一使能端相连接，所述的第三选择器的第二使能端接所述的解调电路的使能信号，所述的第三选择器的第三使能端接所述的解调电路的复位信号，所述的第三选择器的第四使能端接所述的第一与门的输出端；所述的第三选择器的第五使能端接接输入信号的上升沿信号，所述的第三选择器的第六使能端接所述的解调电路的时钟信号。
[0014] 再进一步地，所述的频率消抖单元包括第一取绝对值子单元，所述的第二减法器的输出端与所述的第一取绝对值子单元的输入端相连接，所述的第一取绝对值子单元的输出端分别与第三比较器的第一输入端、第四比较器的第二输入端相连接，所述的第三比较器的第二输入端接一第二阈值信号，所述的第四比较器的第二输入端接一第一阈值信号，所述的第三比较器的输出端以及所述的第四比较器的输出端均与所述的波形修饰单元的控制端相连接。
[0015] 再进一步地，所述的波形修饰单元为一第三选择器，所述的第三选择器的第一使能信号端接第三比较器的输出端，所述第三选择器的第二使能信号端接第四比较器的输出端，所述第三选择器的第一输入端接第二减法器的输出端，所述第三选择器的第二输入端接逻辑1，所述第三选择器的第三输入端接一第二阈值信号，所述第三选择器的输出端为所述的解调电路的输出端。
[0016] 采用了该发明中的无线充电设备中FSK信号的解调电路，由于解调电路中使用了上述的周期点数计算模块和周期点数处理模块中描述的方法，使得解调电路中仅采用2M的时钟处理数据，就可以将误包率控制在允许的范围内，大大降低了硬件电路的开销，节省了资源，其应用范围广泛。
附图说明
[0017] 图1为本发明的无线充电设备中FSK信号的解调电路的结构示意图。
[0018] 图2为本发明的一实施例中的第一低通滤波器的电路图。
[0019] 图3为本发明的一实施例中的高频采样模块的结构示意图。
[0020] 图4为本发明的一实施例中的周期点数计数模块的电路图。
[0021] 图5为本发明的一实施例中的第二低通滤波器的电路图。
[0022] 图6为本发明的一实施例中的周期点数处理模块的电路图。
具体实施方式
[0023] 为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。
[0024] 本发明固定256个周期之和为处理对象，每检测到一个周期结束，输出一次最近的256个周期计数之和。之后对该和值进行处理，根据该和值的变化趋势进行数据判断。这样数字部分最高仅用2MHz的时钟频率即可实现对该FSK信号的解调，大大降低了硬件电路的开销。
[0025] 请参阅图1所示，本发明的无线充电设备中FSK信号的解调电路包括接收线圈、比较器、第一低通滤波器LPF1、高频采样模块、周期点数计数模块、第二低通滤波器LPF2、周期点数处理模块以及解调输出模块，所述的接收线圈的输出信号经采样后输入至所述的比较器的第一输入端，所述的比较器的第二输入端与一参考电压相连接，所述的比较器的输出端与所述的第一低通滤波器LPF1相连接，所述的第一低通滤波器LPF1的输出端与所述的高频采样模块的输入端相连接，所述的高频采样模块的输出端与所述的周期点数计数模块的输入端相连接，所述的周期点数计数模块的输出端与所述的第二低通滤波器LPF2的输入端相连接，所述的第二低通滤波器LPF2的第一输出端与所述的周期点数处理模块的输入端相连接，所述的第二低通滤波器LPF2的第二输出端与所述的周期点数计数模块的反馈端相连接，所述的周期点数处理模块的输出端与所述的解调输出模块的输入端相连接，所述的解调输出模块的输出端输出所述的FSK信号。
[0026] 图1给出了FSK通讯的整个过程，为保证输入信号的波形其抖动不至于影响后面的解码算法，线圈上的信号进入芯片在经过比较器之后，通过2MHz频率读取比较器输出值，则该值可视为2MHz的1bit采样数据，将此数据先过第一低通滤波器LPF1，滤除其频率较高的抖动波形，然后进行周期点数计数，将256个采样点的值加起来，之后经过第二低通滤波器LPF2进行数据平滑，最后对第二低通滤波器LPF2的输出进行数据位判断，输出0或1。
[0027] 在一种优选的实施方式中，所述的接收线圈的输出信号经2MHz频率采样后输入至所述的比较器的第一输入端。
[0028] 进一步地，所述的第一低通滤波器LPF1为2阶IIR低通滤波器，其截止频率为5KHz，采样频率为2MHz。
[0029] 在实际应用中，请参阅图2，为了平滑比较器输出的曲线，以排除原信号中的幅度突变点，采用一2阶IIR第一低通滤波器LPF1进行处理。此滤波器包括6个系数，需要将其进行8bit定点化及相应优化。
[0030] 此计算中由3个8×8的乘法运算，5个8+8的加法运算，所需存储的第一低通滤波器LPF1系数共有3个，还有两个8bit中间变量存储buffer。图2中的Datain为该模块的输入信号，Denominator[0]，Denominator[1]和Numerator[0]为第一低通滤波器LPF1的3个系数，DataBuffer[0]和DataBuffer[1]为计算过程中的中间变量。
[0031] 请参阅图3所示，图3为采样和计数的整个过程。计数器T_counter用于计算第一低通滤波器LPF1输出数据的个数，一旦第一低通滤波器LPF1的输出由0变为1，即有一个上升沿出现，将计数器T_counter的值输出，并将其重新赋值为1。
[0032] 在本系统中，计数器T_counter将一直以固定频率2MHz计数，其长度为5bit，因为2MHz/110KHz＝18.2，该值小于32，且该计数器不用考虑溢出处理：因为一旦T_counter溢出说明可能出现以下两种状况：1)线圈上长时间无信号；2)线圈上信号的周期太长；这两种情况芯片均应该处于非正常工作状态。
[0033] 在一种优选的实施方式中，所述的周期点数计数模块包括一选择器，所述的选择器的第一输入端与第一加法器的输出端相连接，所述的选择器的第二输入端与第二加法器的输出端相连接，所述的第一加法器用以计算当所述的高频采样模块输出数据的次数大于256时的所述的高频采样模块所输出的所有数据的和；所述的第二加法器用以计算当所述的高频采样模块输出数据的次数小于等于256时的所述的高频采样模块所输出的所有数据的和；所述的选择器的输出端根据所述的选择器的使能端的输入信号选择性输出所述的第一加法器的输出结果或所述的第二加法器的输出结果。
[0034] 在实际应用中，请参阅图4所示，图4为计算周期点数以及更新的过程；如果计数器T_counter有输出，首先计算最近的256个周期的点数之和，然后将该输出值存入周期计数buffer中，在此以后以256为窗口计算buffer成员之和——SumTbuff，之后对SumTbuff进行后续处理。在这里使用同步FIFO，控制T_counter的写入和读出。当起始数据不足256时，将T_counter进行累加并将其写入FIFO中，当T_counter的个数大于256时，写入数据之前要将FIFO中的第一个数据读出并在SumTbuff中减掉。图4中的Sample_rise为所述的解调电路输入信号的上升沿信号，Fifo_wr_cnt[8]表示存储T_counter值的FIFO深度值的最高位，tcnt_reg为T_counter变为有符号的值，tcnt_ffout_reg为FIFO的输出，T_counter为上升沿检测模块的输出，fifo_wen为FIFO的写使能信号，Sum_t_cnt为周期点数计算模块的输出。
[0035] 在一种优选的实施方式中，所述的第二低通滤波器LPF2的截止频率为5KHz，采样频率为210KHz。
[0036] 在实际应用中，该第二低通滤波器LPF2的目的是将输出数据进行一个平滑的过程，其输入数据的更新频率为Fop或者Fmod，取其最大值205KHz时设计滤波器。采用2阶IIR第二低通滤波器LPF2，将系数进行16bit定点化及相应优化。
[0037] 该第二低通滤波器LPF2实现过程中首先将输入信号左移8bit将其扩展为23bit信号，在具体运算过程中有四次23×16的乘法运算，四次23+23的加法运算，所需存储的第二低通滤波器LPF2系数共有4个，还有两个23bit中间变量存储buffer。图5中的Datain为该第二低通滤波器LPF2的输入信号，Denominator[0]，Denominator[1]，Numerator[0]和Gain[0]为滤波器的4个系数，DataBuffer[0]和DataBuffer[1]为计算过程中的中间变量。
[0038] 在一种优选的实施方式中，所述的周期点数处理模块包括载波频率Fop单元、频率消抖单元以及波形修饰单元，所述的载波频率Fop单元的输入端与所述的第二低通滤波器的输出端相连接，所述的载波频率Fop单元的第一输出端与所述的频率消抖单元的输入端相连接，所述的载波频率Fop单元的第二输出端与所述的波形修饰单元的输入端相连接，所述的频率消抖单元的输出端与所述的波形修饰单元的控制端相连接，所述的波形修饰单元的输出端为所述的解调电路的输出端。
[0039] 在一种更为优选的实施方式中，所述的载波频率Fop单元包括第一减法器、第一D触发器以及第一比较器；所述的第二低通滤波器的输出端分别与所述的第一减法器的第一输入端、第一D触发器的输入端相连接，所述的第一D触发器的输出端与所述的第一减法器的第二输入端相连接，所述的第一减法器的输出端与所述的第一比较器的第一输入端相连接，所述的第一比较器的第二输入端接逻辑信号0，所述的第一比较器的输出端与第三加法器的使能端相连接，所述的第三加法器的输出端与第二选择器的第一输入端相连接，所述的第二选择器的第二输入端接逻辑0，所述的第二选择器的输出端与所述的第三加法器的输入端、第二比较器的第一输入端相连接，所述的第二选择器的第一使能信号端接第一与门的输出端，所述的第二选择器的第二使能端接输入信号的上升沿信号，所述的第二选择器的第三使能端接所述的解调电路的使能信号，所述的第二选择器的第四使能端接所述的解调电路的复位信号，所述的第二选择器的第五使能端接所述的解调电路的时钟信号；所述的第二比较器的第二输入端接一第三阈值信号，所述的第二比较器的输出端与所述的第一与门的第一输入端相连接，所述的第一与门的第二输入端接输入信号的上升沿信号，所述的第一与门的输出端还与第二D触发器的第一使能端相连接，所述的第二D触发器的输出端与所述的第二低通滤波器的输出端相连接，所述的第二D触发器的输出端与第二减法器的第二输入端相连接，所述的第二减法器的第一输入端与所述的第二低通滤波器的输出端相连接，所述的第二减法器的时钟端与所述的输入信号的上升沿信号相连接，所述的第二减法器的输出端分别与频率消抖单元的输入端、波形修饰单元的输入端以及第二取绝对值子单元的输入端相连接，所述的第二取绝对值子单元的输出端与第五比较器的第一输入端相连接，所述的第五比较器的第二输入端接一第一阈值信号，所述的第五比较器的输出端与第二与门的第一输入端相连接，所述的第二与门的输出端与所述的第二D触发器的第二使能端相连接；所述的第二低通滤波器的输出端还与一移位寄存器相连接，所述的移位寄存器的时钟端与所述的输入信号的上升沿信号相连接，所述的移位寄存器的输出端与第六比较器的第一输入端、第三D触发器的输入端相连接，所述的第三D触发器的输出端与所述的第六比较器的第二输入端相连接，所述的第六比较器的输出端与第四加法器的使能端相连接，所述的第四加法器的时钟端与所述的输入信号的上升沿信号相连接，所述的第四加法器的输出端与第三选择器的第一输入端相连接，所述的第三选择器的输出端与所述的第四加法器的输入端、第七比较器的第一输入端相连接，所述的第三选择器的第二输入端接逻辑0，所述的第七比较器的第二输入端接一第四阈值，所述的第七比较器的输出端与所述的第二与门的第二输入端相连接，所述的第二与门的第三输入端与所述的输入信号的上升沿信号相连接，所述的第二与门的输出端还与所述的第三选择器的第一使能端相连接，所述的第三选择器的第二使能端接所述的解调电路的使能信号，所述的第三选择器的第三使能端接所述的解调电路的复位信号，所述的第三选择器的第四使能端接所述的第一与门的输出端；所述的第三选择器的第五使能端接接输入信号的上升沿信号，所述的第三选择器的第六使能端接所述的解调电路的时钟信号。
[0040] 在一种更为优选的实施方式中，所述的频率消抖单元包括第一取绝对值子单元，所述的第二减法器的输出端与所述的第一取绝对值子单元的输入端相连接，所述的第一取绝对值子单元的输出端分别与第三比较器的第一输入端、第四比较器的第二输入端相连接，所述的第三比较器的第二输入端接一第二阈值信号，所述的第四比较器的第二输入端接一第一阈值信号，所述的第三比较器的输出端以及所述的第四比较器的输出端均与所述的波形修饰单元的控制端相连接。
[0041] 在一种更为优选的实施方式中，所述的波形修饰单元为一第三选择器，所述的第三选择器的第一使能信号端接第三比较器的输出端，所述第三选择器的第二使能信号端接第四比较器的输出端，所述第三选择器的第一输入端接第二减法器的输出端，所述第三选择器的第二输入端接逻辑1，所述第三选择器的第三输入端接一第二阈值信号，所述第三选择器的输出端为所述的解调电路的输出端。
[0042] 在实际应用中，图6是周期点数处理模块对应的电路结构，LPF2_out信号是SumTbuff经过低通滤波器2之后输出的，由于在通信过程中SumTbuff会出现一定的波动，这个波动可看作是频率较高处的噪声。LPF2_out可以反映频率的变化，此时判断出Fop的值，并用该值与LPF2输出值做差。同时将做差后的信号进行一系列波形修饰处理，从而消除和值中的抖动与偏置，仅余变化值，从而进行判断。本模块主要是完成检测频率变化、同频计数、消除Fop对解码的影响和消除抖动等。
[0043] 从图6可以看出，所有计算都是检测到上升沿时进行的，当标志信号flag1和flag2满足条件时，LPF2_out会经过D触发器缓存到一个buffer中，并等待和下一时刻的LPF2_out做差值运算，得到sum_delt之后，进行阈值保护。当sum_delt的绝对值小于阈值threshold1时，clip_sum_delt为1，当sum_delt的绝对值大于阈值threshold 2时，clip_sum_delt为threshold2，否则clip_sum_delt为sum_delt的绝对值。标志信号flag1为1的条件是在上升沿到来时，count_delt大于阈值threshold 3。标志信号flag2为1的条件是在上升沿到来时，count_div4大于等于阈值threshold 4且sum_delt的绝对值大于阈值threshold 1。图6中Sample_rise为所述的解调电路的输入信号的上升沿信号，Lpf2_out为第二低通滤波器LPF2的输出信号，Demod_en为所述的解调电路的使能信号，rstn为所述的解调电路的复位信号，clk为所述的解调电路的时钟信号，flag1、flag2为计算过程中的标志位信号，threshold1、threshold2、threshold3和threshold4为阈值信号，delta、count_div4、count_delt和sum_delt为计算过程中的中间变量，clip_sum_delt为周期点数处理模块的输出信号。
[0044] 采用了该发明中的无线充电设备中FSK信号的解调电路，由于解调电路中使用了上述的周期点数计算模块和周期点数处理模块中描述的方法，使得解调电路中仅采用2M的时钟处理数据，就可以将误包率控制在允许的范围内，大大降低了硬件电路的开销，节省了资源，其应用范围广泛。
[0045] 在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
