本发明提供一种数字电路系统的测试方法，通过加电前的电源接口阻抗测试，加电后的电压正确性测试、锁相环模块时钟测试、DDS准确度与同源稳定度测试、AD/DA通路性能测试，依次对数字电路系统中协作的模块进行测试，可以保证数字电路系统中主要模块的功能及性能得到全面的测试，可以有效地评估数字电路系统的相应指标，能够最快速度得到测试结果，可靠性高。
1.一种数字电路系统的测试方法，其特征在于，所述数字电路系统包括：AD模块，用以采样模拟信号形成数字信号；FPGA模块，连接所述AD模块，用以处理所述数字信号；DA模块，连接所述FPGA模块，用以将处理过的数字信号转成模拟信号输出；锁相环模块，用以为数字电路系统提供同源时钟；DDS模块，连接所述FPGA模块，用以在FPGA模块的控制下输出特定频率信号；该测试方法包括加电前测试阶段和加电后测试阶段；
所述加电前测试阶段包括电源接口阻抗测试步骤，测试电源接口的电阻值，以保证系统内部电源连接无短路；
电压正确性测试步骤，测试电源模块加载到数字电路系统中的电压值，以确认系统加电后电压的正确性；
锁相环模块时钟测试步骤，测试锁相环模块的锁定指示管脚的电压值，探测获得锁相环模块的鉴相输出管脚的鉴相波形，测试锁相环模块输出的时钟信号是否满足系统设计要求；
DDS准确度与同源稳定度测试步骤，测试DDS模块输出的一组单频信号的频率平均值是否符合设定值，测试DDS模块输出频率和高稳定度晶振的输出频率的阿伦方差，测试DDS是否能够输出调频信号，以保证DDS模块输出信号的准确性与稳定性；
AD/DA通路性能测试步骤，测试空置AD模块输入端时的输出端的值，以确定AD噪声值，测试AD模块通路，以保证AD模块能够将输入端的模拟信号转换为数字信号，测试DA模块能够输出的最大值与最小值，以确定DA输出能力，测试DA模块输出定值时采样数据的均方差，以确定DA定值噪声，测试DA模块输出台阶电压时每阶电压值的均方差，以确定DA输出均匀度。
2.如权利要求1所述的数字电路系统的测试方法，其特征在于，所述电源接口阻抗测试步骤包括：调整万用表的电阻档，测试电源接口两两接口之间的阻抗，若阻抗值量级在KΩ及以上则为正常。
3.如权利要求1所述的数字电路系统的测试方法，其特征在于，所述电压正确性测试步骤包括：通过直流稳压电源给数字电路系统供电，调整万用表的电压档，测试系统中三端稳压器的输出电压值，并与设计值相比较，以确认加载到各三端稳压器的电压是否正确。
4.如权利要求1所述的数字电路系统的测试方法，其特征在于，所述锁相环模块时钟测试步骤包括：A1：调节直流稳压电源和信号源，分别输出数字电路系统工作所需电压和时钟信号；
A2：调整至万用表的电压档，测试锁相环模块的锁定指示管脚，确认是否为高电压；
A3：通过示波器探测锁相环模块的两路鉴相输出，确认是否为频率符合设计值的负脉冲；
A4：通过示波器和频谱仪，测量锁相环路输出时钟信号的频率及峰峰值，以确认时钟信号是否满足数字电路系统的设计要求。
5.如权利要求1所述的数字电路系统的测试方法，其特征在于，所述DDS准确度与同源稳定度测试步骤包括：B1：提供第一测试平台，调节直流稳压电源和信号源，分别输出数字电路系统工作所需的电压和时钟信号；
B2：通过调试计算机向数字电路系统的FPGA模块中烧录第一测试程序，该第一测试程序用以实现DDS模块单频信号满幅输出，通过频谱仪确认DDS模块的输出频率及功率是否满足设计要求，若满足，再通过频率计记录一组单频信号的频率数据并计算相对误差；
B3：通过调试计算机向数字电路系统的FPGA模块中烧录第二测试程序，该第二测试程序用以实现DDS模块跳频输出，通过频谱仪的轨迹留存功确认DDS模块是否输出跳频频率；
B4：提供第二测试平台，调节直流稳压电源输出数字电路系统工作所需的电压，高稳定度晶振提供时钟信号；
B5：通过调试计算机向数字电路系统中烧录所述第一测试程序，实现DDS模块单频满幅输出，通过阿伦方差测试仪读取DDS模块输出稳定度的测量值。
6.如权利要求5所述的数字电路系统的测试方法，其特征在于，所述第一测试平台包括：直流稳压电源，连接数字电路系统的电源接口，用以输出所需的电压至数字电路系统中；
信号源，连接所述数字电路系统的时钟输入端，用以输出所需的时钟信号至数字电路系统中；
调试计算机，连接所述数字电路系统的调试输入端，用以输出所述第一测试程序至所述数字电路系统中，实现DDS模块单频满幅输出，及用以输出所述第二测试程序至所述数字电路系统中，实现DDS模块跳频输出；
频率计，连接所述数字电路系统的DDS模块信号输出端，用以记录一组单频信号的频率数据并计算相对误差；
频谱仪，连接所述数字电路系统的DDS模块信号输出端，用以确认DDS模块的输出频率及功率是否满足设计要求，还通过频谱仪的轨迹留存功确认DDS模块是否输出跳频频率。
7.如权利要求5所述的数字电路系统的测试方法，其特征在于，所述第二测试平台包括：直流稳压电源，连接数字电路系统的电源接口，用以输出所需的电压至数字电路系统中；
调试计算机，连接所述数字电路系统的调试输入端，用以输出所述第一测试程序至所述数字电路系统中，实现DDS模块单频满幅输出；
阿伦方差测试仪，连接数字电路系统的DDS模块信号输出端，用以获得DDS模块输出稳定度的测量值；
高稳定度晶振，连接所述阿伦方差测试仪和数字电路系统的时钟输入端，用以提供时钟信号。
8.如权利要求1所述的数字电路系统的测试方法，其特征在于，所述AD/DA通路性能测试步骤包括：C1：提供第三测试平台，调节直流稳压电源和信号源，分别输出数字电路系统工作所需的电压和时钟信号；
C2：空置AD模块的输入端，利用函数发生器在AD模块的输入端输入特定频率及峰峰值的正弦波，通过调试计算机采集AD模块输出端波形，以确认AD通路的正确性；
C3：通过调试计算机向数字电路系统的FPGA模块中烧录第三测试程序，该第三测试程序用以实现DA模块输出值为从最小值到最大值，通过高精度电压表检测DA模块输出能力范围；通过调试计算机向数字电路系统的FPGA模块中烧录第四测试程序，该第四测试程序实现DA模块定值输出，通过高精度电压表每秒采集1个采样点，一段时间后计算采样数据的均方差；
C4：通过调试计算机向数字电路系统的FPGA模块中烧录第五测试程序，该第五测试程序用以控制DA模块输出台阶电压，通过高精度电压表采集一段时间的数据后，计算每阶电压的均方差，以测试DA输出均匀度。
9.如权利要求8所述的数字电路系统的测试方法，其特征在于，所述第三测试平台包括：直流稳压电源，连接数字电路系统的电源接口，用以输出所需的电压至数字电路系统中；
信号源，连接数字电路系统的时钟输入端，用以输出所需的时钟信号至数字电路系统中；
调试计算机，其输入端连接数字电路系统的AD模块输出端，用以采集AD模块输出端波形，以确认AD通路的正确性，其输出端连接数字电路系统的调试输入端，向数字电路系统的FPGA模块中烧录第三测试程序、第四测试程序、第五测试程序；
函数发生器，连接数字电路系统的AD模块输入端，在AD模块的输入端输入特定频率及峰峰值的正弦波；
高精度电压表，连接数字电路系统的DA模块的输出端，用以采集一段时间的输出数据，并计算相应均方差。
一种数字电路系统的测试方法
技术领域
[0001] 本发明涉及测试领域，尤其涉及的是一种数字电路系统的测试方法。
背景技术
[0002] 随着电子信息技术、超大规模集成电路的迅速发展与应用，数字信号处理技术应用的领域和范围也日益扩大。相对于模拟信号处理，数字信号处理具有灵活性好、精度和稳定度高、开发方便功能强等优点。数字电路系统一般包括很多协同工作的模块。数字电路系统完成原理设计、印制板投产和焊接装配后，需要进行测试以保证系统的正确性与可靠度，在数字电路系统板的元器件烧坏或线路损坏时，也许要通过测试来进行维修。测试过程中，测试步骤的先后顺序的不同，会直接影响测试方法得到测试结果的复杂度，甚至有可能会导致数字电路系统因测试方法的错误而在测试过程中损坏。
发明内容
[0003] 本发明所要解决的技术问题是提供一种数字电路系统的测试方法，可以对数字电路系统进行全面有效的测试评估，能够最快速度得到测试结果，可靠性高。
[0004] 为解决上述问题，本发明提出一种数字电路系统的测试方法，所述数字电路系统包括：AD模块，用以采样模拟信号形成数字信号；FPGA模块，连接所述AD模块，用以处理所述数字信号；DA模块，连接所述FPGA模块，用以将处理过的数字信号转成模拟信号输出；锁相环模块，用以为数字电路系统提供同源时钟；DDS模块，连接所述FPGA模块，用以在FPGA模块的控制下输出特定频率信号；该测试方法包括加电前测试阶段和加电后测试阶段；
[0005] 所述加电前测试阶段包括电源接口阻抗测试步骤，测试电源接口的电阻值，以保证系统内部电源连接无短路；
[0006] 所述加电后测试阶段包括：
[0007] 电压正确性测试步骤，测试系统中连接的电源模块加载到数字电路系统中的电压值，以确认系统加电后电压的正确性；
[0008] 锁相环模块时钟测试步骤，测试锁相环模块的锁定指示管脚的电压值，探测获得锁相环模块的鉴相输出管脚的鉴相波形，测试锁相环模块输出的时钟信号是否满足系统设计要求；
[0009] DDS准确度与同源稳定度测试步骤，测试DDS模块输出的一组单频信号的频率平均值是否符合设定值，测试DDS模块输出频率和高稳定度晶振的输出频率的阿伦方差，测试DDS是否能够输出调频信号，以保证DDS模块输出信号的准确性与稳定性；
[0010] AD/DA通路性能测试步骤，测试空置AD模块输入端时的输出端的值、以确定AD噪声值，测试AD模块通路、以保证AD模块能够将输入端的模拟信号转换为数字信号，测试DA模块能够输出的最大值与最小值、以确定DA输出能力，测试DA模块输出定值时采样数据的均方差、以确定DA定值噪声，测试DA模块输出台阶电压时每阶电压值的均方差、以确定DA输出均匀度。
[0011] 根据本发明的一个实施例，所述电源接口阻抗测试步骤包括：调整万用表的电阻档，测试电源接口两两接口之间的阻抗，若阻抗值量级在KΩ及以上则为正常。
[0012] 根据本发明的一个实施例，所述电压正确性测试步骤包括：通过直流稳压电源给数字电路系统供电，调整万用表的电压档，测试系统中三端稳压器的输出电压值，并与设计值相比较，以确认加载到各三端稳压器的电压是否正确。
[0013] 根据本发明的一个实施例，所述锁相环模块时钟测试步骤包括：
[0014] A1：调节直流稳压电源和信号源，分别输出数字电路系统工作所需电压和时钟信号；
[0015] A2：调整至万用表的电压档，测试锁相环模块的锁定指示管脚，确认是否为高电压；
[0016] A3：通过示波器探测锁相环模块的两路鉴相输出，确认是否为频率符合设计值的负脉冲；
[0017] A4：通过示波器和频谱仪，测量锁相环路输出时钟信号的频率及峰峰值，以确认时钟信号是否满足数字电路系统的设计要求。
[0018] 根据本发明的一个实施例，所述DDS准确度与同源稳定度测试步骤包括：
[0019] B1：提供第一测试平台，调节直流稳压电源和信号源，分别输出数字电路系统工作所需的电压和时钟信号；
[0020] B2：通过调试计算机向数字电路系统的FPGA模块中烧录第一测试程序，该第一测试程序用以实现DDS模块单频信号满幅输出，通过频谱仪确认DDS模块的输出频率及功率是否满足设计要求，若满足，再通过频率计记录一组单频信号的频率数据并计算相对误差；
[0021] B3：通过调试计算机向数字电路系统的FPGA模块中烧录第二测试程序，该第二测试程序用以实现DDS模块跳频输出，通过频谱仪的轨迹留存功确认DDS模块是否输出跳频频率；
[0022] B4：提供第二测试平台，调节直流稳压电源输出数字电路系统工作所需的电压，高稳定度晶振提供时钟信号；
[0023] B5：通过调试计算机向数字电路系统中烧录所述第一测试程序，实现DDS模块单频满幅输出，通过阿伦方差测试仪读取DDS模块输出稳定度的测量值。
[0024] 根据本发明的一个实施例，所述第一测试平台包括：
[0025] 直流稳压电源，连接数字电路系统的电源接口，用以输出所需的电压至数字电路系统中；
[0026] 信号源，连接所述数字电路系统的时钟输入端，用以输出所需的时钟信号至数字电路系统中；
[0027] 调试计算机，连接所述数字电路系统的调试输入端，用以输出所述第一测试程序至所述数字电路系统中，实现DDS模块单频满幅输出，及用以输出所述第二测试程序至所述数字电路系统中，实现DDS模块跳频输出；
[0028] 频率计，连接所述数字电路系统的DDS模块信号输出端，用以记录一组单频信号的频率数据并计算相对误差；
[0029] 频谱仪，连接所述数字电路系统的DDS模块信号输出端，用以确认DDS模块的输出频率及功率是否满足设计要求，还通过频谱仪的轨迹留存功确认DDS模块是否输出跳频频率。
[0030] 根据本发明的一个实施例，所述第二测试平台包括：
[0031] 直流稳压电源，连接数字电路系统的电源接口，用以输出所需的电压至数字电路系统中；
[0032] 调试计算机，连接所述数字电路系统的调试输入端，用以输出所述第一测试程序至所述数字电路系统中，实现DDS模块单频满幅输出；
[0033] 阿伦方差测试仪，连接数字电路系统的DDS模块信号输出端，用以获得DDS模块输出稳定度的测量值；
[0034] 高稳定度晶振，连接所述阿伦方差测试仪和数字电路系统的时钟输入端，用以提供时钟信号。
[0035] 根据本发明的一个实施例，所述AD/DA通路性能测试步骤包括：
[0036] C1：提供第三测试平台，调节直流稳压电源和信号源，分别输出数字电路系统工作所需的电压和时钟信号；
[0037] C2：空置AD模块的输入端，利用函数发生器在AD模块的输入端输入特定频率及峰峰值的正弦波，通过调试计算机采集AD模块输出端波形，以确认AD通路的正确性；
[0038] C3：通过调试计算机向数字电路系统的FPGA模块中烧录第三测试程序，该第三测试程序用以实现DA模块输出值为从最小值到最大值，通过高精度电压表检测DA模块输出能力范围；通过调试计算机向数字电路系统的FPGA模块中烧录第四测试程序，该第四测试程序实现DA模块定值输出，通过高精度电压表每秒采集1个采样点，一段时间后计算采样数据的均方差；
[0039] C4：通过调试计算机向数字电路系统的FPGA模块中烧录第五测试程序，该第五测试程序用以控制DA模块输出台阶电压，通过高精度电压表采集一段时间的数据后，计算每阶电压的均方差，以测试DA输出均匀度。
[0040] 根据本发明的一个实施例，所述第三测试平台包括：
[0041] 直流稳压电源，连接数字电路系统的电源接口，用以输出所需的电压至数字电路系统中；
[0042] 信号源，连接数字电路系统的时钟输入端，用以输出所需的时钟信号至数字电路系统中；
[0043] 调试计算机，其输入端连接数字电路系统的AD模块输出端，用以采集AD模块输出端波形，以确认AD通路的正确性，其输出端连接数字电路系统的调试输入端，向数字电路系统的FPGA模块中烧录第三测试程序、第四测试程序、第五测试程序；
[0044] 函数发生器，连接数字电路系统的AD模块输入端，在AD模块的输入端输入特定频率及峰峰值的正弦波；
[0045] 高精度电压表，连接数字电路系统的DA模块的输出端，用以采集一段时间的输出数据，并计算相应均方差。
[0046] 采用上述技术方案后，本发明相比现有技术具有以下有益效果：通过加电前的电源接口阻抗测试，加电后的电压正确性测试、锁相环模块时钟测试、DDS准确度与同源稳定度测试、AD/DA通路性能测试，依次对数字电路系统中协作的模块进行测试，可以保证数字电路系统中主要模块的功能及性能得到全面的测试，可以有效地评估数字电路系统的相应指标，能够最快速度得到测试结果，可靠性高。
附图说明
[0047] 图1是本发明实施例的数字电路系统的测试方法的流程示意图；
[0048] 图2是本发明实施例的锁相环模块时钟测试的测试平台结构框图；
[0049] 图3是本发明实施例的DDS模块准确度测试的测试平台结构框图；
[0050] 图4是本发明实施例的DDS模块单频输出同源稳定度测试的测试平台结构框图；
[0051] 图5是本发明实施例的AD/DA通路性能测试的测试平台结构框图。
具体实施方式
[0052] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
[0053] 在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
[0054] 本实施例的数字电路系统的测试方法，其中的数字电路系统包括：AD(模数转换)模块，FPGA(Field Programmable Gate Array，现场可编程门阵列)模块，DA(数字模拟转换)模块，锁相环模块和DDS(Direct Digital Synthesizer，直接数字式频率合成器)模块，各模块均可以采用现有的模块。AD模块接收输入的模拟信号，采样模拟信号形成数字信号。FPAG模块连接AD模块，接收并处理数字信号，FPGA模块的形式及其具体处理方式根据数字电路系统所需实现的功能而定，不限制FPGA模块的具体处理方式。DA模块连接FPGA模块，将处理过的数字信号转成模拟信号输出。锁相环模块，用以为数字电路系统提供同源时钟。
DDS模块连接FPGA模块，在FPGA模块的控制下输出特定频率信号。
[0055] 参看图1，该测试方法包括加电前测试阶段和加电后测试阶段。
[0056] 加电前测试阶段包括电源接口阻抗测试步骤，测试电源接口的电阻值，以保证系统内部电源连接无短路；阻抗是指电源接口之间的电阻值。电源接口阻抗测试结果正确则进行接下来的测试步骤。
[0057] 加电后测试阶段包括：
[0058] 电压正确性测试步骤，测试系统中连接的电源模块加载到数字电路系统中的电压值，以确认系统加电后电压的正确性；电压正确性是指三端稳压器以及FPGA模块相应管脚的电压值符合设计值。电压正确性测试结果正确则进行接下来的测试步骤。
[0059] 锁相环模块时钟测试步骤，测试锁相环模块的锁定指示管脚的电压值，探测获得锁相环模块的鉴相输出管脚的鉴相波形，测试锁相环模块输出的时钟信号是否满足系统设计要求；锁相环路输出信号正确性即锁相环路输出的时钟信号满足应用要求。锁相环模块时钟测试结果正确则进行接下来的测试步骤。
[0060] DDS准确度与同源稳定度测试步骤，包括测试DDS单频输出的准确度、测试DDS单频输出的同源稳定度、测试DDS的跳频输出功能。所述的DDS单频输出的准确度是指测试DDS模块输出的一组单频信号的频率平均值与设定值的符合程度，测试DDS单频输出的同源稳定度是指测试DDS模块输出频率和高稳定度晶振的输出频率的阿伦方差，测试DDS的跳频输出功能是指测试DDS是否能够输出调频信号，以保证DDS模块输出信号的准确性与稳定性。DDS准确度与同源稳定度测试结果正确则进行接下来的测试步骤。
[0061] AD/DA通路性能测试步骤，包括测试AD噪声及AD通路；测试DA输出能力、测试DA定值噪声、测试DA输出均匀度。测试空置AD模块输入端时的输出端的值、以确定AD噪声值，测试AD模块通路、以保证AD模块能够将输入端的模拟信号转换为数字信号，测试DA模块能够输出的最大值与最小值、以确定DA输出能力，测试DA模块输出定值时采样数据的均方差、以确定DA定值噪声，测试DA模块输出台阶电压时每阶电压值的均方差、以确定DA输出均匀度。
[0062] 电源接口阻抗测试步骤进一步可以包括：将万用表调到电阻档，测试电源接口两两接口之间的阻抗，若阻抗值量级在KΩ及以上则为正常，否则可能发生数字电路系统内部的电源连接短路，短路发生时应当避免后续测试步骤的继续进行，先排出故障。
[0063] 电压正确性测试步骤进一步可以包括：通过直流稳压电源给数字电路系统供电，数字电路系统上电之后，将万用表调至电压档，测试数字电路系统中的三端稳压器的输出电压值，并与设计值相比较，以确认加载到各三端稳压器的电压是否正确。数字电路系统中，各模块芯片所需电压一般经由三端稳压器处理得到。加载到三端稳压器的电压正确说明数字电路的电压正确。
[0064] 参看图2，搭建锁相环模块时钟测试的测试平台，包括：直流稳压电源21，连接数字电路系统1的电源接口，提供所需的电压；信号源22，连接数字电路系统的时钟输入端，提供数字电路系统所需的时钟信号，此时钟信号非锁相环模块生成的时钟信号；万用表23，测试时连接锁相环模块的锁定指示管脚，测试该管脚的电压是否为高电压；数字示波器24，测试时，根据测试需要连接在数字电路系统1的锁相环模块的两路鉴相输出端、时钟信号输出端；频谱仪25，连接数字电路系统1的锁相环模块的时钟信号输出端。
[0065] 锁相环模块时钟测试步骤进一步可以包括：
[0066] A1：调节直流稳压电源21和信号源22，分别输出数字电路系统1工作所需电压和时钟信号；
[0067] A2：调整至万用表23的电压档，测试锁相环模块的锁定指示管脚，确认是否为高电压；
[0068] A3：通过示波器24探测锁相环模块的两路鉴相输出，确认是否为频率符合设计值的负脉冲；
[0069] A4：通过数字示波器24和频谱仪25，测量锁相环路输出时钟信号的频率及峰峰值，以确认时钟信号是否满足数字电路系统1的设计要求。
[0070] DDS准确度与同源稳定度测试步骤进一步可以包括：
[0071] B1：提供第一测试平台，调节直流稳压电源和信号源，分别输出数字电路系统工作所需的电压和时钟信号；
[0072] B2：通过调试计算机(例如可以通过具有CHIPSCOPE(XILINX推出的一款在线调试软件)软件的计算机)向数字电路系统的FPGA模块中烧录第一测试程序，该第一测试程序用以实现DDS模块单频信号满幅输出，通过频谱仪确认DDS模块的输出频率及功率是否满足设计要求，若满足，再通过频率计记录一组单频信号的频率数据并计算相对误差；
[0073] B3：通过调试计算机向数字电路系统的FPGA模块中烧录第二测试程序，该第二测试程序用以实现DDS模块跳频输出，通过频谱仪的轨迹留存功确认DDS模块是否输出跳频频率；
[0074] B4：提供第二测试平台，调节直流稳压电源输出数字电路系统工作所需的电压，高稳定度晶振提供时钟信号；高稳定度晶振需提前加电12小时以上才能输出高稳信号；
[0075] B5：通过调试计算机向数字电路系统中烧录所述第一测试程序，实现DDS模块单频满幅输出，通过阿伦方差测试仪读取DDS模块输出稳定度的测量值。
[0076] 参看图3，搭建第一测试平台，用来进行DDS准确度测试。第一测试平台包括：
[0077] 直流稳压电源31，连接数字电路系统1的电源接口，用以输出所需的电压至数字电路系统1中；
[0078] 信号源33，连接所述数字电路系统1的时钟输入端，用以输出所需的时钟信号至数字电路系统1中；
[0079] 调试计算机32，连接所述数字电路系统1的调试输入端，用以输出所述第一测试程序至所述数字电路系统1中，实现DDS模块单频满幅输出，及用以输出所述第二测试程序至所述数字电路系统1中，实现DDS模块跳频输出；
[0080] 频率计34，连接所述数字电路系统1的DDS模块信号输出端，用以记录一组单频信号的频率数据并计算相对误差；
[0081] 频谱仪35，连接所述数字电路系统1的DDS模块信号输出端，用以确认DDS模块的输出频率及功率是否满足设计要求，还通过频谱仪35的轨迹留存功确认DDS模块是否输出跳频频率。
[0082] 参看图4，搭建第二测试平台，用来进行DDS单频输出同源稳定度测试。第二测试平台包括：
[0083] 直流稳压电源41，连接数字电路系统1的电源接口，用以输出所需的电压至数字电路系统1中；
[0084] 调试计算机42，连接所述数字电路系统1的调试输入端，用以输出所述第一测试程序至所述数字电路系统1中，实现DDS模块单频满幅输出；
[0085] 阿伦方差测试仪43，连接数字电路系统1的DDS模块信号输出端，用以获得DDS模块输出稳定度的测量值；
[0086] 高稳定度晶振44，连接所述阿伦方差测试仪43和数字电路系统1的时钟输入端，用以提供时钟信号。
[0087] AD/DA通路性能测试步骤进一步可以包括：
[0088] C1：提供第三测试平台，调节直流稳压电源和信号源，分别输出数字电路系统工作所需的电压和时钟信号；
[0089] C2：空置AD模块的输入端，利用函数发生器在AD模块的输入端输入特定频率及峰峰值的正弦波，通过调试计算机采集AD模块输出端波形，以确认AD通路的正确性；
[0090] C3：通过调试计算机向数字电路系统的FPGA模块中烧录第三测试程序，该第三测试程序用以实现DA模块输出值为从最小值到最大值，通过高精度电压表检测DA模块输出能力范围；通过调试计算机向数字电路系统的FPGA模块中烧录第四测试程序，该第四测试程序实现DA模块定值输出，通过高精度电压表每秒采集1个采样点，一段时间后计算采样数据的均方差，例如0.5h后采样；
[0091] C4：通过调试计算机向数字电路系统的FPGA模块中烧录第五测试程序，该第五测试程序用以控制DA模块输出台阶电压，通过高精度电压表采集一段时间的数据后，例如采集10000s时间长度的数据，计算每阶电压的均方差，以测试DA输出均匀度。台阶电压的生成可以是，第0秒输出一固定电压，第1、2、3、4秒保持不变，第5秒DA输出增加1LSB(最小量化单位)。
[0092] 参看图5，搭建第三测试平台，用来进行DA/DA通路性能测试。第三测试平台包括：
[0093] 直流稳压电源51，连接数字电路系统1的电源接口，用以输出所需的电压至数字电路系统1中；
[0094] 信号源52，连接数字电路系统1的时钟输入端，用以输出所需的时钟信号至数字电路系统1中；
[0095] 调试计算机54，其输入端连接数字电路系统1的AD模块输出端，用以采集AD模块输出端波形，以确认AD通路的正确性，其输出端连接数字电路系统的调试输入端，向数字电路系统1的FPGA模块中烧录第三测试程序、第四测试程序、第五测试程序；
[0096] 函数发生器53，连接数字电路系统1的AD模块输入端，在AD模块的输入端输入特定频率及峰峰值的正弦波；
[0097] 高精度电压表55，连接数字电路系统1的DA模块的输出端，用以采集一段时间的输出数据，并计算相应均方差。
[0098] 本发明通过加电前的电源接口阻抗测试，加电后的电压正确性测试、锁相环模块时钟测试、DDS准确度与同源稳定度测试、AD/DA通路性能测试，依次对数字电路系统中协作的模块进行测试，可以保证数字电路系统中主要模块的功能及性能得到全面的测试，可以有效地评估数字电路系统的相应指标，能够最快速度得到测试结果，可靠性高。
[0099] 本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
