一种改进的结型场效应管

摘要

本发明涉公开了一种改进的结型场效应管，P型衬底；N型注入区；P型注入区；P型重掺杂区；N型重掺杂的漏区和源区；所述漏区与所述P型注入区之间的第一绝缘隔离层；所述源区与所述P型注入区之间的第二绝缘隔离层，所述第一绝缘隔离层下的N型注入区上表层中形成P型掺杂区，所述P型掺杂区上表层中形成N型掺杂区，所述N型注入区与P型掺杂区构成的PN结与P型掺杂区与N型掺杂区构成的PN结相连，形成第一常闭型JFET结构。本发明的结型场效应晶体管耐压性能得到有效提高。

权利要求

1.一种改进的结型场效应管，包括：P型衬底，所述P型衬底作为背栅；在所述P型衬底的上表层中形成N型注入区；在所述N型注入区的上表层中形成的P型注入区，所述P型注入区作为正栅；在所述P型注入区的上表层中形成的P型重掺杂区；在所述N型注入区上表层的两端形成的N型重掺杂的漏区和源区，正栅靠近所述源区；所述漏区与所述P型注入区之间的N型注入区上形成的第一绝缘隔离层；所述源区与所述P型注入区之间的N型注入区上形成的第二绝缘隔离层，其特征在于：所述第一绝缘隔离层下的N型注入区上表层中形成P型掺杂区，所述P型掺杂区上表层中形成N型掺杂区，所述N型注入区与P型掺杂区构成的PN结与P型掺杂区与N型掺杂区构成的PN结相连，形成第一常闭型JFET结构；所述N型掺杂区与漏区电性相连，所述第一常闭型JFET结构个数大于1,相邻两个第一常闭型JFET结构的P型掺杂区与这两个P型掺杂区之间的N型注入区分别构成的PN结相连，形成第二常闭型JFET结构，部分所述第一绝缘隔离层上以及与之相连的部分P型注入区上形成第一多晶硅场板，所述第一多晶硅场板与P型重掺杂区接触，所述漏区包括第一漏区和第二漏区，第二漏区形成在N型注入区上表层的一端，第一漏区形成在第二漏区上表层中，第二漏区掺杂浓度大于N型注入区且小于第一漏区，部分所述第一绝缘隔离层上以及与之相连的部分第二漏区上形成第二多晶硅场板，所述第二多晶硅场板与第一漏区接触，N型掺杂区通过第二多晶硅场板与漏区电性相连。

说明书

一种改进的结型场效应管

技术领域

[0001] 本发明涉及半导体技术领域，特别涉及一种结型场效应管。技术背景

[0002] 随着半导体科技的快速演进，使得例如电脑及其周边数字产品等也日益地更新。电脑及其周边数字产品的应用集成电路半导体工艺快速发展,为能否提供高品质数字产品的重要因素。

[0003] 结型场效应管(JFET)是最常见的半导体器件之一，包括N沟道结型场效应管和P沟道结型场效应管，在实践应用中，常用的是N沟道JFET。结型场效应管由于器件尺寸小，具有优于MOSFET的优点，有助于半导体器件进一步朝向高密度、小型化的方向发展。

[0004] 传统的结型场效应管是通过PN结耐压，提高耐压的方式主要依靠降低结的浓度，但是当今制程下，耐压程度仍然有限，无法做成耐高压的结型场效应管，而且降低结的浓度易引起器件电流太小、稳定性差等问题。

发明内容

[0005] 本发明的目的是提供一种改进的结型场效应管，其耐压性能得到有效提高。

[0006] 为实现上述目的，本发明采用以下技术方案：

[0007] 一种改进的结型场效应管，包括：P型衬底，所述P型衬底作为背栅；在所述P型衬底的上表层中形成N型注入区；在所述N型注入区的上表层中形成的P型注入区，所述P型注入区作为正栅；在所述P型注入区的上表层中形成的P型重掺杂区；在所述N型注入区上表层的两端形成的N型重掺杂的漏区和源区，正栅靠近所述源区；所述漏区与所述P型注入区之间的N型注入区上形成的第一绝缘隔离层；所述源区与所述P型注入区之间的N型注入区上形成的第二绝缘隔离层，所述第一绝缘隔离层下的N型注入区上表层中形成P型掺杂区，所述P型掺杂区上表层中形成N型掺杂区，所述N型注入区与P型掺杂区构成的PN结与P型掺杂区与N型掺杂区构成的PN结相连，形成第一常闭型JFET结构；所述N型掺杂区与漏区电性相连，所述第一常闭型JFET结构个数大于1，相邻两个第一常闭型JFET结构的P型掺杂区与这两个P型掺杂区之间的N型注入区分别构成的PN结相连，形成第二常闭型JFET结构，部分所述第一绝缘隔离层上以及与之相连的部分P型注入区上形成第一多晶硅场板；所述第一多晶硅场板与P型重掺杂区接触；所述漏区包括第一漏区和第二漏区，第二漏区形成在N型注入区上表层的一端，第一漏区形成在第二漏区上表层中，第二漏区掺杂浓度大于N型注入区且小于第一漏区；部分所述第一绝缘隔离层上以及与之相连的部分第二漏区上形成第二多晶硅场板，所述第二多晶硅场板与第一漏区接触，N型掺杂区通过第二多晶硅场板与漏区电性相连。

[0008] 相对于现有技术，本发明具有以下有益效果：

[0009] 本发明结型场效应管第一绝缘隔离层下的N型注入区上表层中形成P型掺杂区，N型注入区与P型掺杂区构成PN结耗尽，增强对漏区高电压的抵抗能力；所述P型掺杂区上表层中形成N型掺杂区，P型掺杂区与N型掺杂区构成PN结，进一步对漏区高电压的抵抗能力；所述N型注入区与P型掺杂区构成的PN结与P型掺杂区与N型掺杂区构成的PN结相连，形成第一常闭型JFET结构，增强耗尽，更进一步增强了漏区侧N型注入区上表层的耐压性能，因此，本发明结型场效应晶体管耐压性能有效提高。

附图说明

[0010] 图1为本发明第一实施例结型场效应管剖面结构示意图；

[0011] 图2为本发明第二实施例结型场效应管剖面结构示意图；

[0012] 图3为本发明第三实施例结型场效应管剖面结构示意图；

[0013] 图4为本发明第四实施例结型场效应管剖面结构示意图。

具体实施方式

[0014] 为了更好地理解本发明，下面结合附图以及实施例对本发明作进一步介绍，实施例仅限于解释本发明，并不对本发明构成任何限定。

[0015] 第一实施例

[0016] 如图1所示，本实施例的改进的结型场效应管，包括：P型衬底100，所述P型衬底100作为背栅；在所述P型衬底100的上表层中形成N型注入区200；在所述N型注入区200的上表层中形成的P型注入区300，所述P型注入区300作为正栅；在所述P型注入区300的上表层中形成的P型重掺杂区310；在所述N型注入区200上表层的两端形成的N型重掺杂的漏区210和源区220，正栅靠近所述源区220；所述漏区210与所述P型注入区300之间的N型注入区200上形成的第一绝缘隔离层410；所述源区220与所述P型注入区300之间的N型注入区200上形成的第二绝缘隔离层420，本实施例所述第一绝缘隔离层410以及第二绝缘隔离层420材料可为氧化硅。

[0017] 本实施例第一绝缘隔离层410下的N型注入区200上表层中形成P型掺杂区500，N型注入区200与P型掺杂区500构成PN结耗尽，增强对漏区210高电压的抵抗能力；所述P型掺杂区500上表层中形成N型掺杂区600，P型掺杂区500与N型掺杂区600构成PN结，进一步增强对漏区210高电压的抵抗能力；所述N型注入区200与P型掺杂区500构成的PN结与P型掺杂区500与N型掺杂区600构成的PN结相连，形成第一常闭型JFET结构，增强耗尽，更进一步增强了漏区210侧N型注入区200上表层的耐压性能。

[0018] 第二实施例

[0019] 如图2所示，本实施例在第一实施例的基础上，所述N型掺杂区600与漏区210电性相连，结型场效应管正常工作时，漏区210加正向高电压，N型掺杂区600与漏区210电性相连使得N型掺杂区600与P型掺杂区500形成的PN结反偏，加强耗尽，加强对漏区210强电压的抵抗能力。

[0020] 第三实施例

[0021] 如图3所示,相对于第一实施例，本实施例所述漏区210与所述P型注入区300之间形成三个所述第一常闭型JFET结构，本实施例中相邻两个第一常闭型JFET结构的P型掺杂区500与这两个P型掺杂区500之间的N型注入区200分别构成的PN结相连，形成第二常闭型JFET结构时，加强N型注入区200的表层耗尽，加强N型注入区200表层抗压能力。第四实施例[0022] 如图4所示，相对于第一实施例，本实施例部分所述第一绝缘隔离层410上以及与之相连的部分P型注入区300上形成第一多晶硅场板710，第一多晶硅场板710的设置使得栅极电荷更均匀的在P型注入区300更均匀的分布，栅电场分布更均匀，增加抗压能力，所述第一多晶硅场板710与P型重掺杂区310接触，加强了栅极电荷以及电场分布的均匀性；本实施例所述漏区210包括第一漏区211和第二漏区212，第二漏区212形成在N型注入区210上表层的一端，第一漏区211形成在第二漏区212上表层中，第二漏区212掺杂浓度大于N型注入区200且小于第一漏区211，第一漏区211掺杂浓度大，与漏极金属形成欧姆接触，第二漏区212掺杂浓度大于N型注入区200且小于第一漏区211，均匀扩散漏区电荷，与第一多晶硅场板
710原理类似，部分所述第一绝缘隔离层410上以及与之相连的部分第二漏区212上形成第二多晶硅场板720，所述第二多晶硅场板720与第一漏区211接触，使得漏区210电荷以及电场分布更均匀，增加抗压能力，本实施例N型掺杂区600通过第二多晶硅场板720与漏区210电性相连，与第二实施例类似，增加对N型掺杂区600的耗尽，加强对漏区210强电压的抵抗能力。