一种半导体器件及其制备方法、电子装置

摘要

本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供基底，所述基底包括周围区和核心区，其中在所述周围区和所述核心区上均形成有包括浮栅、隔离层、控制栅的若干栅极叠层；步骤S2：在所述栅极叠层的侧壁和顶部上形成缓冲层；步骤S3：在所述周围区的所述栅极叠层的侧壁上形成间隙壁；步骤S4：回蚀刻所述间隙壁，以去除所述间隙壁步骤S5：蚀刻去除所述栅极叠层的顶部和侧壁上部的所述缓冲层；步骤S6：沉积金属材料层，以形成自对准硅化物层；步骤S7：沉积介电材料层，以在所述核心区的所述栅极叠层之间形成均一的空气间隙。

权利要求

1.一种半导体器件的制备方法，包括：

步骤S1：提供基底，所述基底包括周围区和核心区，其中在所述周围区和所述核心区上均形成有包括浮栅、隔离层、控制栅的若干栅极叠层；

步骤S2：在所述栅极叠层的侧壁和顶部上形成缓冲层，以覆盖所述栅极叠层的侧壁和顶部；

步骤S3：在所述周围区的所述栅极叠层的侧壁上形成间隙壁；

步骤S4：回蚀刻所述间隙壁，以去除所述间隙壁，同时过蚀刻去除所述周围区的所述栅极叠层顶部的所述缓冲层；

步骤S5：形成掩膜层并以所述掩膜层为掩膜蚀刻去除所述核心区的所述栅极叠层的顶部和侧壁上部的所述缓冲层，同时去除所述周围区的所述栅极叠层侧壁上部的所述缓冲层，以露出所述栅极叠层的侧壁上部；

步骤S6：沉积金属材料层，以覆盖所述核心区的所述栅极叠层侧壁上部以及所述周围区的所述栅极叠层的顶部和侧壁上部，并进行退火，以形成自对准硅化物层；

步骤S7：沉积介电材料层，以覆盖所述基底和所述栅极叠层，并在所述核心区的所述栅极叠层之间形成均一的空气间隙。

2.根据权利要求1所述的方法，其特征在于，在所述步骤S1中还进一步包括：步骤S11：在所述核心区进行源漏离子注入；

步骤S12：执行退火步骤。

3.根据权利要求1所述的方法，其特征在于，在所述步骤S2之后还进一步包括执行LDD离子注入的步骤。

4.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，在所述周围区中与所述核心区相邻的所述栅极叠层中靠近所述周围区的一侧的侧壁上形成间隙壁，并在所述步骤S4中去除该间隙壁。

5.根据权利要求1所述的方法，其特征在于，在所述步骤S4中，通过第一次灰化、DHF蚀刻和第二次灰化的方法去除所述间隙壁和所述缓冲层。

6.根据权利要求1所述的方法，其特征在于，所述步骤S5包括：步骤S51：在所述基底上形成掩膜层，以覆盖所述核心区和所述周围区；

步骤S52：回蚀刻所述掩膜层，以露出所述栅极叠层的顶部和侧壁的上部；

步骤S53：去除所述栅极叠层的顶部和侧壁上部的所述缓冲层，以露出所述栅极叠层的侧壁上部；

步骤S54：去除所述掩膜层。

7.根据权利要求1所述的方法，其特征在于，在所述步骤S6中，在沉积所述金属材料层之前还进一步包括预清洗的步骤。

8.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，在形成所述间隙壁之后，还进一步包括形成源漏缓冲层并进行源漏注入的步骤。

9.一种基于权利要求1至8之一所述的方法制备得到的半导体器件。

10.一种电子装置，包括权利要求9所述的半导体器件。

说明书

一种半导体器件及其制备方法、电子装置

技术领域

[0001] 本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。

背景技术

[0002] 对于高容量的半导体存储装置需求的日益增加，这些半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变内结构单元而在单一晶片上形成多个存储单元，对于通过改变单元结构增加集成密度的方法来说，还可以通过改变有源区的平面布置或改变单元布局来减小单元面积。

[0003] 一般而言，闪存(flash memory)是一种非易失性半导体存储器，其被设计用于执行可擦写可编程只读存储器的编程方法以及电可擦写可编程只读存储器的擦写方法，并且闪存通常被命名为快闪。闪存不仅可以在断电时保持以存储的信息，而且还可以自由的输入和输出信息，因此，被广泛的应用于各个领域。

[0004] 在非易失性半导体存储器的制备过程中，随着半导体器件尺寸的不断缩小，控制栅极之间的最小距离变得越来越重要。随着器件尺寸缩小，所述距离也不断缩小，因此存储器的循环性能下降，目前在存储器的制备过程中在形成控制栅极之后进而形成间隙壁氧化物并填充所述控制栅之间的间隙，接着回蚀刻所述氧化物以定义所要形成的自对准硅化物的形状，在形成自对准硅化物之后还继续沉积氧化物进行填充，但是所述方法在填充过程中不会形成均一的空气间隙，而是会形成很多不均匀的孔洞，使非易失性半导体存储器的性能和良率下降。

[0005] 因此需要对目前所述方法作进一步的改进，以便消除上述问题。

发明内容

[0006] 在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

[0007] 本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：

[0008] 步骤S1：提供基底，所述基底包括周围区和核心区，其中在所述周围区和所述核心区上均形成有包括浮栅、隔离层、控制栅的若干栅极叠层；

[0009] 步骤S2：在所述栅极叠层的侧壁和顶部上形成缓冲层，以覆盖所述栅极叠层的侧壁和顶部；

[0010] 步骤S3：在所述周围区的所述栅极叠层的侧壁上形成间隙壁；

[0011] 步骤S4：回蚀刻所述间隙壁，以去除所述间隙壁，同时过蚀刻去除所述周围区的所述栅极叠层顶部的所述缓冲层；

[0012] 步骤S5：形成掩膜层并以所述掩膜层为掩膜蚀刻去除所述核心区的所述栅极叠层的顶部和侧壁上部的所述缓冲层，同时去除所述周围区的所述栅极叠层侧壁上部的所述缓冲层，以露出所述栅极叠层的侧壁上部；

[0013] 步骤S6：沉积金属材料层，以覆盖所述核心区的所述栅极叠层侧壁上部以及所述周围区的所述栅极叠层的顶部和侧壁上部，并进行退火，以形成自对准硅化物层；

[0014] 步骤S7：沉积介电材料层，以覆盖所述基底和所述栅极叠层，并在所述核心区的所述栅极叠层之间形成均一的空气间隙。

[0015] 可选地，在所述步骤S1中还进一步包括：

[0016] 步骤S11：在所述核心区进行源漏离子注入；

[0017] 步骤S12：执行退火步骤。

[0018] 可选地，在所述步骤S2之后还进一步包括执行LDD离子注入的步骤。

[0019] 可选地，在所述步骤S3中，在所述周围区中与所述核心区相邻的所述栅极叠层中靠近所述周围区的一侧的侧壁上形成间隙壁，并在所述步骤S4中去除该间隙壁。

[0020] 可选地，在所述步骤S4中，通过第一次灰化、DHF蚀刻和第二次灰化的方法去除所述间隙壁和所述缓冲层。

[0021] 可选地，所述步骤S5包括：

[0022] 步骤S51：在所述基底上形成掩膜层，以覆盖所述核心区和所述周围区；

[0023] 步骤S52：回蚀刻所述掩膜层，以露出所述栅极叠层的顶部和侧壁的上部；

[0024] 步骤S53：去除所述栅极叠层的顶部和侧壁上部的所述缓冲层，以露出所述栅极叠层的侧壁上部；

[0025] 步骤S54：去除所述掩膜层。

[0026] 可选地，在所述步骤S6中，在沉积所述金属材料层之前还进一步包括预清洗的步骤。

[0027] 可选地，在所述步骤S3中，在形成所述间隙壁之后，还进一步包括形成源漏缓冲层并进行源漏注入的步骤。

[0028] 本发明还提供了一种基于上述的方法制备得到的半导体器件。

[0029] 本发明还提供了一种电子装置，包括上述的半导体器件。

[0030] 本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在基底上形成浮栅和控制栅组成的栅极叠层之后，在核心区和周围区进行不同的操作，例如在周围区以及周围区中靠近中心区的栅极叠层的侧壁上形成间隙壁，然后在周围区进行间隙壁的过蚀刻，同时去除位于栅极叠层上的缓冲层，接着形成源漏缓冲层并进行源漏注入，然后形成掩膜层(ODL)，以覆盖所述核心区和周围区，图案化所述掩膜层，以露出所述核心区中所述栅极叠层的顶部和侧壁的上部，最后沉积介电材料层，以覆盖所述基底和所述栅极叠层，并在所述核心区的所述栅极叠层之间形成均一的空气间隙，进一步提高了所述半导体器件的性能和良率。

附图说明

[0031] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

[0032] 图1a-1j为本发明一具体实施方式中所述半导体器件的制备过程示意图；

[0033] 图2为本发明一具体实施方式中所述半导体器件的制备工艺流程图。

具体实施方式

[0034] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

[0035] 应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

[0036] 应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

[0037] 空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

[0038] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

[0039] 为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

[0040] 实施例1

[0041] 为了解决现有技术中存在的问题，本发明提供了一种半导体器件的制备方法，下面结合附图1a-1j对所述方法做进一步的说明。

[0042] 首先，执行步骤101，提供基底，在所述基底包括周围区和核心区，其中在所述周围区和所述核心区上均形成有包括浮栅101、隔离层、控制栅102的若干栅极叠层；

[0043] 具体地，如图1a所示，其中所述基底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等等。

[0044] 然后在所述基底上形成浮栅材料层、隔离层材料层和控制栅材料层，然后图案化浮栅材料层、隔离层材料层和控制栅材料层以形成若干包括浮栅101、隔离层和控制栅102的栅极叠层。

[0045] 其中，所述基底可以划分为核心区和周围区，如图1a所示虚线右侧为周围区，虚线左侧为核心区，其中所述核心区具有更高的集成度，其中所述栅极叠层的数目并不局限于某一数值范围，如图1a中所述周围区具有若干个栅极叠层，为了简化其中中间省略了若干所述栅极叠层。

[0046] 为了更清楚的对该过程进行说明示例性对所述栅极叠层的形成进行说明：

[0047] 可选地，首先基底上沉积隧穿氧化层(图中未示出)，所述隧穿氧化层为氧化物，在本发明中可选SiO2层作为隧穿氧化层，所述隧穿氧化层的厚度可以为1-20nm，但不仅仅局限于该厚度，本领域技术人员可以根据需要进行调整，以获得更好效果。在该步骤中作为一种具体实施方式，沉积所述SiO2层时可以选用热氧化、原子层沉积、化学气相沉积、电子束蒸发或磁控溅射方法。

[0048] 接着在所述隧穿氧化层上形成浮栅材料层，其中所述浮栅材料层可以选用半导体材料，例如硅、多晶硅或者Ge等，并不局限于某一种材料，在该实施例中所述浮栅材料层选用多晶硅。

[0049] 可选地，所述浮栅材料层的沉积方法可以选择分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。

[0050] 在该实施例中，所述多晶硅选用外延方法形成，具体地，在优选实施例中以硅为例作进一步说明，反应气体可以包括氢气(H2)携带的四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、硅烷(SiH4)和二氯氢硅(SiH2Cl2)等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在隧穿氧化层表面上外延生长。

[0051] 接着在所述浮栅材料层上形成隔离材料层，其中所述隔离材料层可以选用本领域常用的绝缘材料，例如氧化物、氮化物中的一种或多种。

[0052] 例如在该实施例中所述隔离材料层选用ONO(氧化物-氮化物-氧化物的结构绝缘隔离层)。

[0053] 在所述隔离材料层上形成控制栅材料层，其中，所述控制栅材料层可以选用半导体材料，例如硅、多晶硅或者Ge等，并不局限于某一种材料，在该实施例中所述控制栅材料层选用多晶硅。

[0054] 然后图案化所述浮栅材料层、隔离层材料层和控制栅材料层，例如在所述控制栅材料层上形成图案化的掩膜层(氧化物层，在后续步骤中可以不去除)，以所述掩膜层为掩膜蚀刻所述浮栅材料层、隔离层材料层和控制栅材料层，以形成浮栅101、隔离层和控制栅102，继而形成所述栅极叠层。

[0055] 可选地，在形成所述栅极叠层之后还可以进一步包括对所述栅极叠层进行热退火氧化的步骤，其中所述热退火可以选用本领域常用的方法，在此不再进行赘述。

[0056] 进一步，在进行热退火氧化物之后，还可以进一步进行对所述核心区进行源漏注入的步骤，以在核心区形成源漏。

[0057] 具体地在核心区形成源漏的方法示意性的包括：形成源漏注入掩膜层，并以所述掩膜层为掩膜进行源漏离子注入，在离子注入之后还可以进一步的包括退火步骤。

[0058] 执行步骤102，在所述栅极叠层的侧壁和顶部上形成缓冲层，以覆盖所述栅极叠层的侧壁和顶部。

[0059] 具体地，如图1b-1c所示，其中，所述缓冲层可以选用氧化物、氮化物等材料，并不局限于某一种。

[0060] 在该实施例中所述缓冲层选用氧化物，例如SiO2、SiON等，可选地，所述缓冲层的厚度也并不局限于某一数值范围。

[0061] 其中，所述缓冲层的形成方法可以选用共形沉积的方法，但并不局限于所述方法。

[0062] 进一步，在形成所述缓冲层之后还可以进一步包括以下步骤：在周围区形成LDD掩膜层，然后执行LDD离子注入。

[0063] 执行步骤103，在所述周围区的所述栅极叠层的侧壁上形成间隙壁104。

[0064] 具体地，在所述核心区中形成间隙壁掩膜层103，以覆盖所述核心区，如图1d所示。

[0065] 其中，所述掩膜层可以选用光刻胶或ODL等，其中所述掩膜层的形成方法可以包括：在基底上形成光刻胶层，以完全覆盖所述核心区和周围区，然后曝光，以露出所述周围区。

[0066] 进一步，在该步骤中在所述周围区中与所述核心区相邻的所述栅极叠层上形成部分所述掩膜层，以部分覆盖该栅极叠层，以在后续的步骤中在该栅极叠层中靠近所述周围区的一侧的侧壁上形成间隙壁。为了更好地描述，在后续的步骤中称该栅极叠层为选择性栅极叠层，在没有特殊说明的情况下选择性栅极叠层均指该栅极叠层。

[0067] 然后在所述周围区和所述选择性栅极叠层的侧壁上形成间隙壁，如图1e所示，间隙壁的形成方法可以参照常用的方法，例如首先沉积间隙壁材料层，然后进行蚀刻，其中所述间隙壁材料层的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及外延生长中的一种。

[0068] 进一步，所述间隙壁材料层的沉积方法可以选用原子层沉积(ALD)，优选为低温原子层沉积(ALD)。

[0069] 执行步骤104，回蚀刻所述间隙壁104，以去除所述间隙壁，同时过蚀刻去除所述周围区的所述栅极叠层顶部的所述缓冲层。

[0070] 具体地，如图1f所示，在该步骤中过蚀刻所述间隙壁104，以在去除所述间隙壁的同时去除所述周围区的所述栅极叠层顶部的所述缓冲层。

[0071] 其中，所述过蚀刻中露出所述周围区中所述栅极叠层的顶部，同时还露出所述选择性栅极叠层的部分顶部，如图1d所示。

[0072] 其中，所述过蚀刻方法可以选用灰化、干法蚀刻、湿法蚀刻或剥离中的一种或多种，优选和所述控制栅具有较大蚀刻选择比的方法，并不局限于某一种。

[0073] 可选地在该步骤中通过第一次灰化、DHF蚀刻和第二次灰化的方法去除所述间隙壁和所述缓冲层。

[0074] 可选地，所述第一次灰化和第二次灰化可以选用相同的参数。

[0075] 执行步骤105，蚀刻去除所述核心区的所述栅极叠层的顶部和侧壁上部的所述缓冲层，同时蚀刻去除所述周围区的所述栅极叠层侧壁上部的所述缓冲层，以露出所述栅极叠层的侧壁上部。

[0076] 具体地，如图1g-1h所示，在该步骤中去除所述核心区的所述栅极叠层的侧壁上部之后在后续的步骤中在露出的所述侧壁上形成金属层，进而形成自对准硅化物层。

[0077] 其中，所述方法可以示例性的包括以下步骤：

[0078] 在所述基底上形成掩膜层106，以覆盖所述核心区和所述周围区，其中，所述掩膜层可以选用本领域常用的材料，并不局限于某一种，在该实施例中所述掩膜层选用ODL。

[0079] 然后，回蚀刻所述掩膜层，以露出所述栅极叠层的顶部和侧壁的上部，例如在该实施例中通过曝光显影ODL，以露出所述栅极叠层的顶部和侧壁的上部。

[0080] 例如在周围区和核心区形成高度一样的ODL，如图1g所示，然后回蚀刻所述ODL至所述栅极叠层的顶部和顶部的侧壁露出，如图1h所示。

[0081] 接着，去除所述核心区的所述栅极叠层的顶部和侧壁上部的所述缓冲层，以露出所述核心区的所述栅极叠层的侧壁上部，所述去除方法可以通过湿法蚀刻的方法。其中，所述缓冲层选用氧化物时可以选用SiCoNi制程去除，但是并不局限于该方法。

[0082] 最后去除所述掩膜层。

[0083] 执行步骤106，沉积金属材料，以覆盖核心区的所述栅极叠层侧壁上部以及所述周围区的所述栅极叠层的顶部和侧壁上部，并进行退火，以形成自对准硅化物层107。

[0084] 具体地，如图1i所示，在该步骤中在沉积所述金属材料层之前还可以进一步包括清洗的步骤，以提高沉积效果。

[0085] 其中，所述金属材料可以选用形成自对准硅化物常用的材料，并不局限于某一种，例如可以选用Ni。

[0086] 其中，所述金属材料层的形成方法也并不局限于某一种，可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及外延生长中的一种。

[0087] 执行退火步骤，以在所述控制栅的上方形成自对准硅化物层。具体地，在该步骤中通过退火步骤使位于所述控制栅上方的金属与控制栅进行反应，以形成自对准硅化物层。

[0088] 所述退火步骤可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。

[0089] 可选地，在本发明中可以选用快速热退火，具体地，所述退火步骤是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为800-1200℃，所述热退火步骤时间为10-800s。

[0090] 在该步骤中可以去除所述核心区控制栅极上方的掩膜层，也可以保留所述掩膜层，在所述栅极叠层侧壁两边沉积Ni后会进行一个回火的制成，Ni和硅会形成NiSix，两边形成的NiSix会结合(merge)在一起。

[0091] 执行步骤107，沉积介电材料层108，以覆盖所述基底和所述栅极叠层，并在所述核心区的所述栅极叠层之间形成均一的空气间隙。

[0092] 具体地，如图1j所示，其中所述介电材料层108可以选用本领域常用的各种绝缘材料，在此不再一一列举。

[0093] 在沉积所述介电材料层108后可以在所述核心区的所述栅极叠层之间形成均一的空气间隙，进一步提高了所述半导体器件的性能和良率。

[0094] 至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。

[0095] 本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在基底上形成浮栅和控制栅组成的栅极叠层之后，在核心区和周围区进行不同的操作，例如在周围区以及周围区中靠近中心区的栅极叠层的侧壁上形成间隙壁，然后在周围区进行间隙壁的过蚀刻，同时去除位于栅极叠层上的缓冲层，接着形成源漏缓冲层并进行源漏注入，然后形成掩膜层(ODL)，以覆盖所述核心区和周围区，图案化所述掩膜层，以露出所述核心区中所述栅极叠层的顶部和侧壁的上部，最后沉积介电材料层，以覆盖所述基底和所述栅极叠层，并在所述核心区的所述栅极叠层之间形成均一的空气间隙，进一步提高了所述半导体器件的性能和良率。

[0096] 图2为本发明一具体实施方式中所述半导体器件的制备工艺流程图，具体包括以下步骤：

[0097] 步骤S1：提供基底，所述基底包括周围区和核心区，其中在所述周围区和所述核心区上均形成有包括浮栅、隔离层、控制栅的若干栅极叠层；

[0098] 步骤S2：在所述栅极叠层的侧壁和顶部上形成缓冲层，以覆盖所述栅极叠层的侧壁和顶部；

[0099] 步骤S3：在所述周围区的所述栅极叠层的侧壁上形成间隙壁；

[0100] 步骤S4：回蚀刻所述间隙壁，以去除所述间隙壁，同时过蚀刻去除所述周围区的所述栅极叠层顶部的所述缓冲层；

[0101] 步骤S5：形成掩膜层并以所述掩膜层为掩膜蚀刻去除所述核心区的所述栅极叠层的顶部和侧壁上部的所述缓冲层，同时去除所述周围区的所述栅极叠层侧壁上部的所述缓冲层，以露出所述栅极叠层的侧壁上部；

[0102] 步骤S6：沉积金属材料层，以覆盖所述核心区的所述栅极叠层侧壁上部以及所述周围区的所述栅极叠层的顶部和侧壁上部，并进行退火，以形成自对准硅化物层；

[0103] 步骤S7：沉积介电材料层，以覆盖所述基底和所述栅极叠层，并在所述核心区的所述栅极叠层之间形成均一的空气间隙。

[0104] 实施例2

[0105] 本发明还提供了一种半导体器件，所述半导体器件通过实施例1中的所述方法制备得到，所述半导体器件包括：

[0106] 基底，在所述基底包括周围区和核心区，其中在所述周围区和所述核心区上均形成有包括浮栅101、隔离层、控制栅102的若干栅极叠层。

[0107] 其中所述基底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等等。

[0108] 其中，所述基底可以划分为核心区和周围区，如图1a所示虚线右侧为周围区，虚线左侧为核心区，其中所述核心区具有更高的集成度，其中所述栅极叠层的数目并不局限于某一数值范围，如图1a中所述周围区具有若干个栅极叠层，为了简化其中中间省略了若干所述栅极叠层。

[0109] 其中所述浮栅可以选用半导体材料，例如硅、多晶硅或者Ge等，并不局限于某一种材料，在该实施例中所述浮栅材料层选用多晶硅。

[0110] 例如在该实施例中所述隔离层选用ONO(氧化物-氮化物-氧化物的结构绝缘隔离层)。

[0111] 所述控制栅可以选用半导体材料，例如硅、多晶硅或者Ge等，并不局限于某一种材料，在该实施例中所述控制栅选用多晶硅。

[0112] 其中，在所述浮栅和控制栅的侧壁上还形成有缓冲层，其中，所述缓冲层可以选用氧化物、氮化物等材料，并不局限于某一种。

[0113] 在该实施例中所述缓冲层选用氧化物，例如SiO2、SiON等，可选地，所述缓冲层的厚度也并不局限于某一数值范围。

[0114] 其中，所述缓冲层位于所述浮栅以及控制栅的底部，并且所述控制栅的侧壁顶部形成有自对准硅化物层，所述自对准硅化物层可以选用NiSix等，并不局限于某一种。

[0115] 所述半导体器件还包括介电材料层108，以覆盖所述基底和所述栅极叠层，并在所述核心区的所述栅极叠层之间形成均一的空气间隙。其中所述介电材料层108可以选用本领域常用的各种绝缘材料，在此不再一一列举。在沉积所述介电材料层108后在所述核心区的所述栅极叠层之间形成均一的空气间隙，进一步提高了所述半导体器件的性能和良率。

[0116] 实施例3

[0117] 本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。

[0118] 本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。

[0119] 本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。