本发明公开了一种有压差检测器和偏置电流限制器的电压调节器及相关方法。电压调节器包括用于接收输入电压的输入端子、用于供应输出电压的输出端子、功率晶体管、差分放大器、驱动器、压差检测器和偏置电流限制器。差分放大器基于在电压参考和对应于输出电压的反馈信号之间的差来提供驱动信号。驱动器包括阻抗设备以及驱动器晶体管，该驱动器晶体管接收驱动信号以便于改变对功率晶体管的控制端子的偏置电流。压差检测器和偏置电流限制器被耦合到输入端子、阻抗设备和输出端子，并且包括耦合在一起的第一和第二晶体管以及耦合到第二晶体管的偏置电流生成器。
功率晶体管，所述功率晶体管具有耦合到所述输入端子的第一导电端子、耦合到所述输出端子的第二导电端子、以及控制端子；
差分放大器，所述差分放大器具有用于接收电压参考的第一输入、用于接收对应于所述输出电压的反馈信号的第二输入、以及用于基于在所述电压参考和所述反馈信号之间的差来提供驱动信号的输出；
驱动器，所述驱动器包括耦合到所述功率晶体管的所述控制端子的阻抗器件、以及驱动器晶体管，所述驱动器晶体管具有耦合到所述功率晶体管的所述控制端子的第一导电端子、以及控制端子，所述控制端子从所述差分放大器接收所述驱动信号，以便于改变去往所述功率晶体管的所述控制端子的偏置电流；以及压差检测器和偏置电流限制器，耦合到所述功率晶体管，并且包括：
耦合到所述输出端子和所述第一晶体管的第二晶体管，以及
所述第一晶体管具有耦合到所述输入端子的第一导电端子、耦合到所述阻抗器件的第二导电端子、以及控制端子；
所述第二晶体管具有耦合到所述输出端子的第一导电端子、耦合在一起并且耦合到所述第一晶体管的所述控制端子的控制端子和第二导电端子；以及所述偏置电流生成器耦合到所述第二晶体管的所述第二导电端子。
3.根据权利要求2所述的电压调节器，其中，所述偏置电流生成器被配置为生成第二偏置电流；并且其中，所述第一晶体管和所述第二晶体管被配置为电流镜，使得用于所述功率晶体管的所述偏置电流反映所述第二偏置电流。
4.根据权利要求2所述的电压调节器，其中，所述压差检测器和偏置电流限制器进一步包括：第三晶体管，所述第三晶体管具有耦合到所述输入端子的第一导电端子、耦合到所述第一晶体管的所述控制端子的控制端子、以及第二导电端子；以及第四晶体管，所述第四晶体管具有耦合到所述第三晶体管的所述第二导电端子的第一导电端子、耦合到所述阻抗器件并且耦合到所述功率晶体管的所述控制端子的控制端子、以及耦合到所述差分放大器的第二导电端子。
5.根据权利要求4所述的电压调节器，进一步包括：电流源，所述电流源被耦合在所述输入端子和所述差分放大器之间，并且还与所述第三晶体管和所述第四晶体管并联耦合。
反馈路径，所述反馈路径被耦合在所述电阻分压器和所述差分放大器的第二输入之间，以对其提供所述反馈信号。
7.根据权利要求1所述的电压调节器，进一步包括：电流源，所述电流源被耦合在所述输入端子和所述差分放大器之间。
8.根据权利要求1所述的电压调节器，进一步包括：参考电压源，所述参考电压源被耦合到所述差分放大器的所述第一输入，提供所述参考电压。
9.根据权利要求1所述的电压调节器，其中，所述功率晶体管包括p沟道MOSFET，并且所述驱动器晶体管包括n沟道MOSFET。
功率晶体管，所述功率晶体管具有耦合到所述输入端子的第一导电端子、耦合到所述输出端子的第二导电端子、以及控制端子；
差分放大器，所述差分放大器具有用于接收电压参考的第一输入、用于接收对应于所述输出电压的反馈信号的第二输入、以及用于基于在所述电压参考和所述反馈信号之间的差来提供驱动信号的输出；
参考电压源，所述参考电压源被耦合到所述差分放大器的所述第一输入，提供所述参考电压；
驱动器，所述驱动器包括耦合到所述功率晶体管的所述控制端子的阻抗器件、以及驱动器晶体管，所述驱动器晶体管具有耦合到所述功率晶体管的所述控制端子的第一导电端子、以及控制端子，所述控制端子从所述差分放大器接收所述驱动信号，以便于改变去往所述功率晶体管的所述控制端子的偏置电流；以及压差检测器和偏置电流限制器，耦合到所述功率晶体管并且包括：
第一晶体管，所述第一晶体管具有耦合到所述输入端子的第一导电端子、耦合到所述阻抗器件的第二导电端子、以及控制端子；
第二晶体管，所述第二晶体管具有耦合到所述输出端子的第一导电端子、耦合在一起并且耦合至所述第一晶体管的所述控制端子的控制端子和第二导电端子；以及偏置电流生成器，所述偏置电流生成器耦合到所述第二晶体管的所述第二导电端子。
11.根据权利要求10所述的电压调节器，其中，所述偏置电流生成器被配置为生成第二偏置电流；并且其中，所述第一晶体管和所述第二晶体管被配置为电流镜，使得用于所述功率晶体管的所述偏置电流反映所述第二偏置电流。
12.根据权利要求10所述的电压调节器，进一步包括：
第三晶体管，所述第三晶体管具有耦合到所述输入端子的第一导电端子、耦合到所述第一晶体管的所述控制端子的控制端子、以及第二导电端子；以及第四晶体管，所述第四晶体管具有耦合到所述第三晶体管的所述第二导电端子的第一导电端子、耦合到所述阻抗器件并且耦合到所述功率晶体管的所述控制端子的控制端子、以及耦合到所述差分放大器的第二导电端子。
13.根据权利要求12所述的电压调节器，进一步包括：电流源，所述电流源被耦合在所述输入端子和所述差分放大器之间，并且还与所述第三晶体管和所述第四晶体管并联耦合。
14.根据权利要求10所述的电压调节器，进一步包括：
反馈路径，所述反馈路径被耦合在所述电阻分压器和所述差分放大器的第二输入之间，以对其提供所述反馈信号。
15.根据权利要求10所述的电压调节器，其中，所述阻抗器件被配置为具有阻抗，使得跨所述阻抗器件的电压对应于跨所述功率晶体管的电压。
16.根据权利要求15所述的电压调节器，其中，所述阻抗器件包括电阻、配置为二极管的晶体管和与配置为二极管的晶体管串联耦合的电阻中的至少一个。
17.根据权利要求10所述的电压调节器，进一步包括：电流源，所述电流源被耦合在所述输入端子和所述差分放大器之间。
18.根据权利要求10所述的电压调节器，其中，所述功率晶体管包括p沟道MOSFET，并且所述驱动器晶体管包括n沟道MOSFET。
19.一种用于操作电压调节器的方法，所述电压调节器包括配置为接收输入电压的输入端子；配置为供应输出电压的输出端子；功率晶体管，所述功率晶体管具有耦合到所述输入端子的第一导电端子、耦合到所述输出端子的第二导电端子、以及控制端子；差分放大器，所述差分放大器具有用于接收电压参考的第一输入、用于接收对应于所述输出电压的反馈信号的第二输入、以及用于基于在所述电压参考和所述反馈信号之间的差提供驱动信号的输出；驱动器，所述驱动器包括耦合到所述功率晶体管的所述控制端子的阻抗器件、以及驱动器晶体管，所述驱动器晶体管具有耦合到所述功率晶体管的所述控制端子的第一导电端子、以及控制端子，所述控制端子从所述差分放大器接收所述驱动信号，以便于改变去往所述功率晶体管的所述控制端子的偏置电流；以及耦合到所述功率晶体管的压差检测器和偏置电流限制器，所述压差检测器和偏置电流限制器包括：耦合到所述输入端子和所述阻抗器件的第一晶体管；耦合到所述输出端子和所述第一晶体管的第二晶体管，以及耦合到所述第二晶体管的偏置电流生成器，所述方法包括：检测以压差模式进行操作的所述电压调节器；以及
20.根据权利要求19所述的方法，其中所述第一晶体管具有耦合到所述输入端子的第一导电端子、耦合到所述阻抗器件的第二导电端子、以及控制端子；并且所述第二晶体管具有耦合到所述输出端子的第一导电端子、耦合在一起并且耦合至所述第一晶体管的所述控制端子的控制端子和第二导电端子；以及所述偏置电流生成器耦合到所述第二晶体管的所述第二导电端子，其中，限制所述电流消耗包括：操作所述偏置电流生成器以生成第二偏置电流；以及
操作所述第一晶体管和所述第二晶体管作为电流镜，使得用于所述功率晶体管的所述偏置电流反映所述第二偏置电流。
21.根据权利要求20所述的方法，其中，所述压差检测器和偏置电流限制器进一步包括第三晶体管，所述第三晶体管具有耦合到所述输入端子的第一导电端子、耦合到所述第一晶体管的所述控制端子的控制端子、以及第二导电端子；以及第四晶体管，所述第四晶体管具有耦合到所述第三晶体管的所述第二导电端子的第一导电端子、耦合到所述阻抗器件并且耦合到所述功率晶体管的所述控制端子的控制端子、以及耦合到所述差分放大器的第二导电端子；并且其中，所述电压调节器进一步包括电流源，所述电流源被耦合在所述输入端子和所述差分放大器之间，并且还与所述第三晶体管和所述第四晶体管并联耦合，所述方法进一步包括：在所述压差模式期间限制从所述电流源到所述差分放大器的电流。
22.根据权利要求19所述的方法，其中，所述电压调节器进一步包括耦合到所述输出端子的电阻分压器；以及反馈路径，所述反馈路径被耦合在所述电阻分压器和所述差分放大器的所述第二输入之间，所述方法进一步包括：经由所述反馈路径将所述反馈信号从所述电阻分压器提供到所述差分放大器的所述第二输入。
23.根据权利要求19所述的方法，进一步包括：选择所述阻抗器件的阻抗，使得跨所述阻抗器件的电压对应于跨所述功率晶体管的电压。
功率晶体管，所述功率晶体管具有耦合到所述输入端子的第一导电端子、耦合到所述输出端子的第二导电端子、以及控制端子；
差分放大器，所述差分放大器具有用于接收电压参考的第一输入、用于接收对应于所述输出电压的反馈信号的第二输入、以及用于基于在所述电压参考和所述反馈信号之间的差来提供驱动信号的输出；
驱动器，所述驱动器包括耦合到所述功率晶体管的所述控制端子的阻抗器件、以及驱动器晶体管，所述驱动器晶体管具有耦合到所述功率晶体管的所述控制端子的第一导电端子、以及控制端子，所述控制端子从所述差分放大器接收所述驱动信号，以便于改变去往所述功率晶体管的所述控制端子的偏置电流；以及压差检测器和偏置电流限制器，耦合到所述功率晶体管，并且包括：
耦合到所述输出端子和所述第一晶体管的第二晶体管，以及
其中，所述阻抗器件被配置为具有阻抗，使得跨所述阻抗器件的电压对应于跨所述功率晶体管的电压。
所述第一晶体管具有耦合到所述输入端子的第一导电端子、耦合到所述阻抗器件的第二导电端子、以及控制端子；
所述第二晶体管具有耦合到所述输出端子的第一导电端子、耦合在一起并且耦合到所述第一晶体管的所述控制端子的控制端子和第二导电端子；以及所述偏置电流生成器耦合到所述第二晶体管的所述第二导电端子。
26.根据权利要求25所述的电压调节器，其中，所述偏置电流生成器被配置为生成第二偏置电流；并且其中，所述第一晶体管和所述第二晶体管被配置为电流镜，使得用于所述功率晶体管的所述偏置电流反映所述第二偏置电流。
27.根据权利要求25所述的电压调节器，其中，所述压差检测器和偏置电流限制器进一步包括：第三晶体管，所述第三晶体管具有耦合到所述输入端子的第一导电端子、耦合到所述第一晶体管的所述控制端子的控制端子、以及第二导电端子；以及第四晶体管，所述第四晶体管具有耦合到所述第三晶体管的所述第二导电端子的第一导电端子、耦合到所述阻抗器件并且耦合到所述功率晶体管的所述控制端子的控制端子、以及耦合到所述差分放大器的第二导电端子。
28.根据权利要求27所述的电压调节器，进一步包括：电流源，所述电流源被耦合在所述输入端子和所述差分放大器之间，并且还与所述第三晶体管和所述第四晶体管并联耦合。
29.根据权利要求24所述的电压调节器，进一步包括：
反馈路径，所述反馈路径被耦合在所述电阻分压器和所述差分放大器的第二输入之间，以对其提供所述反馈信号。
30.根据权利要求24所述的电压调节器，其中，所述阻抗器件包括电阻、配置为二极管的晶体管和与配置为二极管的晶体管串联耦合的电阻中的至少一个。
31.根据权利要求24所述的电压调节器，进一步包括：
电流源，所述电流源被耦合在所述输入端子和所述差分放大器之间；以及参考电压源，所述参考电压源被耦合到所述差分放大器的所述第一输入，提供所述参考电压。
有压差检测器和偏置电流限制器的电压调节器及相关方法
技术领域
[0001] 本发明涉及电压调节器的领域，并且更具体地涉及以压差(dropout)模式进行操作的电压调节器的电流消耗控制。
背景技术
[0002] 即使在输入电压和输出电压之间的差非常低(例如，100mV)，电压调节器也保持输出电压稳定。如果输入电压足够高，则输出电压处于标称电平，并且电压调节器以闭环进行操作。然而，如果输入电压下降，则电压调节器开始以开环进行操作，其也被称为压差模式。
[0003] 当以压差模式进行操作时，电压调节器的电流消耗是显著的。示例性电压调节器10在图1中示出，并且包括用于接收输入电压VIN的输入端子12、用于供应输出电压VOUT的输出端子以及功率晶体管20，功率晶体管20具有耦合到输入端子12的第一导电端子22、耦合到输出端子14的第二导电端子24以及控制端子26。
[0004] 差分放大器30具有用于接收电压参考VREF的第一输入32和用于接收对应于输出电压VOUT的反馈信号VFB的第二输入34。差分放大器30的输出36基于在电压参考VREF和反馈信号VFB之间的差来提供驱动信号VDIFF。
[0005] 驱动器50包括耦合到功率晶体管20的控制端子26的阻抗设备52和驱动器晶体管54。驱动器晶体管54具有耦合到功率晶体管20的控制端子26的第一导电端子55以及控制端子57，控制端子57接收来自差分放大器30的驱动信号VDIFF，以便于改变对功率晶体管20的控制端子26的偏置电流IBIAS。
[0006] 因为驱动器50的输出58被耦合到功率晶体管20，所以跨阻抗设备52形成的电压表示功率晶体管的VGS。随着电压调节器10的负载电流ILOAD改变，功率晶体管20的VGS也改变。负载电流ILOAD和VGS之间的关系是由功率晶体管20的传递函数来给出。当功率晶体管20在饱和区中进行操作时，传递函数是有效的。这对应于以闭环进行操作的电压调节器10。
因为阻抗设备52在功率晶体管20的第一导电端子22和控制端子26之间进行操作，所以驱动器50的偏置电流IBIAS取决于负载电流ILOAD。
[0007] 如果在输入电压VIN和输出电压VOUT之间的差VDROP足够高，则功率晶体管20保持处于饱和区，并且功率晶体管的VGS相对低(例如，低于1V)。这导致了在驱动器50内的低偏置电流IBIAS。如果电压差VDROP变得过低而使得电压调节器10无法保持以闭环进行操作，则功率晶体管20转到线性区。这对应于以压差模式进行操作的电压调节器10。
[0008] 在压差模式中，在功率晶体管20的VGS和负载电流ILOAD之间的相关性不再由功率晶体管的传递函数给出，并且VGS可以达到非常高的水平。事实上，驱动器50能够将功率晶体管20的控制端子26下拉到接近地GND，并且功率晶体管20的VGS可以接近输入电压VIN。因为驱动器50通过VGS功率晶体管20进行操作，则偏置电流IBIAS可以达到非常高的水平。在VIN＝5V和驱动器晶体管54的电阻性负载的情况下，偏置电流IBIAS可以是在最大负载电流ILOAD处的偏置的5倍。即使当电压调节器10的电流消耗应当最小时负载电流ILOAD为0，这也是有效的。
[0009] 作为示例，如果用于对电子设备供电的电池的电压电平开始放电，则该电子设备内的电压调节器10从以闭环进行操作转到以压差模式进行操作。以压差模式进行操作产生了在电压调节器10的操作中，特别是在功率晶体管20的VGS中的显著改变，这可以增加直至输入电压VIN。
[0010] 对于上述电压调节器10，功率晶体管20的驱动器50中的偏置电流IBIAS取决于功率晶体管20的VGS。如果VGS在压差模式中增加，则偏置电流IBIAS也增加。对于电池供电的电子设备，这意味着，当电池成为放电并且电压调节器10转为压差模式时，甚至更多的电流开始吸收。这是不期望的行为，并且可能危及电子设备操作时间，或者甚至可能威胁到电池安全性。因此，当在压差模式中进行操作时，需要控制电压调节器10的电流消耗。
发明内容
[0011] 电压调节器可以包括输入端子、输出端子、功率晶体管、差分放大器、驱动器以及压差检测器和偏置电流限制器。当电压调节器在压差模式中进行操作时，压差检测器和偏置电流限制器有利地限制电流消耗。
[0012] 输入端可以被配置为接收输入电压，输出端子可以被配置为供应输出电压，并且功率晶体管可以具有耦合到输入端子的第一导电端子、耦合到输出端子的第二导电端子以及控制端子。
[0013] 差分放大器可以包括用于接收电压参考的第一输入、用于接收对应于输出电压的反馈信号的第二输入、以及用于基于在电压参考和反馈信号之间的差来提供驱动信号的输出。
[0014] 驱动器可以包括耦合到功率晶体管的控制端子的阻抗设备以及驱动器晶体管，该驱动器晶体管具有耦合到功率晶体管的控制端子的第一导电端子以及控制端子，该控制端子从差分放大器接收驱动信号，以便于改变对功率晶体管的控制端子的偏置电流。
[0015] 压差检测器和偏置电流限制器耦合到功率晶体管，并且可以包括第一和第二晶体管以及偏置电流生成器。第一晶体管可以具有耦合到输入端子的第一导电端子、耦合到阻抗设备的第二导电端子以及控制端子。第二晶体管可以具有耦合到输出端子的第一导电端子、耦合在一起并且耦合到第一晶体管的控制端子的控制端子和第二端子。偏置电流生成器可以耦合到第二晶体管的第二导电端子。偏置电流生成器可以被配置为生成第二偏置电流，并且第一和第二晶体管可以被配置为电流镜，使得用于功率晶体管的偏置电流镜像反映第二偏置电流。
[0016] 压差检测器和偏置电流限制器可以进一步包括耦合在输入端子和差分放大器之间的第三和第四晶体管。更具体地，第三晶体管可以具有耦合到输入端子的第一导电端子、耦合到第一晶体管的控制端子的控制端子以及第二导电端子。第四晶体管可以具有耦合到第三晶体管的第二导电端子的第一导电端子、耦合到阻抗设备并且耦合到功率晶体管的控制端子的控制端子、以及耦合到差分放大器的第二导电端子。电压调节器可以进一步包括电流源，该电流源被耦合在输入端子和差分放大器之间，并且还与第三晶体管和第四晶体管并联耦合。第四晶体管自适应地偏置差分放大器。
[0017] 电压调节器还可以进一步包括耦合到输出端子的电阻分压器以及反馈路径，该反馈路径被耦合在电阻分压器和差分放大器的第二输入之间，以对其提供反馈信号。
[0018] 阻抗设备可以被配置为具有阻抗，使得跨阻抗设备的电压对应于跨功率晶体管的电压。阻抗设备可以包括电阻、配置为二极管的晶体管和与配置为二极管的晶体管串联耦合的电阻中的至少一个。
[0019] 电压调节器可以进一步包括参考电压源，该参考电源被耦合到差分放大器的第一输入，提供参考电压。功率晶体管可以包括p沟道MOSFET，并且驱动器晶体管可以包括n沟道MOSFET。
[0020] 另一方面针对一种用于操作如上所述的电压调节器的方法。该方法包括检测以压差模式进行操作的电压调节器，以及在压差模式期间限制功率晶体管的偏置电流。
附图说明
[0021] 图1是根据现有技术的电压调节器的框图。
[0022] 图2是根据本发明的具有压差检测器和偏置电流限制器的电压调节器的框图。
[0023] 图3A、3B、3C是表示用于在图2中图示的阻抗设备的不同选项的示意图。
[0024] 图4是当电压调节器以压差模式进行操作时在图2中图示的功率晶体管以及压差检测器和偏置电流限制器的示意图。
[0025] 图5是具有图2中图示的压差检测器和偏置电流限制器的电压调节器的另一实施例的框图。
[0026] 图6是图示在ILOAD＝0并且VOUT＝3.3V的情况下图5中图示的电压调节器的性能特性的图。
[0027] 图7是图示在ILOAD＝100mA并且VOUT＝3.3V的情况下图5中图示的电压调节器的性能特性的图。
具体实施方式
[0028] 下文终将参考附图来更全面地描述本发明，在附图中示出了本发明的优选实施例。然而，本发明可以以很多不同的形式来实现，并且不应当被解释为限于本文所阐述的实施例。相反，提供这些实施例，使得本公开将是全面和完整的，并且将向本领域技术人员充分传达本发明的范围。相同的附图标记指代相同的元件，并且主要标记用于指示在替代实施例中的类似元件。
[0029] 将参考图2来讨论具有压差检测器和偏置电流限制器160的电压调节器110。如将在下面详细解释的，压差检测器和偏置电流限制器160有利地限制在电压调节器160以压差模式进行操作时的电流消耗。
[0030] 图示的电压调节器110包括用于接收输入电压VIN的输入端子112、用于供应输出电压VOUT的输出端子114以及功率晶体管120，功率晶体管120具有耦合到输入端子112的第一功率晶体管120、耦合到输出端子114的第二导电端子124、以及控制端子126。
[0031] 差分放大器130具有用于接收电压参考VREF的第一输入132以及用于接收对应于输出电压VOUT的反馈信号VFB的第二输入134。差分放大器130的输出136基于电压参考VREF和反馈信号VFB之间的差来提供驱动信号VDIFF。
[0032] 恒流源200被耦合在输入端子112和差分放大器130之间。差分放大器130包括耦合到第二对晶体管220、224的第一对晶体管210、214。第一对晶体管210、214限定了差分放大器130的第一和第二输入132、134。第二对晶体管220、224被配置为电流镜。
[0033] 更具体地，晶体管210具有耦合到恒流源200的第一导电端子211、形成耦合到提供参考电压VREF的电压参考202的第一输入132的控制端子、以及第二导电端子212。晶体管214具有耦合到恒流源200的第一导电端子215、形成接收反馈信号VFB的第二输入134的控制端子、以及耦合到提供驱动信号VDIFF的输出136的第二导电端子216。
[0034] 晶体管220具有耦合到晶体管210的第二导电端子212的第一导电端子221、控制端子223和耦合到地115的第二导电端子222。晶体管224具有耦合到晶体管214的第二导电端子216的第一导电端子225、耦合到晶体管220的控制端子223和第一导电端子221二者的控制端子227、以及耦合到地115的第二导电端子226。
[0035] 驱动器150包括耦合到功率晶体管120的控制端子126的阻抗设备152和驱动器晶体管154。驱动器晶体管154是n沟道MOSFET。驱动器晶体管154具有耦合到功率晶体管120的控制端子126的第一导电端子155以及控制端子157，控制端子157从差分放大器130接收驱动信号VDIFF，从而于改变对功率晶体管120的控制端子126的偏置电流IB1。
[0036] 因为驱动器150的输出158被耦合到功率晶体管120，所以跨阻抗设备152形成的电压表示功率晶体管的VGS。阻抗设备152的配置取决于电压调节器110的电气特性以及功率晶体管120的大小，如本领域技术人员容易理解的。
[0037] 负载设备152可以是电阻152(1)、作为二极管连接的晶体管152(2)、或两个152(3)的组合，如图3所示。阻抗设备152的这三个不同配置的相应电阻被统称为R152。因此，偏置电流IB1基于以下关系：
[0038] IB1＝VGS/R152
[0039] 功率晶体管120是p沟道MOSFET。功率晶体管120的VGS通过驱动器晶体管154的漏极电流(即，IB1)来改变。VGS基于以下关系154：
[0040] VGS＝IB1*R152
[0041] 偏置电流IB1通过差分放大器130的输出电压来控制。该关系通过驱动器晶体管150的跨导来给出，并且定义如下：
[0042] IB1＝gm*VDIFF
[0043] 电阻分压器190被耦合在输出端子114和地115之间，并且包括串联连接在一起的电阻器194、196。反馈路径192被耦合在电阻器194、196与差分放大器130的第二输入134之间，以提供反馈信号VFB。反馈信号VFB是输出电压VOUT的缩放副本。该关系由以下给出：
[0044]
[0045] 输出电压VOUT是由电压参考202提供的参考电压VREF的缩放副本。在参考电压VREF和输出电压VOUT之间的关系由以下给出：
[0046]
[0047] 差分放大器130确保了反馈信号VFB等于电压参考VREF。
[0048] 因为阻抗设备152在功率晶体管120的控制端子126和第一导通端子122之间进行操作，所以驱动器150的偏置电流IB1取决于负载电流ILOAD。如果在输入电压VIN和输出电压VOUT之间的差足够高，则功率晶体管120停留在饱和区，并且功率晶体管120的VGS相对低(例如，低于1V)。这导致了驱动器150内的低偏置电流IB1。这对应于以闭环进行操作的电压调节器110。
[0049] 然而，如果电压差VDROP变得过低，使得电压调节器110无法以闭环进行操作，则功率晶体管120转到线性区。这对应于以压差模式进行操作的电压调节器110。
[0050] 如果VGS在压差模式中增加，则偏置电流IB1也增加。这是因为，用于功率晶体管120的偏置电流IB1取决于功率晶体管120的VGS。对于电池供电的电子设备，这意味着，当电池成为放电并且电压调节器110转为压差模式时，甚至更多的电流开始吸收。
[0051] 压差检测器和偏置电流限制器160有利地限制在电压调节器160以压差模式进行操作时的电流消耗。压差检测器和偏置电流限制器160被耦合到功率晶体管120，并且包括第一晶体管162、第二晶体管172和偏置电流生成器180。
[0052] 第一晶体管162具有耦合到输入端子112的第一导电端子163、耦合到阻抗设备152的第二导电端子165、以及控制端子167。第二晶体管172具有耦合到输出端子114的第一导电端子173、耦合在一起并且耦合到第一晶体管162的控制端子167的第二端子175和控制端子177。偏置电流生成器180在第二晶体管172的第二导电端子175和地115之间，并且提供第二偏置电流IB2。
[0053] 第二晶体管172通过偏置电流生成器180来偏置，以便于限定控制端子177的电势比输出电压VOUT低一个VGS。因为第一和第二晶体管162、172的导电端子167、177被短接在一起，所以第一晶体管162的VGS通过以下给出：
[0054] VGS162＝VGS172+VDROP
[0055] 这意味着，在输入电压VIN和输出电压VOUT之间的差越高，那么第一晶体管162的VGS过驱动越高。VGS过驱动是用于指定处于线性区中的晶体管的操作的表达和参数。如果电压调节器110以闭环进行操作，则第一晶体管162处于线性区中。事实上，第一晶体管162作为不影响电路操作的开关进行操作。
[0056] 如果负载电流ILOAD是零并且输入电压VIN低于输出电压VOUT的标称电平，则电压调节器110以压差模式进行操作。在该特定情况下，VDROP将为零，并且提供了以下关系：
[0057] VGS162＝VGS172
[0058] 这意味着，第一和第二晶体管162、172形成电流镜，并且驱动器150的偏置电流IB1将由来自偏置电流生成器180的偏置电流IB2来给出。
[0059] 现在将参考图4来讨论作为用于减少当电压调节器110以压差模式进行操作时的电流消耗的电流镜的操作。在压差模式中，功率晶体管120在线性区中进行操作，并且可以通过电阻器RDSON来表示。第一和第二晶体管162、172是相同的。如果ILOAD＝0A，则通过电阻器RDSON的电流等于IB2，其可以是几十nA，所以在电阻器RDSON上的压降几乎为零。电阻器RDSON可以具有例如1Ω的值。通过跨电阻器RDSON的几乎为零的压降，这相当于短路，这进而提供了电流镜。因此，偏置电流IB1将由偏置电流IB2来给出。换言之，驱动器150被自适应地偏置。这是可以通过驱动器150流动的最大电流。偏置电流IB2来自作为恒流生成器的偏置电流生成器180。
[0060] 如果电压调节器110以压差模式进行操作，则负载电流ILOAD不为零，电阻器RDSON上将存在某个压降，这基于以下关系：
[0061] VDROP＝RDSON*ILOAD
[0062] 来自偏置电流IB2的贡献可忽略不计。第一晶体管162的VGS将高于第二晶体管172的VGS。这将导致偏置电流IB1中的某种增加。第一晶体管162的VGS通过以下关系给出：
[0063] VGS162＝VGS172+VDROP
[0064] 即使偏置电流IB1将高于偏置电流IB2，但其仍然是有限的。
[0065] 通过第一和第二晶体管162、172以及偏置电流生成器180的适当大小调整，能够找到在压差模式电流消耗和环路稳定性之间的良好折衷。环路稳定性是组件的大小调整的重要因素。当压差检测器和偏置电流限制器160开始限制驱动器150中的偏置电流IB1时，驱动器的阻抗状况显著改变。
[0066] 现在参考图5，将讨论上述电压调节器110'的另一实施例。在该实施例中，压差检测器和偏置电流限制器160'进一步包括耦合在输入端子112'和差分放大器130'之间的第三和第四晶体管240'、250'。第四晶体管250'自适应地偏置差分放大器130'。
[0067] 更具体地，第三晶体管240'具有耦合到输入端子112'的第一导电端子241'、耦合到第一晶体管162'的控制端子167'的控制端子245'以及第二导电端子243'。第四晶体管250'具有耦合到第三晶体管240'的第二导电端子243'的第一导电端子251'、耦合到阻抗设备152'并且耦合到功率晶体管120的控制端子126'的控制端子255'、以及耦合到差分放大器130'的第二导电端子253'。电流源200'与第三和第四晶体管240'、250'并联耦合。
[0068] 用于差分放大器130'的偏置电流ITOTAL由两个电流源生成。第一电流源由提供偏置电流IT1的恒流源200'来提供。恒流源200'定义差分放大器130'的最小偏置。第二电流IT2由被配置为与功率晶体管120'一起作为电流镜的第四晶体管250'来提供。偏置电流IT2是负载电流ILOAD的副本，但是由于在功率晶体管120'和第四晶体管250'之间的大的尺寸比而导致电平低得多。
[0069] 自适应偏置差分放大器130'用于在电压调节器110'被加载时实现具有低噪声电平的改进的动态性能。当电压调节器110'以压差模式进行操作时，差分放大器130'中的偏置升压是不期望的，并且没有效益。为此，偏置电流ITOTAL可以被减小。这是通过第三晶体管240'被耦合到IT2偏置路径中的第四晶体管250'来实现的。第三晶体管240'的功能与第一晶体管162'的功能相同，因为其共享相同VGS。
[0070] 现在参考图6和图7，将讨论电压调节器110'的性能特性。对于现有技术的电压调节器10以及具有压差检测器和偏置电流限制器160'的电压调节器110'二者，图6中的性能特性对应于ILOAD＝0和VOUT＝3.3V。电压调节器10、110'的电压特性在图260中提供，并且在图270中提供以压差模式进行操作的电压调节器10、110'的电流特性。
[0071] 曲线262对应于输入电压VIN，并且曲线264对应于对于两个电压调节器10、110'相同的输出电压VOUT。然而，在以压差模式进行操作时的电压调节器的电流消耗中存在显著差异。曲线272对应于用于现有技术的电压调节器10的400μA的电流消耗。曲线274对应于用于具有压差检测器和偏置电流限制器160'的电压调节器110'的9.5μA的电流消耗。
[0072] 对于现有技术的电压调节器10以及具有压差检测器和偏置电流限制器160'的电压调节器110'二者，图7中的性能特性对应于ILOAD＝100mA和VOUT＝3.3V。电压调节器10、110'的电压特性在图280中提供，并且在图290中提供以压差模式进行操作的电压调节器
10、110'的电流特性。
[0073] 曲线282对应于输入电压VIN，并且曲线284对应于对于两个电压调节器10、110'相同的输出电压VOUT。然而，在以压差模式进行操作时的电压调节器的电流消耗中存在显著差异。曲线292对应于用于现有技术的电压调节器10的400μA的电流消耗。曲线294对应于用于具有压差检测器和偏置电流限制器160'的电压调节器110'的18μA的电流消耗。
[0074] 方法方面是用于操作上述电压调节器110。电压调节器110包括配置为接收输入电压VIN的输入端子112；配置为供应输出电压VOUT的输出端子114；功率晶体管120，具有耦合到输入端子112的第一导电端子122、耦合到输出端子114的第二导电端子124、以及控制端子126；差分放大器130具有用于接收电压参考VREF的第一输入132、用于接收对应于输出电压VOUT的反馈信号VFB的第二输入134、以及输出136，输出136用于基于在电压参考VREF和反馈信号VFB之间的差来提供驱动信号VDIFF；以及驱动器150，包括耦合到功率晶体管120的控制端子126的阻抗设备152，并且驱动晶体管154具有耦合到功率晶体管120的控制端子126的第一导电端子155以及控制端子157，控制端子157从差分放大器130接收驱动信号VDIFF，以便于改变对功率晶体管120的控制端子126的偏置电流IB1。
[0075] 该方法包括检测以压差模式进行操作的电压调节器110，以及在压差期间限制驱动器150的偏置电流。
[0076] 电压调节器110包括压差检测器和偏置电流限制器160，压差检测器和偏置电流限制器160包括第一晶体管162，第一晶体管162具有耦合到输入端子112的第一导电端子163、耦合到阻抗设备152的第二导电端子165、以及控制端子167；第二晶体管172，具有耦合到输出端子114的第一导电端子173、耦合在一起并且耦合到第一晶体管162的控制端子167的第二导电端子175和控制端子177；以及耦合到第二晶体管172的第二导电端子175的偏置电流生成器180。在该方法中，限制电流消耗包括操作偏置电流生成器180以生成第二偏置电流IB2，并且操作第一和第二晶体管162、172作为电流镜，使得功率晶体管120的偏置电流IB1反映第二偏置电流IB2。
[0077] 压差检测器和偏置电流限制器160'进一步包括第三晶体管240'，第三晶体管240'具有耦合到输入端子112'的第一导电端子241'、耦合到第一晶体管162'的控制端子167'的控制端子245'、以及第二导电端子243'；以及第四晶体管250'，第四晶体管250'具有耦合到第三晶体管240'的第二导电端子243'的第一导电端子251'、耦合到阻抗设备152'并且耦合到功率晶体管120'的控制端子126'的控制端子255'、以及耦合到差分放大器130'的第二导电端子253'。电流源200'与第三和第四晶体管240'、250'并联连接。该方法进一步包括在压差模式期间限制从电流源200'到差分放大器130'的电流。为了讨论的目的，第四晶体管250'被图示为压差检测器和偏置电流限制器160'的一部分。因为第四晶体管250'的目的是自适应地偏置差分放大器130'，所以该晶体管可以与压差检测器和偏置电流限制器160'分离。换言之，第四晶体管250'可以被配置为差分放大器130'的一部分。
[0078] 电压调节器110包括：耦合到输出端子114的电阻分压器190；以及耦合在电阻分压器190和差分放大器130的第二输入134之间的反馈路径。该方法进一步包括经由反馈路径192将反馈信号VFB从电阻分压器190提供给差分放大器130的第二输入134。
[0079] 该方法进一步包括选择跨电阻设备152的阻抗，使得跨阻抗设备的电压对应于跨功率晶体管120的电压。
[0080] 受益于前述描述和相关附图中呈现的教导的本领域技术人员将指导本发明的许多修改和其他实施例。因此，可以理解的是，本发明不限于所公开的具体实施例，并且修改和实施例旨在被包括在所附权利要求的范围内。
