多数电流辅助辐射检测器设备

摘要

本发明涉及多数电流辅助检测器设备，包括在半导体基板(44)上外延生长的第一导电型的半导体层(40)，第一导电型的至少两个控制区域(MIX0、MIX1)，与第一导电型相对的第二导电型的至少两个检测区域(DET0、DET1)以及用于在两个控制区域(MIX0、MIX1)之间的半导体层(40)中生成多数载流子电流的源，多数电流与电场相关联。检测区域围绕控制区域，由此形成至少两个抽头。该设备被配置用于后侧照明并进一步包括两个检测区域(DET0、DET1)之间的用于隔离检测区域的第一导电型的阱(45)。阱(45)包括像素电路元件。

权利要求

1.一种检测器设备，用于检测电磁辐射(43、46)且由多数电流辅助，所述检测器设备包括：-半导体层(40)，在其上，碰撞的电磁辐射(43、46)可生成多数和少数载流子对，并且所述半导体层(40)掺杂有第一导电型的掺杂物，-至少两个控制区域(MIX0、MIX1)，所述至少两个控制区域形成在所述半导体层(40)中，掺杂有第一导电型的掺杂物；

-与所述两个控制区域电相连的源(41)，用于在所述两个控制区域(MIX0、MIX1)之间的所述半导体层(40)中生成多数载流子电流，所述多数载流子电流与电场相关联；

-至少两个检测区域(DET0、DET1)，所述检测区域形成在所述半导体层(40)中并掺杂有与所述第一导电型相对的第二导电型的掺杂物，用于形成结并收集所生成的少数载流子(42)，所述少数载流子(42)在与多数载流子电流相关联的电场的影响下被引向所述两个检测区域中的一者(DET0、DET1)；

-所述两个检测区域(DET0、DET1)在与所述半导体层平行的平面中围绕所述两个控制区域(MIX0、MIX1)以形成至少两个抽头，每个抽头由一个控制区域和一个检测区域组成，-所述半导体层(40)中的所述第一导电型的掺杂物的浓度通过避免来自所述检测区域(DET0、DET1)的少数载流子的漏泄来提供在所述检测区域(DET0、DET1)之间的电隔离；

所述检测器设备的特征在于：

-所述半导体层(40)形成于其上的半导体基板(44)的厚度被配置用于后侧照明；

-所述检测器设备进一步包括形成在所述半导体层(40)中并位于所述两个检测区域(DET0、DET1)之间用于隔离所述检测区域(DET0、DET1)的所述第一导电型的半导体区，所述半导体区(45)是阱或深阱并包括像素电路元件。

2.如权利要求1所述的检测器设备，其特征在于，所述半导体层(40)是p-掺杂外延层。

3.如权利要求1所述的检测器设备，其特征在于，所述半导体层(40)是n-掺杂外延层。

4.如权利要求1至3的任一项所述的检测器设备，其特征在于，所述半导体层(40)形成在掺杂有所述第一导电型的掺杂物的半导体基板(44)上，其中所述半导体基板(44)的掺杂物浓度高于所述半导体层(40)的掺杂物浓度。

5.如权利要求1至3的任一项所述的检测器设备，其特征在于，所述检测区域(DET0、DET1)包括掺杂有与所述第一导电型相对的导电型的掺杂物的阱(24、26)。

6.如权利要求5所述的检测器设备，其特征在于，所述检测区域(DET0、DET1)进一步包括形成在所述相对的导电型的所述阱(24、26)顶部的半导体层(40)中的欧姆接触(23、25)。

7.如权利要求1至3的任一项所述的检测器设备，其特征在于，所述控制区域(MIX0、MIX1)包括掺杂有第一导电型的掺杂物的阱(28、31)。

8.如权利要求7所述的检测器设备，其特征在于，所述控制区域(MIX0、MIX1)进一步包括形成在所述第一导电型的所述阱(28、31)顶部的半导体层(40)中的欧姆接触(23、25)。

9.如权利要求7所述的检测器设备，其特征在于，进一步包括深阱(29、32)，所述深阱掺杂有第一导电型的掺杂物，形成在所述控制区域(MIX0、MIX1)的所述阱(28、31)下方的半导体层(40)中，用于在所述控制区域(MIX0、MIX1)之间提供强场。

说明书

多数电流辅助辐射检测器设备

技术领域

[0001] 本发明涉及一种由多数电流辅助的检测器设备，该检测器设备用于检测撞击半导体层的电磁辐射，其中多数载流子电流在两个控制区域之间生成，以及其中光生少数载流子在控制区域之间生成的电场影响下被引向检测区域。

[0002] 本发明可被用于成像器，特别是飞行时间成像器、视频游戏和其他家用电器等。

背景技术

[0003] 计算机视觉是包括用于获取、处理、分析以及理解各图像的方法的正在增长的研究领域。值得注意的是，计算机视觉中的一个研究主题是深度感知或换言之三维(3D)视觉。

[0004] 就这个例子而言，飞行时间技术是用于深度感知的最有前景的技术之一。在图1中示出了飞行时间(TOF)相机系统3。TOF相机系统通过分析光从光源18到一个物体的飞行时间来捕获场景15的3D图像。TOF相机系统3包括带有专用照明单元18和数据处理装置4的相机。

[0005] TOF相机系统的众所周知的基本操作原理是用使用专用照明单元以预定波长的经调制的光16(例如用至少一种预定频率的一些光脉冲)主动地照亮场景15。经调制的光从场景内的物体被反射回去。透镜2收集反射光17且在相机的成像传感器1上形成物体的图像。取决于物体距相机的距离，在经调制的光(例如，所谓的光脉冲)的发射和在相机处的这些光脉冲的接收之间经历了延迟。在反射物体和相机之间的距离可依据观察到的时间延迟和光恒定值的速度而确定。在另一更复杂且可靠的实施例中，在发射基准光脉冲和捕获的光脉冲之间的多个相位差可由相关性测量来确定并用于估计深度信息。

[0006] 相位差的确定特别可由电流辅助光子解调器(CAPD)执行。CAPD的原理在EP1513202B1中解释并由图2A-C示出。这是基于解调节点，所谓的“抽头”。在图2A-C上表示的CAPD包括两个抽头。每个抽头由控制区域61、62和检测区域63、64组成。通过控制施加在控制区域61、62之间的电势，控制相关联的抽头的检测性是可能的。当光子入射在像素的光敏区内时，电子-空穴e-/h+对可以在某一位置生成。电子-空穴对将由所存在的且与流动的多数电流相关联的电场分开。这一电场将使得光生少数载流子66、69在与流动的多数电流相对的方向上漂移，即分别朝向检测区域63、64。

[0007] 当像素包括若干抽头以及当相对于其他抽头正电位被施加到一个抽头上时，该抽头被激活并将接收像素中的光生少数载流子的大多数，如由图2B和C示出的那样。通过向控制区域施加适当的驱动信号，可执行相关测量并可获得深度感知。

[0008] 图3中，呈现了CAPD的2-抽头拓扑以示出现有技术。像素包含两个解调节点或抽头。每个抽头分别由控制区域6、8和检测区域5、7组成。在此拓扑中，每个检测区域5、7分别由控制区域6、8围绕。像素还包括与抽头相关联的电路11、12。电路元件11、12以及控制节点6、8是高掺杂区p+，而检测区域5、7可以是n+型区。每个检测区域5、7可与耗尽区13、14相关--
联，例如n-阱区。在现有技术中，在其上形成有设备的层通常是p 层。在p型层中p型控制区域围绕n型检测区域的事实能够避免在两个检测区域之间的漏泄。

[0009] 在两个控制节点之间的创建的场必须尽可能高以实现高检测性和高解调对比度。这种要求伴随高功耗，这是CAPD的一个主要缺点。CAPD中的功耗P遵循以下等式，R和AV分别为控制区域之间的电阻和电势差：

[0010]

[0011] 可通过若干方式减少功耗。首先，可降低控制区域之间的电势差AV。其次，可增加在控制区域之间的距离以增加它们之间的电阻。这两个方案可对设备的解调对比度造成影响，因为其影响了层中的确定电荷载流子传输速度和速度解调的电场强度。

[0012] 在如图2A-C和图3中示出的常规CAPD实现中，功耗的减少通常由高欧姆外延层(例如，掺杂的p--)分隔节点来实现，因而该高欧姆外延层消耗有价值的像素的光学区并呈现像素间距挑战的收缩。另外，像素晶体管通常位于p阱区，物理上再次与像素的检测节点分隔。

[0013] 分隔要求意味着不能用于诸如像素晶体管的其它东西的空间。因此，在常规CAPD中当与把低功耗和高填充因子作为目标的设备规范耦合时，减少像素间距仍然极具挑战性。

[0014] 提出了一种方案以便在减少像素的大小并维护解调的高速度的同时降低CAPD的功耗。本发明提出了一种CAPD设备架构，该CAPD设备架构提供针对进一步的像素微型化的方案，该方案不具有小像素间距中的常规CAPD的不利功耗影响并且同时其允许一种用于实现在BSI实现中的CAPD配置的平台。

发明内容

[0015] 本发明涉及如权利要求1所述的由多数电流辅助的检测器设备。

[0016] 有利地，半导体层用第一导电型(p-或n-)的掺杂物轻度掺杂。掺杂物的浓度优选地被适配以在检测区域之间提供良好的电隔离。

[0017] 层还可在基板上形成，基板的掺杂物的浓度较半导体层的掺杂物的浓度更高。

[0018] 照明可以是前侧照明(FSI)，或者优选地是后侧照明(BSI)。

[0019] 优选地，检测器设备可包括在半导体层中形成并位于两个检测区域之间的第一导电型的半导体区，用于隔离检测区域，其中半导体区域(45)是欧姆接触、阱或深阱中的至少一者。此半导体区提供控制区域的强隔离。

[0020] 在BSI实现的情况下，作为阱或深阱，位于两个检测区域之间的半导体区域可被安排用于接收像素电路元件。这是十分有利的，因为设备的大小可显著地减小，同时确保检测区域的隔离。

[0021] 本发明的其它优点和新特征将从以下详细描述并结合伴随的附图而变得更为明显。

附图说明

[0022] 通过以下的描述和伴随的附图将会更好地理解本发明。

[0023] 图1示出TOF系统的基本操作原理；

[0024] 图2A示出根据现有技术的设备的俯视图，图2B和图2C示出在两个不同电流条件下的图2A的设备的横截面；

[0025] 图3示出根据现有技术的像素的俯视图，其中控制区域围绕检测区域；

[0026] 图4示出根据本发明的检测器设备的第一实施例的俯视图；

[0027] 图5示出图4的检测器设备沿着线A-A'的横截面；

[0028] 图6示出根据本发明的另一实施例的检测器设备的横截面；

[0029] 图7示出根据本发明的又一实施例的检测器设备的横截面，其中照明是后侧照明。

[0030] 图8示出本发明的FSI和BSI实施例之间的差异。

[0031] 结合附图，本发明的优点和新颖特征将从以下详细描述中变得更明显。

具体实施方式

[0032] 将参照p型外延层和基板来解释本发明，然而本发明在其范围内包括其中p和n区分别变成n和p区的互补设备。在不偏离本发明的精神的情况下，本领域技术人员可进行这样的修改。

[0033] 还应当理解术语n、p、n+、p+、p-、p--、n-阱、p-阱、深n-阱和深p-阱对于本领域技术人员是众所周知的。术语n、p、n+、p+、p-和p--指的是对于本领域技术人员是众所周知的半导体材料中的掺杂水平的范围。

[0034] 术语n和p指的是n掺杂和p掺杂区，通常分别是砷和硼掺杂区。n+、p+分别指的是针对n阱和p阱的高掺杂浅接触区，p-涉及诸如p阱的低掺杂p型区并且p--指的是非常低的掺杂p型区，该掺杂p型区接近至少比p-低两个数量级的本征浓度。在此情况下，p--可以是具有大约550-10千欧姆厘米的电阻率的外延高电阻或高欧姆层。例如，基于这些用于p--的值，p-浓度可对应于大约15欧姆厘米-100欧姆厘米的电阻率而p--可对应于大约0.01-1欧姆厘米的电阻率。

[0035] 诸如逻辑的用于CMOS基线应用的标准半导体材料是具有15欧姆厘米的电阻率的外延层和具有0.001欧姆厘米的电阻率的基板。

[0036] 对于RF和电源高压应用，外延层的电阻率大约为50欧姆厘米至120欧姆厘米，其中厚度为4μm。

[0037] 对于诸如CAPD的成像器，外延层被广泛使用，其具有10到23μm的厚度并具有500欧姆厘米到10千欧姆厘米的电阻率，以及具有或者称为块的具有0.01欧姆厘米至1欧姆厘米的基板。

[0038] 本发明涉及关于前侧照明(FSI)和后侧照明(BSI)设备这两者的实施例。前侧照明和后侧照明设备通过参考芯片上的电路相比较于入射光的位置来定义。借助于FSI，它意指光束撞击与电路相同的一侧的设备。使用FSI，光束落在电路的前侧以及穿过读出电路并且在其在光检测器中被收集之前互连。

[0039] 相反，借助于BSI，它意指光束撞击电路不位于其处的另一侧的设备。在使用BSI结构的事实的背后的主要概念是在穿过电路时没有光束丢失。

[0040] 图3示出根据本发明的检测器设备的第一实施例的俯视图。在图3中，检测器设备包括在半导体层40中形成的四个抽头。每个抽头包括分别由检测区域DET0、DET1围绕的控制区域MIX0、MIX1。检测区域可能是如图3示出的矩形，但不限于此。源41在控制区域MIX0中注入电流并在控制区域MIX1中漏出电流。该源在控制区域MIX0、MIX1之间的半导体层40中生成多数载流子电流，多数电流与电场相关联。在图3呈现的配置中，多数载流子是通孔h+而少数载流子是电子e-。图4中的线A-A'示出了对图5形成横截面之处。

[0041] 在图4中，检测器设备被示为方形。需着重指出的是，控制混合电极是由检测器电极环封装的岛，使得另一电势几何形状可有利地实现，诸如圆或多边形但不限于此。

[0042] 在图5中，多数空穴电流由实线示出且其方向由箭头表示。当电磁辐射43(例如，光子)撞击层40，在层40中生成了若干电子空穴对。电子-空穴对由所存在的且与流动的多数空穴电流相关联的电场分开。少数载流子42向更接近漏出多数载流子的区域(即，此处为DET0)的检测区域移动。DET1还可根据施加在MIX0和MIX1的电势被激活。基于与流动的多数电流相关联的当前的电场，电子的移动起因于漂移。

[0043] 控制区域MIX0、MIX1包括至少一个p阱28、31。它们可包括三个不同的区域，一个p+，一个p阱和一个深p阱。高掺杂半导体接触27、30(例如，p+接触)可在p阱28、31之上形成。高掺杂此接触创建用于经由源41注入多数电流的欧姆接触。深p阱29、32还可在p阱下方提供。深p阱的目的是延长控制电极更深地进入层40中使得其提供外延层电势的良好控制并提高了在两个MIX接触之间的横向场。

[0044] 检测区域DET0、DET1可包括至少一个用用于收集所生成的少数载流子42的半导体层40来形成p-n结的n阱24、26。检测区域DET01、DET1可包括但不限于可以是下列中的任何组合的n型区：创建了pn结光检测器的N+植入、n阱或深n阱，诸如具有用于收集所生成的少数载流子42的半导体层40的N+/PSUB,n阱/PSUB,深n阱/PSUB。检测区域DET0、DET1还可包括在n阱24、26之上形成的n+接触23、25，用于创建与电路21、22的欧姆接触以及例如经由读出电路启动少数载流子的读取。n阱24、26应该位于靠近空穴电流源MIX0、MIX1以使通过检测pn结增加使电子将扩散至n阱24、26的机会和速度并由此增加检测器的灵敏度。n阱应该能够捕捉光生电子，该光生电子由在两个MIX电极之间的横向场捕捉并用更高的偏压向抽头方向漂移。

[0045] 在现有技术中，如图3所示出的，p型控制区域6、8围绕n型检测区域5、7并在p型层中形成。这意味着检测区域5、7由围绕的控制区域6、8电隔离并且所捕捉的少数载流子无法漏泄。短路无法在检测区域之间形成。在FSI(前侧照明)中，用于CAPD实现的晶片材料通常为外延层掺杂p--，在其中构建了光电二极管和像素电路。此p--层由硼轻度掺杂以获得介于500欧姆厘米和10千欧姆厘米之间的电阻率。还可使用基板。它通常是具有0.01-1欧姆厘米的电阻率的高硼掺杂材料p++，外延硅层构建在该高硼掺杂材料上。对于红外(IR)应用(850nm)，通常基板或晶片具有750μm的总厚度，其中顶部的23μm是创建了光生少数载流子(e-)的高阻或低掺杂的外延硅层。

[0046] 外延层的厚度被调谐以遵循硅中IR光的吸收，其为15-20μm的量级。少数载流子应在外延层中而不在基板中生成使得少数载流子可由检测器或光电二极管结的阴极收集。必须避免高掺杂基板内的再结合。

[0047] 在本发明中，p型控制区域MIX0、MIX1和n型检测区域DET0、DET1的位置被改变并且检测区域DET0、DET1围绕控制区域MIX0、MIX1。在本发明中，控制区域MIX0、MIX1是由检测区域封装的岛。通过将n阱作为两个MIX电极之间的隔离，这一改变允许节点之间的距离减少而没有连累功耗。因此，两个MIX接触之间的电阻保持为高并且像素大小被减小。通过互换控制区域和检测区域的位置，n型检测区域DET0、DET1现在更接近，这增加了短路和所捕捉的少数载流子的漏泄的可能。本发明提出了调整半导体层40的电导率以提供用于避免少数载流子的漏泄的检测区域DET0、DET1之间的电隔离。至少50欧姆厘米的电阻率允许检测n阱之间的充分的隔离而对功耗没有显著的影响，因为p阱MIX区被n阱环封装。半导体层40的电导率可通过例如轻度掺杂层40来调整。在现有技术中层40可能例如是掺杂p-来代替p--。更轻度掺杂的层40的事实允许轻微增加层中的空穴的浓度并由此轻微减少层40中的电子的浓度。通过更小电阻的层，在检测区DET0、DET1中捕获的电子不再能漏泄。围绕检测区域DET0、DET1和在检测区域DET0、DET1之间的区域应该提供这样的隔离。

[0048] 层40还可包括在半导体层中形成且位于检测区域之间的半导体区。层40可包含可以是检测元件DET0、DET1之间的浅p+层、p阱或深p阱的p型植入半导体区45以电隔离两个抽头。浅p+或更深的p阱层还可能在n阱节点之间实现以隔离两个抽头。在图6中，此实施例不针对FSI情况表示，而只针对BSI情况表示，然而应当理解此实施例可在FSI和BSI情况这两者中实现。

[0049] 在图6中呈现的又一实施例中，层40可在基板44上形成。基板44中的掺杂剂浓度可能比层40中的一者要高。例如基板44可能是p++层而层40可能是p-层。这意味着如果在其上构建设备的最初基板44是p++，则在构建控制和检测区域MIX0、MIX1、DET0和DET1之前轻度掺杂p-的层40应该在上方形成。为了提供电隔离以及避免少数载流子的漏泄，应该调整在检测区域DET0、DET1之间的层40的电导率。

[0050] 在图5和图6示出的实施例中，照明43是前侧照明(FSI)，即光束撞击在与电路22、21的同侧上的层40。

[0051] 在图7示出的又一实施例中，照明46是后侧照明(BSI)并撞击在芯片的另一侧的基板44上。在BSI情况中，取决于目标应用的照明波长，外延层40被减薄至例如5-100μm(优选5到30μm)范围。取决于所选择的工艺流程，高掺杂基板层44被1-3μm量级的薄层替代。此浅植入层44的掺杂与FSI情况中的原始SUB p++层44有相同的数量级。

[0052] 在BSI情况中，使用相同的晶片材料从而可应用对于低掺杂p--、外延硅和高掺杂p++基板的相同的命名。

[0053] BSI和FSI之间的不同在于，在BSI情况下，高掺杂p++基板的大多数部分由BSI处理的背部研磨步骤消耗。晶片的后侧成为前侧，即光束撞击的光学区。基板的大多数部分被背部研磨以暴露低掺杂或高电阻率外延。

[0054] 这种从FSI至BSI的改变允许将电路元件内部区域45置于抽头之间来减小像素20的总大小而不影响该设备的填充因子。区域45的功能是提供介于检测器之间的电隔离并可包含电路。在位于DET0、DET1区域之间的区域45中可应用浅p+、p阱或深p阱植入来隔离两个抽头。区域45可以是电浮动岛或在像素电路掩埋在其中的本发明的实施例中接地。在应用p阱或深p阱植入的情况下，区域45可适应电路元件(图8中的像素电路)并可被称为像素的电路元件区。

[0055] 在这样的情况下，p-40层的电阻率可以是标准CMOS基线掺杂，例如15欧姆厘米。550欧姆厘米至10千欧姆厘米的p--外延层也可与区域45协同使用以隔离两个抽头。实现后侧照明的事实也实现了更有效的光收集。所得到的图像具有更少的数字噪声，并可改善弱光性能。

[0056] 在图6中，检测器设备被呈现带有层40和基板44。如果层40的电导率被适配成提供介于检测区域DET0和DET1之间的电隔离的话，该设备还可如图5中仅仅用一个层40实现。

[0057] 在图8中，更好地表示在用于前侧照明(方案A)和后侧照明(方案B)的设备之间的差异。在BSI情况中，取决于目标应用的照明波长，外延层被减薄至一个深度，例如对于红外照明波长，为5-100μm以及优选地5至30μm的深度。取决于所选择的工艺流程，图6和图7的高掺杂基板层44被1-3μm量级的薄层替代。此浅植入层44的掺杂与图7的FSI情况中的原始SUB p++层44有相同的数量级。应该理解到，在FSI情况中，半导体区45不被安排用于接收像素电路元件。