本发明公开一种闸极驱动电路，包含偏压接脚及第一～第五晶体管。偏压接脚耦接外部电阻及外部电容。第一晶体管耦接于第一闸极驱动电压与第一接点之间。第一接点耦接闸极驱动电路的输出端。第二晶体管耦接第二及第三接点。第二接点耦接第一接点且第三接点耦接偏压接脚。第一晶体管及第三～第五晶体管为P型晶体管且第二晶体管为N型晶体管。第三～第五晶体管相对于第二晶体管设置且彼此并联耦接第二及第三接点。于预充电期间内，第一晶体管维持于开启状态下且第二晶体管维持于关闭状态下，第三～第五晶体管依序由关闭状态转变为开启状态。
1.一种闸极驱动电路，应用于一液晶显示面板，其特征在于，该闸极驱动电路包含：
一第一晶体管，耦接于一第一闸极驱动电压与一第一接点之间，其中该第一接点耦接该闸极驱动电路的一输出端；
一第二晶体管，分别耦接一第二接点与一第三接点，其中该第二接点耦接该第一接点且该第三接点耦接该偏压接脚；
一第三晶体管，相对于该第二晶体管设置并分别耦接该第二接点与该第三接点；
一第四晶体管，相对于该第二晶体管设置并亦分别耦接该第二接点与该第三接点；以及
一第五晶体管，相对于该第二晶体管设置并亦分别耦接该第二接点与该第三接点；
其中，该第一晶体管、该第三晶体管、该第四晶体管及该第五晶体管均为P型晶体管且该第二晶体管为N型晶体管；该第三晶体管、该第四晶体管及该第五晶体管彼此并联；于该闸极驱动电路的一预充电期间内，该第一晶体管维持于开启状态下且该第二晶体管维持于关闭状态下，该第三晶体管、该第四晶体管及该第五晶体管依序分别由关闭状态转变为开启状态。
2.如权利要求1所述的闸极驱动电路，其特征在于，当该闸极驱动电路结束该预充电期间并进入一波形削角期间内，该第一晶体管由开启状态转变为关闭状态且该第二晶体管由关闭状态转变为开启状态，该第三晶体管、该第四晶体管及该第五晶体管均维持于开启状态下。
3.如权利要求1所述的闸极驱动电路，其特征在于，当该闸极驱动电路进入该预充电期间之前，该闸极驱动电路正常运作且该第一晶体管维持于开启状态下，该第二晶体管、该第三晶体管、该第四晶体管及该第五晶体管均维持于关闭状态下。
4.如权利要求2所述的闸极驱动电路，其特征在于，当该闸极驱动电路结束该波形削角期间并进入一非重叠期间内，该第一晶体管维持于关闭状态下，该第二晶体管由开启状态转变为关闭状态，该第三晶体管、该第四晶体管及该第五晶体管均由开启状态转变为关闭状态。
5.如权利要求4所述的闸极驱动电路，其特征在于，当该闸极驱动电路结束该非重叠期间后，该闸极驱动电路正常运作且该第一晶体管由关闭状态转变为开启状态，该第二晶体管、该第三晶体管、该第四晶体管及该第五晶体管均维持于关闭状态下。
6.如权利要求1所述的闸极驱动电路，其特征在于，进一步包含：
一内部电容，其一端耦接至该第一接点与该第二接点之间且其另一端耦接一第二闸极驱动电压，其中该第二闸极驱动电压低于该第一闸极驱动电压。
7.一种闸极驱动电路运作方法，用以运作应用于一液晶显示面板的一闸极驱动电路，其特征在于，该闸极驱动电路包含一偏压接脚、一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管及一第五晶体管，该偏压接脚分别耦接一外部电阻及一外部电容，该第一晶体管耦接于一第一闸极驱动电压与一第一接点之间，该第一接点耦接该闸极驱动电路的一输出端，该第二晶体管分别耦接一第二接点与一第三接点，该第二接点耦接该第一接点且该第三接点耦接该偏压接脚，该第一晶体管、该第三晶体管、该第四晶体管及该第五晶体管均为P型晶体管且该第二晶体管为N型晶体管，该闸极驱动电路运作方法包含下列步骤：将该第三晶体管、该第四晶体管及该第五晶体管彼此并联且均相对于该第二晶体管设置并分别耦接该第二接点与该第三接点；以及于该闸极驱动电路的一预充电期间内，维持该第一晶体管于开启状态下且维持该第二晶体管于关闭状态下，并将该第三晶体管、该第四晶体管及该第五晶体管依序分别由关闭状态转变为开启状态。
8.如权利要求7所述的闸极驱动电路运作方法，其特征在于，进一步包含下列步骤：
当该闸极驱动电路结束该预充电期间并进入一波形削角期间内，将该第一晶体管由开启状态转变为关闭状态以及将该第二晶体管由关闭状态转变为开启状态，并分别维持该第三晶体管、该第四晶体管及该第五晶体管于开启状态下。
9.如权利要求7所述的闸极驱动电路运作方法，其特征在于，进一步包含下列步骤：
当该闸极驱动电路进入该预充电期间之前，该闸极驱动电路正常运作且维持该第一晶体管于开启状态下，并分别维持该第二晶体管、该第三晶体管、该第四晶体管及该第五晶体管于关闭状态下。
10.如权利要求8所述的闸极驱动电路运作方法，其特征在于，进一步包含下列步骤：当该闸极驱动电路结束该波形削角期间并进入一非重叠期间内，维持该第一晶体管于关闭状态下，并将该第二晶体管由开启状态转变为关闭状态以及分别将该第三晶体管、该第四晶体管及该第五晶体管由开启状态转变为关闭状态。
11.如权利要求10所述的闸极驱动电路运作方法，其特征在于，进一步包含下列步骤：当该闸极驱动电路结束该非重叠期间后，该闸极驱动电路正常运作且将该第一晶体管由关闭状态转变为开启状态，并分别维持该第二晶体管、该第三晶体管、该第四晶体管及该第五晶体管于关闭状态下。
12.如权利要求7所述的闸极驱动电路运作方法，其特征在于，该闸极驱动电路进一步包含一内部电容，该内部电容的一端耦接至该第一接点与该第二接点之间且其另一端耦接一第二闸极驱动电压，该第二闸极驱动电压低于该第一闸极驱动电压。
13.一种闸极驱动电路，应用于一液晶显示面板，其特征在于，该闸极驱动电路包含：一偏压接脚，分别耦接一外部电阻及一外部电容；
一第一晶体管，耦接于一第一闸极驱动电压与一第一接点之间，其中该第一接点耦接该闸极驱动电路的一输出端；
一第二晶体管，分别耦接一第二接点与一第三接点，其中该第二接点耦接该第一接点且该第三接点耦接该偏压接脚；
一第三晶体管，相对于该第二晶体管设置并分别耦接该第二接点与该第三接点；以及一第四晶体管，耦接于该第一闸极驱动电压与该偏压接脚之间；
其中，该第一晶体管、该第三晶体管及该第四晶体管均为P型晶体管且该第二晶体管为N型晶体管；于该闸极驱动电路的一预充电期间内，该第一晶体管维持于开启状态下且该第二晶体管及该第三晶体管均维持于关闭状态下，该第四晶体管由关闭状态转变为开启状态。
14.如权利要求13所述的闸极驱动电路，其特征在于，当该闸极驱动电路结束该预充电期间并进入一波形削角期间内，该第一晶体管及该第四晶体管均由开启状态转变为关闭状态且该第二晶体管及该第三晶体管均由关闭状态转变为开启状态。
15.如权利要求13所述的闸极驱动电路，其特征在于，当该闸极驱动电路进入该预充电期间之前，该闸极驱动电路正常运作且该第一晶体管维持于开启状态下，该第二晶体管、该第三晶体管及该第四晶体管均维持于关闭状态下。
16.如权利要求14所述的闸极驱动电路，其特征在于，当该闸极驱动电路结束该波形削角期间并进入一非重叠期间内，该第一晶体管及该第四晶体管均维持于关闭状态下，该第二晶体管及该第三晶体管均由开启状态转变为关闭状态。
17.如权利要求16所述的闸极驱动电路，其特征在于，当该闸极驱动电路结束该非重叠期间后，该闸极驱动电路正常运作且该第一晶体管由关闭状态转变为开启状态，该第二晶体管、该第三晶体管及该第四晶体管均维持于关闭状态下。
18.如权利要求13所述的闸极驱动电路，其特征在于，进一步包含：
一内部电容，其一端耦接至该第一接点与该第二接点之间且其另一端耦接一第二闸极驱动电压，其中该第二闸极驱动电压低于该第一闸极驱动电压。
19.一种闸极驱动电路运作方法，用以运作应用于一液晶显示面板的一闸极驱动电路，其特征在于，该闸极驱动电路包含一偏压接脚、一第一晶体管、一第二晶体管、一第三晶体管及一第四晶体管，该偏压接脚分别耦接一外部电阻及一外部电容，该第一晶体管耦接于一第一闸极驱动电压与一第一接点之间，该第一接点耦接该闸极驱动电路的一输出端，该第二晶体管分别耦接一第二接点与一第三接点，该第二接点耦接该第一接点且该第三接点耦接该偏压接脚，该第一晶体管、该第三晶体管及该第四晶体管均为P型晶体管且该第二晶体管为N型晶体管，该闸极驱动电路运作方法包含下列步骤：将该第三晶体管相对于该第二晶体管设置并分别耦接该第二接点与该第三接点；
将该第四晶体管耦接于该第一闸极驱动电压与该偏压接脚之间；以及
于该闸极驱动电路的一预充电期间内，维持该第一晶体管于开启状态下且分别维持该第二晶体管及该第三晶体管于关闭状态下，并将该第四晶体管由关闭状态转变为开启状态。
20.如权利要求19所述的闸极驱动电路运作方法，其特征在于，进一步包含下列步骤：当该闸极驱动电路结束该预充电期间并进入一波形削角期间内，分别将该第一晶体管及该第四晶体管由开启状态转变为关闭状态并分别将该第二晶体管及该第三晶体管由关闭状态转变为开启状态。
21.如权利要求19所述的闸极驱动电路运作方法，其特征在于，进一步包含下列步骤：当该闸极驱动电路进入该预充电期间之前，该闸极驱动电路正常运作且维持该第一晶体管于开启状态下，并分别维持该第二晶体管、该第三晶体管及该第四晶体管于关闭状态下。
22.如权利要求20所述的闸极驱动电路运作方法，其特征在于，进一步包含下列步骤：当该闸极驱动电路结束该波形削角期间并进入一非重叠期间内，分别维持该第一晶体管及该第四晶体管于关闭状态下，并分别将该第二晶体管及该第三晶体管由开启状态转变为关闭状态。
23.如权利要求22所述的闸极驱动电路运作方法，其特征在于，进一步包含下列步骤：当该闸极驱动电路结束该非重叠期间后，该闸极驱动电路正常运作且将该第一晶体管由关闭状态转变为开启状态，并分别维持该第二晶体管、该第三晶体管及该第四晶体管于关闭状态下。
24.如权利要求19所述的闸极驱动电路运作方法，其特征在于，该闸极驱动电路进一步包含一内部电容，该内部电容的一端耦接至该第一接点与该第二接点之间且其另一端耦接一第二闸极驱动电压，该第二闸极驱动电压低于该第一闸极驱动电压。
闸极驱动电路及其运作方法
技术领域
[0001] 本发明与液晶显示面板的驱动电路有关，特别是关于一种应用于液晶显示面板的闸极驱动电路及其运作方法。
背景技术
[0002] 一般而言，由于液晶显示面板上的晶体管开关会有寄生电容且液晶显示面板上每个像素(Pixel)的储存电容值亦不尽相同，导致闸极驱动电路输出至液晶显示面板上的闸极线(Gate Lines)的闸极输出电压信号在由较高的第一闸极驱动电压(VGH)转为较低的第二闸极驱动电压(VGL)时会对储存电容所要储存的电压有一耦合效应，即使对共同电压(VCOM)进行调整后，液晶显示面板所显示的画面仍会有闪烁(Flicker)的现象发生。
[0003] 为了改善上述的画面闪烁现象，通常会通过对闸极驱动电路的闸极输出电压信号的波形进行削角(Gate Pulse Shading)的方式来进行。请参照图1至图3，图1为现有技术的闸极驱动电路的示意图；图2为图1中的控制信号S1～S3的时序图；图3为开始进行波形削角时受到闸极驱动电路的外部寄生电容的影响而出现的电压急降现象的示意图。
[0004] 如图1所示，于传统的闸极驱动电路1中，偏压接脚PB分别耦接外部电阻RE及外部电容CP，当闸极驱动电路1尚未对闸极输出电压信号进行削角(图2中的T1期间)时，外部电容CP上的电荷为零；当闸极驱动电路1开始对闸极输出电压信号进行削角(图2中的T2期间)时，外部电容CP上的电荷会先与闸极驱动电路1的内部电容CG上的电荷以及闸极驱动电路1的外部负荷电容CLOAD上的电荷彼此中和，并使得偏压接脚PB的电压VBIAS与第一接点N1的电压VGHP达到一稳态点，这将导致当时间进入T2时，闸极输出电压信号会因为前述的电荷中和现象而先快速下降，当偏压接脚PB的电压VBIAS与第一接点N1的电压VGHP达到稳态点后才会出现削角的波形。此一电压急降现象在外部电容CP愈大的情况下愈为明显，亦即闸极输出电压信号的削角波形会受到闸极驱动电路的外部寄生电容的大小的影响而改变，亟待克服。
发明内容
[0005] 因此，本发明提出一种闸极驱动电路及其运作方法，以解决现有技术所遭遇到的上述问题。
[0006] 根据本发明的一较佳具体实施例为一种闸极驱动电路。于此实施例中，闸极驱动电路应用于液晶显示面板。闸极驱动电路包含偏压接脚、第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管。偏压接脚分别耦接外部电阻及外部电容。第一晶体管耦接于第一闸极驱动电压与第一接点之间，其中第一接点耦接闸极驱动电路的输出端。第二晶体管分别耦接第二接点与第三接点，其中第二接点耦接第一接点且第三接点耦接偏压接脚。第三晶体管相对于第二晶体管设置并分别耦接第二接点与第三接点。第四晶体管相对于第二晶体管设置并亦分别耦接第二接点与第三接点。第五晶体管相对于第二晶体管设置并亦分别耦接第二接点与第三接点。第一晶体管、第三晶体管、第四晶体管及第五晶体管均为P型晶体管且第二晶体管为N型晶体管；第三晶体管、第四晶体管及第五晶体管彼此并联；于闸极驱动电路的预充电期间内，第一晶体管维持于开启状态下且第二晶体管维持于关闭状态下，第三晶体管、第四晶体管及第五晶体管依序分别由关闭状态转变为开启状态。
[0007] 于一实施例中，当闸极驱动电路结束预充电期间并进入波形削角期间内，第一晶体管由开启状态转变为关闭状态且第二晶体管由关闭状态转变为开启状态，第三晶体管、第四晶体管及第五晶体管均维持于开启状态下。
[0008] 于一实施例中，当闸极驱动电路进入预充电期间之前，闸极驱动电路正常运作且第一晶体管维持于开启状态下，第二晶体管、第三晶体管、第四晶体管及第五晶体管均维持于关闭状态下。
[0009] 于一实施例中，当闸极驱动电路结束波形削角期间并进入一非重叠期间内，第一晶体管维持于关闭状态下，第二晶体管由开启状态转变为关闭状态，第三晶体管、第四晶体管及第五晶体管均由开启状态转变为关闭状态。
[0010] 于一实施例中，当闸极驱动电路结束非重叠期间后，闸极驱动电路正常运作且第一晶体管由关闭状态转变为开启状态，第二晶体管、第三晶体管、第四晶体管及第五晶体管均维持于关闭状态下。
[0011] 于一实施例中，闸极驱动电路进一步包含内部电容，其一端耦接至第一接点与第二接点之间且其另一端耦接第二闸极驱动电压，其中第二闸极驱动电压低于第一闸极驱动电压。
[0012] 根据本发明的另一较佳具体实施例亦为一种闸极驱动电路。于此实施例中，闸极驱动电路应用于液晶显示面板。闸极驱动电路包含偏压接脚、第一晶体管～第四晶体管。偏压接脚分别耦接外部电阻及外部电容。第一晶体管耦接于第一闸极驱动电压与第一接点之间，其中第一接点耦接闸极驱动电路的输出端。第二晶体管分别耦接第二接点与第三接点，其中第二接点耦接第一接点且第三接点耦接偏压接脚。第三晶体管相对于第二晶体管设置并分别耦接第二接点与第三接点。第四晶体管耦接于第一闸极驱动电压与偏压接脚之间。第一晶体管、第三晶体管及第四晶体管均为P型晶体管且第二晶体管为N型晶体管；于闸极驱动电路之预充电期间内，第一晶体管维持于开启状态下且第二晶体管及第三晶体管均维持于关闭状态下，第四晶体管由关闭状态转变为开启状态。
[0013] 于一实施例中，进一步包含下列步骤：当该闸极驱动电路结束该预充电期间并进入一波形削角期间内，将该第一晶体管由开启状态转变为关闭状态以及将该第二晶体管由关闭状态转变为开启状态，并分别维持该第三晶体管、该第四晶体管及该第五晶体管于开启状态下。
[0014] 于一实施例中，进一步包含下列步骤：当该闸极驱动电路进入该预充电期间之前，该闸极驱动电路正常运作且维持该第一晶体管于开启状态下，并分别维持该第二晶体管、该第三晶体管、该第四晶体管及该第五晶体管于关闭状态下。
[0015] 于一实施例中，进一步包含下列步骤：当该闸极驱动电路结束该波形削角期间并进入一非重叠期间内，维持该第一晶体管于关闭状态下，并将该第二晶体管由开启状态转变为关闭状态以及分别将该第三晶体管、该第四晶体管及该第五晶体管由开启状态转变为关闭状态。
[0016] 于一实施例中，进一步包含下列步骤：当该闸极驱动电路结束该非重叠期间后，该闸极驱动电路正常运作且将该第一晶体管由关闭状态转变为开启状态，并分别维持该第二晶体管、该第三晶体管、该第四晶体管及该第五晶体管于关闭状态下。
[0017] 于一实施例中，该闸极驱动电路进一步包含一内部电容，该内部电容的一端耦接至该第一接点与该第二接点之间且其另一端耦接一第二闸极驱动电压，该第二闸极驱动电压低于该第一闸极驱动电压。
[0018] 根据本发明的另一较佳具体实施例为一种闸极驱动电路运作方法。于此实施例中，闸极驱动电路运作方法用以运作应用于液晶显示面板的闸极驱动电路。闸极驱动电路包含偏压接脚、第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管。偏压接脚分别耦接外部电阻及外部电容。第一晶体管耦接于第一闸极驱动电压与第一接点之间。第一接点耦接闸极驱动电路的输出端，第二晶体管分别耦接第二接点与第三接点，第二接点耦接第一接点且第三接点耦接偏压接脚，第一晶体管、第三晶体管、第四晶体管及第五晶体管均为P型晶体管且第二晶体管为N型晶体管。闸极驱动电路运作方法包含下列步骤：将第三晶体管、第四晶体管及第五晶体管彼此并联且均相对于第二晶体管设置并分别耦接第二接点与第三接点；以及于闸极驱动电路的预充电期间内，维持第一晶体管于开启状态下且维持第二晶体管于关闭状态下，并将第三晶体管、第四晶体管及第五晶体管依序分别由关闭状态转变为开启状态。
[0019] 于一实施例中，当该闸极驱动电路结束该预充电期间并进入一波形削角期间内，该第一晶体管及该第四晶体管均由开启状态转变为关闭状态且该第二晶体管及该第三晶体管均由关闭状态转变为开启状态。
[0020] 于一实施例中，当该闸极驱动电路进入该预充电期间之前，该闸极驱动电路正常运作且该第一晶体管维持于开启状态下，该第二晶体管、该第三晶体管及该第四晶体管均维持于关闭状态下。
[0021] 于一实施例中，当该闸极驱动电路结束该波形削角期间并进入一非重叠期间内，该第一晶体管及该第四晶体管均维持于关闭状态下，该第二晶体管及该第三晶体管均由开启状态转变为关闭状态。
[0022] 于一实施例中，当该闸极驱动电路结束该非重叠期间后，该闸极驱动电路正常运作且该第一晶体管由关闭状态转变为开启状态，该第二晶体管、该第三晶体管及该第四晶体管均维持于关闭状态下。
[0023] 于一实施例中，进一步包含：一内部电容，其一端耦接至该第一接点与该第二接点之间且其另一端耦接一第二闸极驱动电压，其中该第二闸极驱动电压低于该第一闸极驱动电压。
[0024] 根据本发明的另一较佳具体实施例亦为一种闸极驱动电路运作方法。于此实施例中，闸极驱动电路运作方法用以运作应用于液晶显示面板的闸极驱动电路。闸极驱动电路包含偏压接脚、第一晶体管、第二晶体管、第三晶体管及第四晶体管。偏压接脚分别耦接外部电阻及外部电容。第一晶体管耦接于第一闸极驱动电压与第一接点之间。第一接点耦接闸极驱动电路的输出端。第二晶体管分别耦接第二接点与第三接点。第二接点耦接第一接点且第三接点耦接偏压接脚。第一晶体管、第三晶体管及第四晶体管均为P型晶体管且第二晶体管为N型晶体管。闸极驱动电路运作方法包含下列步骤：将第三晶体管相对于第二晶体管设置并分别耦接第二接点与第三接点；将第四晶体管耦接于第一闸极驱动电压与偏压接脚之间；以及于闸极驱动电路的预充电期间内，维持第一晶体管于开启状态下且分别维持第二晶体管及第三晶体管于关闭状态下，并将第四晶体管由关闭状态转变为开启状态。
[0025] 于一实施例中，进一步包含下列步骤：当该闸极驱动电路结束该预充电期间并进入一波形削角期间内，分别将该第一晶体管及该第四晶体管由开启状态转变为关闭状态并分别将该第二晶体管及该第三晶体管由关闭状态转变为开启状态。
[0026] 于一实施例中，进一步包含下列步骤：当该闸极驱动电路进入该预充电期间之前，该闸极驱动电路正常运作且维持该第一晶体管于开启状态下，并分别维持该第二晶体管、该第三晶体管及该第四晶体管于关闭状态下。
[0027] 于一实施例中，进一步包含下列步骤：当该闸极驱动电路结束该波形削角期间并进入一非重叠期间内，分别维持该第一晶体管及该第四晶体管于关闭状态下，并分别将该第二晶体管及该第三晶体管由开启状态转变为关闭状态。
[0028] 于一实施例中，进一步包含下列步骤：当该闸极驱动电路结束该非重叠期间后，该闸极驱动电路正常运作且将该第一晶体管由关闭状态转变为开启状态，并分别维持该第二晶体管、该第三晶体管及该第四晶体管于关闭状态下。
[0029] 于一实施例中，该闸极驱动电路进一步包含一内部电容，该内部电容的一端耦接至该第一接点与该第二接点之间且其另一端耦接一第二闸极驱动电压，该第二闸极驱动电压低于该第一闸极驱动电压。
[0030] 相较于现有技术，根据本发明的闸极驱动电路及其运作方法能够有效避免现有技术中进行闸极输出电压信号的波形削角时所产生的电压急降(Voltage Drop)现象，使得根据本发明的闸极驱动电路及其运作方法所得到的削角波形不会受到闸极驱动电路的外部寄生电容的大小的影响而改变。
[0031] 关于本发明的优点与精神可以通过以下的发明具体实施方式及所附附图得到进一步的了解。
附图说明
[0032] 图1为现有技术的闸极驱动电路的示意图。
[0033] 图2为图1中的控制信号S1～S3的时序图。
[0034] 图3为开始进行波形削角时受到闸极驱动电路的外部寄生电容的影响而出现的电压急降现象的示意图。
[0035] 图4为根据本发明的一较佳具体实施例的闸极驱动电路的示意图。
[0036] 图5为图4中的控制信号S1～S5的时序图。
[0037] 图6为削角波形不会受到闸极驱动电路的外部寄生电容的影响而改变的示意图。
[0038] 图7为根据本发明的另一较佳具体实施例的闸极驱动电路的示意图。
[0039] 图8为图7中的控制信号S1～S4的时序图。
[0040] 图9为削角波形不会受到闸极驱动电路的外部寄生电容的影响而改变的示意图。
[0041] 图10为根据本发明的另一较佳具体实施例的闸极驱动电路运作方法的示意图。
[0042] 图11为根据本发明的另一较佳具体实施例的闸极驱动电路运作方法的示意图。
[0043] 主要组件符号说明
[0044] S10～S19、S20～S29 步骤
[0045] 1、4、7 闸极驱动电路
[0046] M1～M7 第一晶体管～第七晶体管
[0047] S1～S5 第一控制信号～第五控制信号
[0048] N1～N3 第一接点～第三接点
[0049] T0、T4 正常运作期间
[0050] T1 预充电期间
[0051] T2 波形削角期间
[0052] T3 非重叠期间
[0053] VGH 第一闸极驱动电压
[0054] VGL 第二闸极驱动电压
[0055] VSS 公共接地端电压
[0056] VGHP 第一接点的电压
[0057] VBIAS 偏压接脚的电压
[0058] PB 偏压接脚
[0059] RE 外部电阻
[0060] CP 外部电容
[0061] CG 内部电容
[0062] RLOAD 负荷电阻
[0063] CLOAD 负荷电容
[0064] OUTPUT 输出端
[0065] △V 电压下降量
具体实施方式
[0066] 根据本发明的一较佳具体实施例为一种闸极驱动电路。于此实施例中，闸极驱动电路应用于液晶显示面板，用以产生闸极输出电压信号至液晶显示面板上的多条闸极线。
[0067] 请参照图4，图4为根据此具体实施例中的闸极驱动电路的示意图。如图4所示，闸极驱动电路4包含偏压接脚PB、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4及第五晶体管M5。
[0068] 偏压接脚PB分别耦接外部电阻RE及外部电容CP。其中，外部电阻RE耦接于偏压接脚PB与公共接地端电压VSS之间；外部电容CP亦耦接于偏压接脚PB与公共接地端电压VSS之间。实际上，外部电容CP可以是一寄生电容，外部电阻RE可以是一可变电阻，但不以此为限。
[0069] 第一晶体管M1耦接于第一闸极驱动电压VGH与第一接点N1之间，其中第一接点N1耦接闸极驱动电路4的输出端OUTPUT。第二晶体管M2分别耦接第二接点N2与第三接点N3，其中第二接点N2耦接第一接点N1且第三接点N3耦接偏压接脚PB。
[0070] 第三晶体管M3、第四晶体管M4及第五晶体管M5彼此并联，其中第三晶体管M3相对于第二晶体管M2设置并分别耦接第二接点N2与第三接点N3；第四晶体管M4相对于第二晶体管M2设置并亦分别耦接第二接点N2与第三接点N3；第五晶体管M5相对于第二晶体管M2设置并亦分别耦接第二接点N2与第三接点N3。
[0071] 需说明的是，于此实施例中，第一晶体管M1、第三晶体管M3、第四晶体管M4及第五晶体管M5均为P型晶体管且第二晶体管M2为N型晶体管，但不以此为限。第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4及第五晶体管M5的闸极分别受到第一控制信号S1、第二控制信号S2、第三控制信号S3、第四控制信号S4及第五控制信号S5的控制而选择性处于开启或关闭的状态。
[0072] 实际上，如图4所示，闸极驱动电路4还包含有内部电容CG。内部电容CG的一端耦接至第一接点N1与第二接点N2之间且内部电容CG的另一端耦接第二闸极驱动电压VGL，其中第二闸极驱动电压VGL低于第一闸极驱动电压VGH。
[0073] 此外，如图4所示，闸极驱动电路4还包含有第六晶体管M6及第七晶体管M7，其中第六晶体管M6为P-type晶体管且第七晶体管M7为N-type晶体管。第六晶体管M6及第七晶体管M7串接于第一接点N1与第二闸极驱动电压VGL之间，并且第六晶体管M6及第七晶体管M7的闸极受到第二闸极驱动电压VGL的控制。闸极驱动电路4的输出端OUTPUT位于第六晶体管M6与第七晶体管M7之间，并且输出端OUTPUT耦接外部的负荷电阻RLOAD。至于外部的负荷电容CLOAD则是耦接于负荷电阻RLOAD与公共接地端电压VSS之间。
[0074] 接着，请参照图5，图5为图4中的第一控制信号S1、第二控制信号S2、第三控制信号S3、第四控制信号S4及第五控制信号S5的时序图。
[0075] 如图5所示，于正常运作期间T0内，闸极驱动电路4正常运作且第一晶体管M1维持于开启(ON)状态下，而第二晶体管M2、第三晶体管M3、第四晶体管M4及第五晶体管M5均维持于关闭(OFF)状态下。
[0076] 当闸极驱动电路4结束正常运作期间T0时随即进入预充电期间T1。于预充电期间T1内，第一晶体管M1仍维持于开启(ON)状态下且第二晶体管M2仍维持于关闭(OFF)状态下，至于第三晶体管M3、第四晶体管M4及第五晶体管M5则会依序分别由原本的关闭(OFF)状态转变为开启(ON)状态。
[0077] 需特别说明的是，此实施例中的第三晶体管M3、第四晶体管M4及第五晶体管M5并非“同时”由原本的关闭(OFF)状态转变为开启(ON)状态，而是彼此相隔一时间差“依序”由原本的关闭(OFF)状态转变为开启(ON)状态，其主要作用在于：当刚进入预充电期间T1时，第三晶体管M3、第四晶体管M4及第五晶体管M5当中只有第三晶体管M3是开启的，其余两个晶体管M4与M5则是关闭的，亦即开启的P-type晶体管数量较少且阻抗增加产生限流，故能避免现有技术中所有P-type晶体管同时开启导致闸极驱动电路4的内外电容上的电荷彼此中和所造成的电压急降(Voltage Drop)现象。
[0078] 当闸极驱动电路4结束预充电期间T1时随即进入波形削角期间T2。于波形削角期间T2内，第一晶体管M1会由原本的开启(ON)状态转变为关闭(OFF)状态且第二晶体管M2会由原本的关闭(OFF)状态转变为开启(ON)状态，至于第三晶体管M3、第四晶体管M4及第五晶体管M5则都会维持于原本的开启(ON)状态下。
[0079] 当闸极驱动电路4结束波形削角期间T2时随即进入非重叠期间T3。于非重叠期间T3内，第一晶体管M1会维持于原本的关闭(OFF)状态下，第二晶体管M2则会由原本的开启(ON)状态转变为关闭(OFF)状态，至于第三晶体管M3、第四晶体管M4及第五晶体管M5则都会由原本的开启(ON)状态转变为关闭(OFF)状态。
[0080] 当闸极驱动电路4结束非重叠期间T3时随即再次进入正常运作期间T4。于正常运作期间T4内，闸极驱动电路4正常运作且第一晶体管M1会由原本的关闭(OFF)状态转变为开启(ON)状态，至于第二晶体管M2、第三晶体管M3、第四晶体管M4及第五晶体管M5则都会维持于原本的关闭(OFF)状态下。其余可依上述类推，于此不另行赘述。
[0081] 需说明的是，如图6所示，在预充电期间T1内，闸极输出电压信号的电压等于第一闸极驱动电压VGH；当预充电期间T1结束并进入波形削角期间T2时，闸极输出电压信号的电压即会从原本的第一闸极驱动电压VGH开始随时间增加而下降；当波形削角期间T2结束并进入非重叠期间T3时，闸极输出电压信号的电压已下降至(第一闸极驱动电压VGH-电压下降量△V)，其中电压下降量△V小于(第一闸极驱动电压VGH-第二闸极驱动电压VGL)。接着，于非重叠期间T3内，闸极输出电压信号的电压会再由(第一闸极驱动电压VGH-电压下降量△V)继续下降至第二闸极驱动电压VGL为止。
[0082] 接下来，请参照图7，于本发明的另一较佳具体实施例中，闸极驱动电路7包含偏压接脚PB、第一晶体管M1、第二晶体管M2、第三晶体管M3及第四晶体管M4。
[0083] 偏压接脚PB分别耦接外部电阻RE及外部电容CP。其中，外部电阻RE耦接于偏压接脚PB与公共接地端电压VSS之间；外部电容CP亦耦接于偏压接脚PB与公共接地端电压VSS之间。实际上，外部电容CP可以是一寄生电容，外部电阻RE可以是一可变电阻，但不以此为限。
[0084] 第一晶体管M1耦接于第一闸极驱动电压VGH与第一接点N1之间，其中第一接点N1耦接闸极驱动电路4的输出端OUTPUT。第二晶体管M2分别耦接第二接点N2与第三接点N3，其中第二接点N2耦接第一接点N1且第三接点N3耦接偏压接脚PB。
[0085] 需特别说明的是，第三晶体管M3相对于第二晶体管M2设置并分别耦接第二接点N2与第三接点N3。第四晶体管M4耦接于第一闸极驱动电压VGH与偏压接脚PB之间。
[0086] 于此实施例中，第一晶体管M1、第三晶体管M3及第四晶体管M4均为P型晶体管且第二晶体管M2为N型晶体管，但不以此为限。第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4及第五晶体管M5的闸极分别受到第一控制信号S1、第二控制信号S2、第三控制信号S3、第四控制信号S4及第二闸极驱动电压VGL的控制而选择性处于开启或关闭的状态。
[0087] 实际上，如图7所示，闸极驱动电路7还包含有内部电容CG。内部电容CG的一端耦接至第一接点N1与第二接点N2之间且内部电容CG的另一端耦接第二闸极驱动电压VGL，其中第二闸极驱动电压VGL低于第一闸极驱动电压VGH。
[0088] 此外，如图7所示，闸极驱动电路7还包含有第五晶体管M5及第六晶体管M6，其中第五晶体管M5为P-type晶体管且第六晶体管M6为N-type晶体管。第五晶体管M5及第六晶体管M6串接于第一接点N1与第二闸极驱动电压VGL之间，并且第五晶体管M5及第六晶体管M6的闸极受到第二闸极驱动电压VGL的控制。闸极驱动电路7的输出端OUTPUT位于第五晶体管M5与第六晶体管M6之间，并且输出端OUTPUT耦接外部的负荷电阻RLOAD。至于外部的负荷电容CLOAD则是耦接于负荷电阻RLOAD与公共接地端电压VSS之间。
[0089] 接着，请参照图8，图8为图7中的第一控制信号S1、第二控制信号S2、第三控制信号S3及第四控制信号S4的时序图。
[0090] 如图8所示，于正常运作期间T0内，闸极驱动电路7正常运作且第一晶体管M1维持于开启(ON)状态下，而第二晶体管M2、第三晶体管M3及第四晶体管M4均维持于关闭(OFF)状态下。
[0091] 当闸极驱动电路7结束正常运作期间T0时随即进入预充电期间T1。于预充电期间T1内，第一晶体管M1仍维持于开启(ON)状态下且第二晶体管M2及第三晶体管M3都仍维持于关闭(OFF)状态下，至于第四晶体管M4则会依序分别由原本的关闭(OFF)状态转变为开启(ON)状态。
[0092] 需特别说明的是，此实施例通过将耦接于第一闸极驱动电压VGH与偏压接脚PB之间的第四晶体管M4由原本的关闭(OFF)状态转变为开启(ON)状态来对外部电容CP进行预充电，至于第二晶体管M2与第三晶体管M3则都维持于关闭(OFF)状态下，使得外部电容CP上的电荷不可能与内部电容CG及外部负荷电容CLOAD上的电荷彼此中和，故能有效避免现有技术中的电压急降现象发生。
[0093] 当闸极驱动电路7结束预充电期间T1时随即进入波形削角期间T2。于波形削角期间T2内，第一晶体管M1及第四晶体管M4均会由原本的开启(ON)状态转变为关闭(OFF)状态且第二晶体管M2及第三晶体管M3均会由原本的关闭(OFF)状态转变为开启(ON)状态。
[0094] 当闸极驱动电路7结束波形削角期间T2时随即进入非重叠期间T3。于非重叠期间T3内，第一晶体管M1及第四晶体管M4均会维持于原本的关闭(OFF)状态下，第二晶体管M2及第三晶体管M3则会由原本的开启(ON)状态转变为关闭(OFF)状态。
[0095] 当闸极驱动电路7结束非重叠期间T3时随即再次进入正常运作期间T4。于正常运作期间T4内，闸极驱动电路7正常运作且第一晶体管M1会由原本的关闭(OFF)状态转变为开启(ON)状态，至于第二晶体管M2、第三晶体管M3及第四晶体管M4则都会维持于原本的关闭(OFF)状态下。其余可依上述类推，于此不另行赘述。
[0096] 需说明的是，如图9所示，在预充电期间T1内，闸极输出电压信号的电压等于第一闸极驱动电压VGH；当预充电期间T1结束并进入波形削角期间T2时，闸极输出电压信号的电压即会从原本的第一闸极驱动电压VGH开始随时间增加而下降；当波形削角期间T2结束并进入非重叠期间T3时，闸极输出电压信号的电压已下降至(第一闸极驱动电压VGH-电压下降量△V)，其中电压下降量△V小于(第一闸极驱动电压VGH-第二闸极驱动电压VGL)。接着，于非重叠期间T3内，闸极输出电压信号的电压会再由(第一闸极驱动电压VGH-电压下降量△V)继续下降至第二闸极驱动电压VGL为止。
[0097] 根据本发明的另一较佳具体实施例为一种闸极驱动电路运作方法。于此实施例中，闸极驱动电路运作方法用以运作应用于液晶显示面板的闸极驱动电路。闸极驱动电路包含偏压接脚、第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管。其中，第一晶体管、第三晶体管、第四晶体管及第五晶体管均为P型晶体管且第二晶体管为N型晶体管。
[0098] 偏压接脚分别耦接外部电阻及外部电容。第一晶体管耦接于第一闸极驱动电压与第一接点之间。第一接点耦接闸极驱动电路的输出端。第二晶体管分别耦接第二接点与第三接点。第二接点耦接第一接点且第三接点耦接偏压接脚。
[0099] 此外，闸极驱动电路可进一步包含内部电容。内部电容的一端耦接至第一接点与第二接点之间且其另一端耦接第二闸极驱动电压，其中第二闸极驱动电压低于第一闸极驱动电压。
[0100] 请参照图10，图10为根据此实施例中的闸极驱动电路运作方法的示意图。如图10所示，闸极驱动电路运作方法包含下列步骤：
[0101] (S10)该方法将第三晶体管、第四晶体管及第五晶体管彼此并联且均相对于第二晶体管设置并分别耦接第二接点与第三接点；
[0102] (S12)于闸极驱动电路的正常运作期间内，闸极驱动电路正常运作且该方法维持第一晶体管于开启状态下，并分别维持第二晶体管、第三晶体管、第四晶体管及第五晶体管于关闭状态下；
[0103] (S14)于闸极驱动电路的预充电期间内，该方法维持第一晶体管于开启状态下且维持第二晶体管于关闭状态下，并将第三晶体管、第四晶体管及第五晶体管依序分别由关闭状态转变为开启状态；
[0104] (S16)于闸极驱动电路的波形削角期间内，该方法将第一晶体管由开启状态转变为关闭状态以及将第二晶体管由关闭状态转变为开启状态，并分别维持第三晶体管、第四晶体管及第五晶体管于开启状态下；
[0105] (S18)于闸极驱动电路的非重叠期间内，该方法维持第一晶体管于关闭状态下，并将第二晶体管由开启状态转变为关闭状态以及分别将第三晶体管、第四晶体管及第五晶体管由开启状态转变为关闭状态；
[0106] (S19)当闸极驱动电路结束非重叠期间后，闸极驱动电路再次回到正常运作期间，该方法将第一晶体管由关闭状态转变为开启状态，并分别维持第二晶体管、第三晶体管、第四晶体管及第五晶体管于关闭状态下。
[0107] 根据本发明的另一较佳具体实施例亦为一种闸极驱动电路运作方法。于此实施例中，闸极驱动电路运作方法用以运作应用于液晶显示面板的闸极驱动电路。闸极驱动电路包含偏压接脚、第一晶体管、第二晶体管、第三晶体管及第四晶体管。偏压接脚分别耦接外部电阻及外部电容。第一晶体管耦接于第一闸极驱动电压与第一接点之间。第一接点耦接闸极驱动电路的输出端。第二晶体管分别耦接第二接点与第三接点。第二接点耦接第一接点且第三接点耦接偏压接脚。第一晶体管、第三晶体管及第四晶体管均为P型晶体管且第二晶体管为N型晶体管。
[0108] 请参照图11，图11为根据此实施例中的闸极驱动电路运作方法的示意图。如图11所示，闸极驱动电路运作方法包含下列步骤：
[0109] (S20)将第三晶体管相对于第二晶体管设置并分别耦接第二接点与第三接点并将第四晶体管耦接于第一闸极驱动电压与偏压接脚之间；
[0110] (S22)于闸极驱动电路的正常运作期间，闸极驱动电路正常运作且该方法维持第一晶体管于开启状态下，并分别维持第二晶体管、第三晶体管及第四晶体管于关闭状态下；
[0111] (S24)于闸极驱动电路的预充电期间内，该方法维持第一晶体管于开启状态下且分别维持第二晶体管及第三晶体管于关闭状态下，并将第四晶体管由关闭状态转变为开启状态；
[0112] (S26)于闸极驱动电路的波形削角期间内，该方法分别将第一晶体管及第四晶体管由开启状态转变为关闭状态并分别将第二晶体管及第三晶体管由关闭状态转变为开启状态；
[0113] (S28)于闸极驱动电路的非重叠期间内，该方法分别维持第一晶体管及第四晶体管于关闭状态下，并分别将第二晶体管及第三晶体管由开启状态转变为关闭状态；
[0114] (S29)当闸极驱动电路结束非重叠期间后，闸极驱动电路再次回到正常运作期间，该方法将第一晶体管由关闭状态转变为开启状态，并分别维持第二晶体管、第三晶体管及第四晶体管于关闭状态下。
[0115] 相较于现有技术，根据本发明的闸极驱动电路及其运作方法能够有效避免现有技术中进行波形削角时所产生的电压急降(Voltage Drop)现象，使得根据本发明的闸极驱动电路及其运作方法所得到的削角波形不会受到闸极驱动电路的外部寄生电容的大小的影响而改变。
[0116] 由以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的权利要求的范畴内。
