根据本公开的一些示例的一种半导体封装可包括：在一侧上具有第一重分布层(150)的基底(110)、在与第一重分布层相对侧上附连到该基底的第一(120)和第二(130)并排管芯、附连到第一和第二管芯的有源侧以在第一和第二管芯之间提供互连的中介体(140)、从第一和第二管芯延伸到该封装的与第一重分布层相对的表面上的第二重分布层(170)的多个管芯通孔(180，181)、以及在第一和第二重分布层之间延伸穿过该封装的多个封装通孔(182)。
基底，所述基底具有第一侧以及与所述第一侧相对的第二侧；
在所述基底的所述第一侧上的第一重分布层，所述第一重分布层被配置成将所述基底与外部器件耦合；
附连到所述基底的所述第二侧的第一管芯，所述第一管芯的有源侧背离所述基底；
附连到所述基底的所述第二侧的第二管芯，所述第二管芯毗邻于所述第一管芯，所述第二管芯的有源侧背离所述基底；
中介体，所述中介体附连到所述第一管芯的有源侧和所述第二管芯的有源侧；
封装层，所述封装层封装所述基底的所述第二侧、所述第一管芯、所述第二管芯、以及所述中介体；
耦合到所述第二管芯的第二多个通孔，所述第一多个通孔和所述第二多个通孔部分地延伸穿过所述封装层；以及第三多个通孔，所述第三多个通孔延伸穿过所述封装层和所述基底。
2.如权利要求1所述的半导体封装，其特征在于，所述中介体的厚度小于30um。
3.如权利要求1所述的半导体封装，其特征在于，所述封装层包括可光图案化的材料。
4.如权利要求1所述的半导体封装，其特征在于，进一步包括在所述封装层的与所述基底相对的表面上的第二重分布层，所述第二重分布层电连接到所述第三多个通孔以提供互连图案的变化。
5.如权利要求4所述的半导体封装，其特征在于，所述第三多个通孔连接所述第一重分布层和所述第二重分布层。
6.如权利要求4所述的半导体封装，其特征在于，所述第二重分布层被配置用于至球栅阵列(BGA)的连接。
7.如权利要求4所述的半导体封装，其特征在于，所述第一多个通孔连接所述第一管芯和所述第二重分布层。
8.如权利要求4所述的半导体封装，其特征在于，所述第二多个通孔连接所述第二管芯和所述第二重分布层。
9.如权利要求4所述的半导体封装，其特征在于，进一步包括在所述第一管芯的有源侧和所述第二管芯的有源侧上的多个着陆焊盘。
10.如权利要求9所述的半导体封装，其特征在于，所述多个着陆焊盘中的每个着陆焊盘具有大约30μm的横向宽度。
11.如权利要求10所述的半导体封装，其特征在于，所述中介体进一步包括将所述第一管芯与所述第二管芯电连接的内部布线通路。
12.如权利要求11所述的半导体封装，其特征在于，所述第一管芯与所述第二管芯横向地间隔开从而创建间隙，并且所述中介体在所述间隙上居中，同时与所述第一管芯的边缘和所述第二管芯的边缘交叠。
基底，所述基底具有第一侧以及与所述第一侧相对的第二侧；
在所述基底的所述第一侧上的第一重分布层，所述第一重分布层被配置成将所述基底与第二半导体封装耦合；
附连到所述基底的所述第二侧的第一管芯，所述第一管芯的有源侧背离所述基底；
附连到所述基底的所述第二侧的第二管芯，所述第二管芯毗邻于所述第一管芯，所述第二管芯的有源侧背离所述基底；
具有内部布线通路的中介体，所述中介体附连到所述第一管芯的有源侧和所述第二管芯的有源侧；
封装层，所述封装层封装所述基底的所述第二侧、所述第一管芯、所述第二管芯、以及所述中介体；
耦合到所述第二管芯的第二多个通孔，所述第一多个通孔和所述第二多个通孔部分地延伸穿过所述封装层；以及第三多个通孔，所述第三多个通孔延伸穿过所述封装层和所述基底。
14.如权利要求13所述的半导体层叠封装结构，其特征在于，所述内部布线通路将所述第一管芯与所述第二管芯电连接。
在所述基底的所述底部上的第一重分布层，所述第一重分布层被配置成将所述基底与外部器件耦合；
附连到所述基底的所述顶部的第一管芯，所述第一管芯的有源侧背离所述基底；
附连到所述基底的所述顶部的第二管芯，所述第二管芯毗邻于所述第一管芯，所述第二管芯的有源侧背离所述基底；
中介体，所述中介体附连到所述第一管芯的有源侧和所述第二管芯的有源侧；
封装层，所述封装层封装所述基底的所述顶部、所述第一管芯、所述第二管芯、以及所述中介体；
第一多个通孔，所述第一多个通孔从所述第一管芯延伸到所述封装层的表面；
第二多个通孔，所述第二多个通孔从所述第二管芯延伸到所述封装层的所述表面；以及第三多个通孔，所述第三多个通孔从所述封装层的所述表面与所述基底的所述底部延伸。
16.如权利要求15所述的半导体封装，其特征在于，所述中介体的厚度小于30um。
17.如权利要求15所述的半导体封装，其特征在于，所述封装层包括可光图案化的材料。
18.如权利要求15所述的半导体封装，其特征在于，进一步包括在所述封装层的与所述基底相对的表面上的第二重分布层，所述第二重分布层电连接到所述第三多个通孔以提供互连图案的变化。
19.如权利要求18所述的半导体封装，其特征在于，所述第三多个通孔连接所述第一重分布层和所述第二重分布层。
20.如权利要求18所述的半导体封装，其特征在于，所述第二重分布层被配置用于至球栅阵列(BGA)的连接。
21.如权利要求18所述的半导体封装，其特征在于，所述第一多个通孔连接所述第一管芯和所述第二重分布层。
22.如权利要求18所述的半导体封装，其特征在于，所述第二多个通孔连接所述第二管芯和所述第二重分布层。
23.如权利要求18所述的半导体封装，其特征在于，进一步包括在所述第一管芯的有源侧和所述第二管芯的有源侧上的多个着陆焊盘。
24.如权利要求23所述的半导体封装，其特征在于，所述中介体进一步包括：将所述第一管芯与所述第二管芯电连接的内部布线通路；以及其中，所述第一管芯与所述第二管芯横向地间隔开从而创建间隙，并且所述中介体在所述间隙上居中，同时与所述第一管芯的边缘和所述第二管芯的边缘交叠。
25.一种形成半导体封装的方法，所述方法包括：形成基底，所述基底具有第一侧以及与所述第一侧相对的第二侧，所述基底具有在所述基底的所述第一侧上的第一重分布层，所述第一重分布层被配置成提供从所述第一侧到所述第二侧的连接；
将第一管芯附连到所述基底的所述第二侧，所述第一管芯的有源侧背离所述基底；
将第二管芯附连到所述基底的所述第二侧，所述第二管芯毗邻于所述第一管芯，所述第二管芯的有源侧背离所述基底；
将中介体附连到所述第一管芯和所述第二管芯的有源侧以互连所述第一管芯和所述第二管芯；
施加封装材料以封装所述基底的所述第二侧、所述第一管芯、所述第二管芯、以及所述中介体，所述封装材料和所述基底形成封装基板；
形成第一多个通孔，所述第一多个通孔部分地延伸穿过所述封装材料以提供至所述第一管芯的外部连接；
形成第二多个通孔，所述第二多个通孔部分地延伸穿过所述封装材料以提供至所述第二管芯的外部连接；以及形成第三多个通孔，所述第三多个通孔延伸穿过所述封装材料和所述基底。
26.如权利要求25所述的方法，其特征在于，所述中介体的厚度小于30um。
27.如权利要求25所述的方法，其特征在于，所述封装材料是可光图案化的材料。
28.如权利要求25所述的方法，其特征在于，进一步包括形成第二重分布层，所述第二重分布层电连接到所述第三多个通孔以提供互连图案的变化。
29.如权利要求28所述的方法，其特征在于，所述第三多个通孔连接所述第一重分布层和所述第二重分布层。
30.如权利要求28所述的方法，其特征在于，所述第二重分布层被配置用于至球栅阵列(BGA)的连接。
半导体封装互连及其制造方法
[0001] 公开领域
[0002] 本公开一般涉及半导体封装，尤其但不排他地涉及半导体封装互连。
[0003] 背景
[0004] 通常，用于并排或拆分式管芯的半导体封装需要嵌入在封装基板中的重分布层(RDL)或桥接中介体以用于互连并排管芯。由于在封装基板上放置并排管芯期间遇到的放置误差，着陆焊盘对于将管芯与嵌入在基板中的RDL互连或中介体对齐而言是必要的。由于通常遇到的放置误差是10μm或更大，因此需要用于嵌入式RDL互连的大宽度的着陆焊盘。这些着陆焊盘是80μm宽或更大。利用此类大的着陆焊盘，着陆焊盘之间的RDL的互连布线的线/间距(L/S)也必然较大。大的L/S互连引起布线分布中的更多拥塞和更大的芯片以容适所需要的布线。随着趋向更小、更不拥塞的半导体封装的趋势，大的L/S互连是不期望的。
[0005] 因此，存在对半导体互连以及在常规方法之上有所改善的用于制造半导体互连的方法的需求，包括改善的方法和由此提供的装置。
[0006] 作为这些教导的特性的发明性特征、连同进一步的特征和优点从详细描述和附图中被更好地理解。每一附图仅出于解说和描述目的来提供，且并不限定本教导。
[0007] 概览
[0008] 以下给出了与本文所公开的装置和方法相关联的一个或多个方面和/或示例相关的简化概述。如此，以下概述既不应被视为与所有构想的方面和/或示例相关的详尽纵览，以下概述也不应被认为标识与所有构想的方面和/或示例相关的关键性或决定性要素或描绘与任何特定方面和/或示例相关联的范围。相应地，以下概述仅具有在以下给出的详细描述之前以简化形式呈现与关于本文所公开的装置和方法的一个或多个方面和/或示例相关的某些概念的目的。
[0009] 本公开的一些示例涉及用于半导体封装的系统、装置和方法，所述半导体封装包括：基底，所述基底具有第一侧以及与所述第一侧相对的第二侧；在所述基底的所述第一侧上的第一重分布层，所述第一重分布层被配置成将所述基底与外部器件耦合；附连到所述基底的所述第二侧的第一管芯，所述第一管芯的有源侧背离所述基底；附连到所述基底的所述第二侧的第二管芯，所述第二管芯毗邻于所述第一管芯，所述第二管芯的有源侧背离所述基底；中介体，所述中介体附连到所述第一管芯的有源侧和所述第二管芯的有源侧；封装层，所述封装层封装所述基底的所述第二侧、所述第一管芯、所述第二管芯、以及所述中介体；耦合到所述第一管芯的第一多个通孔；耦合到所述第二管芯的第二多个通孔，所述第一多个通孔和所述第二多个通孔部分地延伸穿过所述封装层；以及第三多个通孔，所述第三多个通孔延伸穿过所述封装层和所述基底。
[0010] 在本公开的一些示例中，所述系统、装置和方法包括：形成基底，所述基底具有第一侧以及与所述第一侧相对的第二侧，所述基底在所述基底的所述第一侧上具有第一重分布层，所述第一重分布层被配置成提供从所述第一侧到所述第二侧的连接；将第一管芯附连到所述基底的所述第二侧，所述第一管芯的有源侧背离所述基底；将第二管芯附连到所述基底的所述第二侧，所述第二管芯毗邻于所述第一管芯，所述第二管芯的有源侧背离所述基底；将中介体附连到所述第一管芯和所述第二管芯的有源侧以互连所述第一管芯和所述第二管芯；施加封装材料以封装所述基底的所述第二侧、所述第一管芯、所述第二管芯、以及所述中介体，所述封装材料和基底形成封装基板；形成第一多个通孔，所述第一多个通孔部分地延伸穿过所述封装材料以提供至所述第一管芯的外部连接；形成第二多个通孔，所述第二多个通孔部分地延伸穿过所述封装材料以提供至所述第二管芯的外部连接；以及形成第三多个通孔，所述第三多个通孔延伸穿过所述封装材料和所述基底。
[0011] 基于附图和详细描述，与本文公开的装置和方法相关联的其它特征和优点对本领域的技术人员而言将是明了的。
[0012] 附图简述
[0013] 给出了附图以描述本教导的示例，并且附图并不作为限定。给出附图以助益本公开的示例的描述，并且提供这些附图仅仅是为了解说各示例而非对其进行限制。
[0014] 图1描绘了具有桥接中介体和管芯通孔的示例性半导体封装。
[0015] 图2A-G描绘了用于制造具有桥接中介体和管芯通孔的半导体封装的示例性工艺。
[0016] 根据惯例，附图所描绘的特征可能并非按比例绘制。相应地，为了清晰起见，所描绘的特征的尺寸可能被任意放大或缩小。根据惯例，为了清晰起见，某些附图被简化。由此，附图可能未绘制特定装置或方法的所有组件。此外，类似附图标记贯穿说明书和附图标示类似特征。
[0017] 详细描述
[0018] 本文所公开的示例性方法、装置和系统通过提供用于并排管芯的半导体封装有利地解决了常规方法和结构的不足，其避免了对基板中的大的着陆焊盘或内部RDL层来连接并排管芯的需要。大的着陆焊盘不是必要的，这是因为通过首先放置逻辑或存储器管芯并且随后在将中介体嵌入封装基板中之前将中介体放置在并排管芯的顶部上，增加了管芯放置工艺的放置精度。随着增加的放置精度，可减小着陆焊盘的所需宽度，这将允许中介体中更近的L/S间隔。通过对较小着陆焊盘的使用，不需要内部基板RDL来容适必要的布线密度，因为中介体能够处理更大密度的布线而不需要第二或附加的内部基板RDL层。
[0019] 在以下描述和相关附图中公开了各种方面以示出与本公开相关的具体示例。替换示例在相关领域的技术人员阅读本公开之后将是显而易见的，且可被构造并实施，而不背离本公开的范围或精神。另外，众所周知的元素将不被详细描述或可被省去以免模糊本文所公开的各方面和示例的相关细节。
[0020] 措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何细节不必被解释为优于或胜过其他示例。同样，术语“示例”并不要求所有示例都包括所讨论的特征、优点、或工作模式。术语“在一个示例中”、“示例”、“在一个特征中”和/或“特征”在本说明书中的使用并非必然引述相同特征和/或示例。此外，特定特征和/或结构可与一个或多个其他特征和/或结构组合。并且，由此描述的装置的至少一部分可被配置成执行由此描述的方法的至少一部分。
[0021] 本文所使用的术语是仅出于描述特定示例的目的，而不意在限制本公开的诸示例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另外明确指示。将进一步理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。
[0022] 应该注意，术语“连接”、“耦合”或其任何变体意指在元件之间的直接或间接的任何连接或耦合，且可涵盖两个元件之间中间元件的存在，这两个元件经由该中间元件被“连接”或“耦合”在一起。元件之间的耦合和/或连接可为物理的、逻辑的、或其组合。如本文所采用的，元件可例如通过使用一条或多条导线、电缆、和/或印刷电气连接以及通过使用电磁能量被“连接”或“耦合”在一起。电磁能量可具有在射频区域、微波区域和/或光学(可见和不可见两者)区域中的波长。这些是若干非限定和非穷尽性示例。
[0023] 本文中使用诸如“第一”、“第二”等之类的指定对元素的任何引述并不限定那些元素的数量和/或次序。确切而言，这些指定被用作区别两个或更多个元素和/或元素实例的便捷方法。由此，对第一元素和第二元素的引述并不意味着仅能采用两个元素，或者第一元素必须必然地位于第二元素之前。同样，除非另外声明，否则元素集合可包括一个或多个元素。另外，在说明书或权利要求中使用的“A、B、或C中的至少一者”形式的术语可被解读为“A或B或C或这些元素的任何组合”。
[0024] 图1描述了根据本公开的一些示例的具有中介体和管芯通孔的半导体封装。如图1中所示，半导体封装100可包括：具有第一侧以及与第一侧相对的第二侧的基底110、位于基底110的第二侧上的第一管芯120、位于基底的第二侧上并且与第一管芯120横向地间隔开的第二管芯130、以及位于第一管芯120和第二管芯130的与基底110相对的一侧上的中介体140。中介体140可在第一管芯120与第二管芯130之间横向地居中，并且大小设置成与第一管芯120的边缘和第二管芯130的边缘交叠。中介体140可通过30μm宽的着陆焊盘145连接到第一管芯120和第二管芯130。中介体140提供了允许第一管芯120向第二管芯130传达或发送信号的布线路径，其在纵向方向上仅具有30μm厚度的低剖面。第一管芯120和第二管芯
130各自可具有背离基底110并朝向中介体140的有源侧。中介体140可具有面向第一管芯
120、第二管芯130、以及基底110的有源侧。着陆焊盘145可将第一管芯120和第二管芯130的有源侧与中介体140的有源侧连接。第一管芯120和第二管芯130可以是数个不同的半导体器件，诸如逻辑管芯或存储器管芯。
[0025] 半导体封装100可包括位于基底110的第一侧上的第一RDL 150。第一RDL 150可以为半导体封装提供外部连接，以将基底和第一RDL 150内的布线与外部器件(诸如另一半导体封装、分立的逻辑器件、以及另一管芯)耦合。半导体封装100可包括基底110的第二侧上的封装层160，该封装层160封装基底110的第二侧、第一管芯120、第二管芯130、以及中介体140。封装层160结合基底110可以为半导体封装100提供封装结构。封装层160可包括非导电、可模制材料。
[0026] 半导体封装100可包括在封装层160的与第一RDL 150相对的表面上的第二RDL 170。第二RDL 170可以为半导体封装提供外部连接，以将该封装与外部器件或结构(诸如印刷电路板)耦合。半导体封装100可包括第一多个通孔180、第二多个通孔181以及第三多个通孔182，第一多个通孔180从第一管芯120的有源侧延伸穿过封装层160至第二RDL 170，第二多个通孔181从第二管芯130的有源侧延伸穿过封装层160至第二RDL 170，第三多个通孔
182从第一RDL 150延伸穿过封装层160至第二RDL 170。第一多个通孔180和第二多个通孔
181提供了分别从第一管芯120和第二管芯130至第二RDL 170的互连。第三多个通孔182提供了从第一RDL 150至第二RDL 170的互连。可用任何导电材料(诸如金属或金属合金)来填充通孔。具有第一RDL 150和第二RDL 170的半导体封装100的总厚度可以小于0.5毫米。
[0027] 图2A-G描绘了用于具有中介体和管芯通孔的半导体封装的部分示例性制造工艺。如图2A中所示，用于制造半导体封装100的部分工艺流开始于基底110，该基底110具有第一侧111以及与第一侧111相对的第二侧112，以及位于基底110的第一侧111上的第一RDL
150。第一RDL 150可包括被配置用于至外部器件的连接的布线互连。第一RDL 150包括将基底110的第一侧111与基底110的第二侧112连接的布线。
[0028] 如图2B中所示，该工艺继以附连具有有源侧121的第一管芯120和具有有源侧131的第二管芯130。将第一管芯120和第二管芯130附连到基底110的第二侧112，以使得有源侧121和131背离基底110。可使用粘合或类似材料将第一和第二管芯120和130附连到基底。
[0029] 如图2C中所示，该工艺继以添加着陆焊盘145以及附连中介体140。中介体140可以是低剖面，在纵向方向上大约30μm厚。中介体140可包括有源侧和内部布线路径，该内部布线路径将有源侧的一区域与该有源侧的其它区域连接。着陆焊盘145被形成在第一管芯120和第二管芯130的有源侧上的各位置处，并且可具有大约30μm的宽度。着陆焊盘可由任何导电材料构成，诸如金属或金属合金。由于中介体在管芯被对齐和附连之前不首先嵌入在封装的基板中，因此该工艺的放置精度可减小至大约2μm的误差。中介体140的有源侧在靠近第一管芯120的第二管芯130的边缘的着陆焊盘145处附连到第一管芯120和第二管芯130的有源侧，以使得中介体140在第一管芯120与第二管芯130之间的间隙上居中，并且与第一和第二管芯120和130的边缘部分地交叠。可使用热压接合(TCB)或批量回流(MR)工艺来附连中介体140。一旦被附连，可在第一和第二管芯120和130以及中介体140之间的间隙中添加底部填充材料。
[0030] 如图2D中所示，该过程继以添加封装层160。封装材料可施加于基底110、第一管芯120、第二管芯130、以及中介体140，以封装这些组件并形成具有基底110的半导体封装的一部分。封装材料可在层压工艺中施加并且可由可光图案化的材料构成。
[0031] 如图2E中所示，该工艺继以形成通孔。封装层160被图案化并暴露于光刻工艺，以形成第一多个通孔180、第二多个通孔181、以及第三多个通孔182。第一多个通孔180从封装层160的表面161延伸到第一管芯120的有源侧上的着陆焊盘145。第二多个通孔181从封装层160的表面161延伸到第二管芯130的有源侧上的着陆焊盘145。第三多个通孔182从基底110的第二侧112延伸完全穿过封装层160至表面161。
[0032] 如图2F中所示，该工艺继以填充刚刚创建的通孔。用导电材料(诸如金属或金属合金)来填充第一多个通孔180、第二多个通孔181、以及第三多个通孔182。填充工艺可使用用于固体填充的糊料填塞工艺，用于将共形的桶形形状插入通孔中的填塞工艺，或类似的方法。通过用导电材料来填充通孔，由第三多个通孔182形成从第一RDL 150到封装层160的表面的互连，由第一多个通孔180形成从第一管芯120到封装层160的表面的互连，并且由第二多个通孔182形成从第二管芯130到封装层160的表面的互连。
[0033] 如图2G中所示，该工艺继以形成第二RDL 170。封装层160的表面161可以用可光成像化的材料来处理并被图案化以形成第二重分布层170。经图案化的层随后被暴露并应用镀敷工艺，以用布线和着陆焊盘来填充所得到的空隙以用于至外部器件(诸如球栅阵列)的连接。第二重分布层可被图案化以基于预期的外部器件来创建期望的扇入(或扇出)配置。第二重分布层可通过第一多个通孔180电连接到第一管芯120，通过第二多个通孔181电连接到第二管芯130，并通过第三多个通孔182电连接到第一重分布层150。
[0034] 本文所描述的方法、装置和系统的各示例可在许多应用中使用。例如，所描述的示例可用于包括2.5D/3D倒装芯片芯片级封装(FCCSP)和倒装芯片球栅阵列(FCBGA)的拆分式管芯半导体封装中。进一步的应用对于本领域普通技术人员应该是显而易见的。
[0035] 本申请中已描述或解说描绘的任何内容都不旨在指定任何组件、步骤、特征、益处、优点、或等同物奉献给公众，无论这些组件、步骤、特征、益处、优点或等同物是否记载在权利要求中。
[0036] 以上描述的示例仅构成本公开的原理的解说。毋庸置疑，本文所描述的布局和细节的修改和变动对于本领域其他技术人员将变得明了。因此，本公开旨在仅由所附专利权利要求的保护范围来限定，而非由在本文的示例的描述和解释的基础上所提出的具体细节来限定。
[0037] 在以上详细描述中，可以看到不同特征在示例中被编组在一起。这种公开方式并不应被理解为反映所要求保护的示例需要比相应权利要求中所明确提及的特征更多的特征的意图。确切而言，该情形是使得发明性的内容可驻留在少于所公开的个体示例的所有特征的特征中。因此，所附权利要求由此应该被认为是被纳入到该描述中，其中每项权利要求自身可为单独的示例。尽管每项权利要求自身可为单独示例，但应注意，尽管权利要求书中的从属权利要求可引用具有一个或多个权利要求的具体组合，但其他示例也可涵盖或包括所述从属权利要求与具有任何其他从属权利要求的主题内容的组合或任何特征与其他从属和独立权利要求的组合。此类组合在本文提出，除非显示表达了并不以某一具体组合为目标。并且，还旨在使权利要求的特征可被包括在任何其他独立权利要求中，即使所述权利要求不直接从属于该独立权利要求。
[0038] 此外，在一些示例中，个体步骤/动作可被细分为多个子步骤或包含多个子步骤。此类子步骤可被包含在个体步骤的公开中并且可以是个体步骤的公开的一部分。
[0039] 尽管前面的公开示出了本公开的解说性示例，但是应当注意，在其中可作出各种变更和修改而不会脱离如所附权利要求定义的本公开的范围。根据本文中所描述的本公开的各示例的方法权利要求中的功能、步骤和/或动作不一定要以任何特定次序执行。此外，尽管本公开的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。
