一种电流补偿装置以及带隙基准电路

摘要

本申请实施例中提供了一种电流补偿装置以及带隙基准电路，该电流补偿装置包括复制模块，用于获得外部输入信号，并对所述外部输入信号进行等效转换，获得等效电流；分流模块，基于所述复制模块转换的等效电流生成第一分支电流和第二分支电流；第一调节信号生成模块，获得所述分流模块生成的第一分支电流，将所述第一分支电流转换为第一调节信号；第二调节信号生成模块，获得所述分流模块生成的第二分支电流，将所述第一分支电流转换为第二调节信号；其中，所述第一调节信号和第二调节信号用于对输出电流动态调节。采用本申请中的方案，用于提高带隙基准电压的准确性。

权利要求

1.一种电流补偿装置，其特征在于，包括：

复制模块，用于获得外部输入信号，并对所述外部输入信号进行等效转换，获得等效电流；

分流模块，基于所述复制模块转换的等效电流生成第一分支电流和第二分支电流；所述分流模块，包含一个第四电阻R4，和一个双极型晶体管Q3，其中：第四电阻R4的一端和所述复制模块连接；所述双极型晶体管Q3的发射极与所述第四电阻R4的另一端连接，所述双极型晶体管Q3的基极与第一调节信号生成模块连接，所述双极型晶体管Q3的集电极和待进行电流补偿的电路中的地线连接；

第一调节信号生成模块，获得所述分流模块生成的第一分支电流，将所述第一分支电流转换为第一调节信号；

第二调节信号生成模块，获得所述分流模块生成的第二分支电流，将所述第一分支电流转换为第二调节信号；

其中，所述第一调节信号和第二调节信号用于对输出电流动态调节。

2.根据权利要求1所述的装置，其特征在于，所述复制模块，包括PMOS管MP2，所述PMOS管MP2的栅极和外部输入信号连接，所述PMOS管MP2的源极和衬体与电源输入VIN连接；

所述PMOS管MP2的漏极与分流模块连接。

3.根据权利要求2所述的装置，其特征在于，所述复制模块，还包括PMOS管MP1，其中：所述PMOS管MP1的栅极与外部输入信号连接；

所述PMOS管MP1的栅极、源极、衬体分别与PMOS管MP2的栅极、源极、衬体连接。

4.根据权利要求3所述的装置，所述PMOS管MP2具体用于按照设定比例复制PMOS管MP1的电流。

5.根据权利要求1所述的装置，其特征在于，所述双极型晶体管Q3的基极电流为发射极电流的1/(β+1)倍，其中β是双极型晶体管Q3的电流增益。

6.根据权利要求1所述的装置，其特征在于，所述第一调节信号生成模块，包括两个NMOS管MNI和MN2；其中，MN1的栅极和MN2的栅极，与分流模块的输入端连接；

MN1的漏极和分流模块的输出端连接；

MN1的衬体和源极，与待进行电流补偿的电路中的地线连接；

MN2的衬体和源极，与待进行电流补偿的电路中的地线连接；

MN2的漏极和与待进行电流补偿的电路一端连接。

7.根据权利要求1所述的装置，其特征在于，所述第二调节信号生成模块，包括一个NMOS管MN3，其中：NMOS管MN3的栅极与分流模块的输入端连接；

NMOS管MN3的衬体和源极，与待进行电流补偿的电路中的地线连接；

NMOS管MN3的漏极，与待进行电流补偿的电路的另一端连接。

8.一种带隙基准电路，其特征在于，包括上述权利要求1～7任一所述的电流补偿装置；

以及

待进行电流补偿的带隙基准电路。

9.根据权利要求8所述的电路，其特征在于，所述带隙基准电路包含电阻R1、电阻R2、电阻R3，双极型晶体管Q1、双极型晶体管Q2，一个运算放大器，其中：电阻R1、电阻R2的一端和外部电压连接；

电阻R1的另一端、电阻R3的一端与运算放大器的反向输入端连接；

电阻R2的另一端、双极型晶体管Q2的发射极与运算放大器的正向输入端连接；

双极型晶体管Q1的基极、集电极、双极型晶体管Q2的基极、集电极与地连接；

双极型晶体管Q1的发射极、电阻R3的另一端分别与电流补偿装置中的第二调节信号生成模块连接；

双极型晶体管Q2的发射极与电流补偿装置中的第一调节信号生成模块连接。

说明书

一种电流补偿装置以及带隙基准电路

技术领域

[0001] 本申请涉及带隙基准电路技术领域，尤其涉及一种电流补偿装置以及带隙基准电路。

背景技术

[0002] 带隙基准是利用一个与温度成正比的电压与一个与温度成反比的电压之和，二者温度系数相互抵消，实现与温度无关的电压基准，约为1.25V。因为其基准电压与硅的带隙电压差不多，因而称为带隙基准。

[0003] 通常情况下带隙基准电路包括至少三个电阻，分别用R1～R3标识，双极型晶体管Q1和Q2，以及一个运算放大器VP，其结构组成以及连接方式具体可参见图1所示，运算放大器VP存在一定的输入失配偏差电压，会影响带隙基准电路的输出电压精度。通过低失配偏差电压(Offset)设计技术，可以减小运算放大器的输入失配偏差电压的影响。实践中发现，即使消除运算放大器的输入失配偏差电压的影响，仍然带隙基准电压存在一定的不准确性。

发明内容

[0004] 本申请实施例中提供了一种电流补偿装置以及一种电流补偿装置以及带隙基准电路，用于提高带隙基准电压的准确性。

[0005] 根据本申请实施例的第一个方面，提供了一种电流补偿装置，包括：复制模块，用于获得外部输入信号，并对所述外部输入信号进行等效转换，获得等效电流；分流模块，基于所述复制模块转换的等效电流生成第一分支电流和第二分支电流；第一调节信号生成模块，获得所述分流模块生成的第一分支电流，将所述第一分支电流转换为第一调节信号；第二调节信号生成模块，获得所述分流模块生成的第二分支电流，将所述第一分支电流转换为第二调节信号；其中，所述第一调节信号和第二调节信号用于对输出电流动态调节。

[0006] 根据本申请实施例的第一个方面，在本申请实施例的第一个方面的第一种可能的实现方式中，所述复制模块，包括PMOS管MP2，所述PMOS管MP2的栅极与外部输入信号连接，源极和衬体与输入电源VIN连接；所述PMOS管MP2的漏极与分流模块连接。

[0007] 根据本申请实施例的第一个方面的第一种可能的实现方式，在本申请实施例的第一个方面的第二种可能的实现方式中，所述复制模块，还包括PMOS管MP1，其中：所述PMOS管MP1的栅极与外部输入信号输入端连接；所述PMOS管MP1的衬体、源极分别与PMOS管MP2的衬体、源极连接，并连接至输入电源VIN。

[0008] 根据本申请实施例的第一个方面的第二种可能的实现方式，在本申请实施例的第一个方面的第三种可能的实现方式中，所述PMOS管MP2具体用于按照设定比例复制PMOS管MP1的电流。

[0009] 根据本申请实施例的第一个方面，在本申请实施例的第一个方面的第四种可能的实现方式中，所述分流模块，包含一个第四电阻R4，和一个双极型晶体管Q3，其中：第四电阻R4的一端和所述复制模块连接；所述双极型晶体管Q3的发射极与所述第四电阻R4的另一端连接，所述述双极型晶体管Q3的基极与所述第一调节信号生成模块连接，所述双极型晶体管Q3的集电极和待进行电流补偿的电路中的地线连接。

[0010] 根据本申请实施例的第一个方面的第四种可能的实现方式，在本申请实施例的第一个方面的第五种可能的实现方式中，所述双极型晶体管Q3的基极电流为发射极电流的1/(β+1)倍，其中β是双极型晶体管Q3的电流增益。

[0011] 根据本申请实施例的第一个方面，在本申请实施例的第一个方面的第六种可能的实现方式中，所述第一调节信号生成模块，包括两个NMOS管MNI和MN2；其中，MN1的栅极和MN2的栅极，与分流模块的输入端连接；MN1的漏极和分流模块的输出端连接；MN1的衬体和源极，与待进行电流补偿的电路中的地线连接；MN2的衬体和源极，与待进行电流补偿的电路中的地线连接；MN2的漏极和与待进行电流补偿的电路一端连接。

[0012] 根据本申请实施例的第一个方面，在本申请实施例的第一个方面的第七种可能的实现方式中，所述第二调节信号生成模块，包括一个NMOS管MN3，其中：NMOS管MN3的栅极与分流模块的输入端连接；NMOS管MN3的衬体和源极，与待进行电流补偿的电路中的地线连接；NMOS管MN3的漏极，与待进行电流补偿的电路的另一端连接。

[0013] 根据本申请的第二方面，提供了一种带隙基准电路，包括上述第一方面提出的任一所述的电流补偿装置；以及待进行电流补偿的带隙基准电路。

[0014] 根据本申请的第二方面，在第二方面的第一种可能的实现方式中，所述带隙基准电路包含电阻R1、电阻R2、电阻R3，双极型晶体管Q1、双极型晶体管Q2，一个运算放大器，其中：电阻R1、电阻R2的一端和外部电压连接；电阻R1的另一端、电阻R3的一端与运算放大器的反向输入端连接；电阻R2的另一端、双极型晶体管Q2的发射极与运算放大器的正向输入端连接；双极型晶体管Q1的基极、集电极、双极型晶体管Q2的基极、集电极与地连接；双极型晶体管Q1的发射极、电阻R3的另一端分别与电流补偿装置中的第二调节信号生成模块连接；双极型晶体管Q2的发射极与电流补偿装置中的第一调节信号生成模块连接。

[0015] 本申请提出的技术方案中，对外部输入信号进行等效转换，获得等效电流；分流模块，基于等效电流生成第一分支电流和第二分支电流；将所述第一分支电流转换为第一调节信号，将第一分支电流转换为第二调节信号；第一调节信号和第二调节信号用于对输出电流动态调节。从而通过第一调节信号和第二调节信号，对输出电流实现电流补偿，应用在带隙基准电压电路中，可以较好地提高带隙基准电压的准确性。

附图说明

[0016] 此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

[0017] 图1为带隙基准电路结构组成示意图；

[0018] 图2为本发明实施例一中，提出的电流补偿装置结构组成示意图；

[0019] 图3a为本申请实施例一中，提出的复制模块结构组成示意图；

[0020] 图3b为本申请实施例一中，提出的复制模块结构组成示意图；

[0021] 图4为本申请实施例一中，提出的分流模块结构组成示意图；

[0022] 图5为本申请实施例一中，提出的第一调节信号生成模块结构组成示意图；

[0023] 图6为本申请实施例一中，提出的第二调节信号生成模块结构组成示意图；

[0024] 图7为本申请实施例二中，提出的带隙基准电路结构组成示意图。

具体实施方式

[0025] 在实现本申请的过程中，发明人发现带隙基准电路即使消除运算放大器的输入失配偏差电压的影响，仍然带隙基准电压存在一定的不准确性。

[0026] 针对上述问题，本申请实施例中提供了一种电流补偿装置，包括复制模块，用于获得外部输入信号，并对所述外部输入信号进行等效转换，获得等效电流；分流模块，基于所述复制模块转换的等效电流生成第一分支电流和第二分支电流；第一调节信号生成模块，获得所述分流模块生成的第一分支电流，将所述第一分支电流转换为第一调节信号；第二调节信号生成模块，获得所述分流模块生成的第二分支电流，将所述第一分支电流转换为第二调节信号；其中，所述第一调节信号和第二调节信号用于对输出电流动态调节用于解决带隙基准电路即使消除运算放大器的输入失配偏差电压的影响，仍然带隙基准电压存在一定的不准确性的问题。

[0027] 本申请实施例中的方案可以采用各种计算机语言实现，例如，面向对象的程序设计语言Java和直译式脚本语言JavaScript等。

[0028] 为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

[0029] 实施例一

[0030] 本申请实施例一提出一种电流补偿装置，如图2所示，包括：

[0031] 复制模块201，用于获得外部输入信号，并对外部输入信号进行等效转换，获得等效电流。

[0032] 具体地，请参照图3a所示，复制模块201，包括一个PMOS管MP2，PMOS管MP2的栅极与外部输入信号连接，MP2的源极和衬体与输入电源VIN连接，PMOS管MP2的漏极与分流模块202连接。

[0033] 一种可选的实施方式，如图3b所示，复制模块201，还包括PMOS管MP1，其中：

[0034] PMOS管MP1的栅极与外部输入信号输入端连接，PMOS管MP1的衬体、源极分别与PMOS管MP2的衬体、源极连接，并与输入电源VIN连接。

[0035] 具体地，如图3b所示，PMOS管MP2具体用于按照设定比例复制PMOS管MP1的电流。

[0036] 一种较佳地实现方式，设定比例可以是1:1。

[0037] 分流模块202，基于复制模块201转换的等效电流生成第一分支电流和第二分支电流。

[0038] 如图4所示，分流模块202，包含一个第四电阻R4，和一个双极型晶体管Q3，其中：第四电阻R4的一端和复制模块201连接；

[0039] 双极型晶体管Q3的发射极与第四电阻R4的另一端连接，双极型晶体管Q3的基极与第一调节信号生成模块连接，双极型晶体管Q3的集电极和待进行电流补偿的电路中的地线连接。

[0040] 其中，双极型晶体管Q3的基极电流为发射极电流的1/(β+1)倍，β是双极型晶体管Q3的电流增益。

[0041] 第一调节信号生成模块203，获得分流模块202生成的第一分支电流，将第一分支电流转换为第一调节信号。

[0042] 如图5所示，第一调节信号生成模块203，包括两个NMOS管MNI和MN2；其中，MN1的栅极和MN2的栅极，与分流模块202的输入端连接，MN1的漏极和分流模块的输出端连接，MN1的衬体和源极，与待进行电流补偿的电路中的地线连接；MN2的衬体和源极，与待进行电流补偿的电路中的地线连接；MN2的漏极和与待进行电流补偿的电路一端连接。

[0043] 第二调节信号生成模块204，获得分流模块生成的第二分支电流，将第一分支电流转换为第二调节信号；其中，第一调节信号和第二调节信号用于对输出电流动态调节。

[0044] 如图6所示，第二调节信号生成模块，包括一个NMOS管MN3，其中：

[0045] NMOS管MN3的栅极与分流模块的输入端连接；NMOS管MN3的衬体和源极，与待进行电流补偿的电路中的地线连接；NMOS管MN3的漏极，与待进行电流补偿的电路的另一端连接。

[0046] 在本发明实施例上述提出的电流补偿装置，可以应用在需要进行电流补偿的电路结构中，也可以应用在带隙基准电路中，以提高带隙基准电路的输出电压准确性。

[0047] 实施例二

[0048] 基于上述实施例一提出的技术方案，本申请实施例二将以电流补偿装置应用在带隙基准电路中为例进行详细阐述，请参照图1所示，在图1所示的带隙基准电路中，包含电阻R1、电阻R2、电阻R3，双极型晶体管Q1、双极型晶体管Q2，一个运算放大器，其中：

[0049] 电阻R1、电阻R2的一端和运算放大器的输出端连接，获得运算放大器的输入端电压。

[0050] 电阻R1的另一端、电阻R3的一端与运算放大器的反向输入端连接；

[0051] 电阻R2的另一端、双极型晶体管Q2的发射极与运算放大器的正向输入端连接。

[0052] 双极型晶体管Q1的基极、集电极、双极型晶体管Q2的基极、集电极与地连接。

[0053] 双极型晶体管Q1的发射极和电阻R3的另一端连接。

[0054] 基于图1所示的带隙基准电路是利用一个与温度成正比的电压与一个与温度成反比的电压之和，二者温度系数相互抵消，实现与温度无关的电压。基于图1所示的带隙基准电路如，ΔVbe与Vbe进行温度补偿而产生。而ΔVbe遵循下述公式1:

[0055] ΔVbe＝(KT/q)*ln(IC2/IC1)  公式1

[0056] 其中在上述公式1中，K是玻尔兹曼常数，T是温度，q是电子电荷。IC2是图1中双极型晶体管Q2的集电极电流密度，IC1是图1中双极型晶体管Q1的集电极电流密度。

[0057] 在标准CMOS工艺中，由于Q1和Q2为寄生在衬底上的器件，导致其集电极总是接地，不方便直接检测集电极电流。因此图1中实际利用的是Q1和Q2的发射极电流。而集电极电流不等于发射极电流，两者关系为下述公式2所示：

[0058] IE＝IC*(1+β)/β  公式2

[0059] 在上述公式2中，IE为发射极电流，IC为集电极电流，β为双极型晶体管的电流增益。

[0060] 而通常情况下，双极型晶体管的电流增益β可能在制造中存在芯片间的差异，此差异导致温度补偿不理想，从而影响带隙电压随着温度变化的差异而不够准确。

[0061] 即对于图1实现方式中有下述公式3：

[0062] IR3＝IC*(1+β)/β  公式3

[0063] 如果设计电阻R1和R2的电阻值相等，由于运算放大器会调整实现VN电压等于VP电压，又由于R1和R2的上端都接在一起，即上端电压相等，因此电阻R1和R2两端的电压差相等，由于R1和R2的电阻值相等，因此R1和R2的电流相等，根据基尔霍夫KCL定律，电阻R1的电流等于Q1的发射极电流；电阻R2的电流等于Q2的发射极电流,所以Q1的发射极电流等于Q2的发射极电流。一般设计Q1的发射极面积是Q2的发射极面积的m倍(其中m>1)。

[0064] 可以计算：

[0065] ΔVbe＝(KT/q)*ln[m*β2(β1+1)/β1(β2+1)]  公式4

[0066] 其中K是玻尔兹曼常数，T是温度，q是电子电荷。m是Q1的发射极面积与Q2的发射极面积之比，β1是Q1的电流增益，β2是Q2的电流增益。

[0067] 整理上述公式4：

[0068] ΔVbe＝(KT/q).ln(m)+(KT/q).ln[β2(β1+1)/β1(β2+1)]  公式5[0069] 上述公式5中，第二项为非理想项。由于β1和β2可能随工艺波动而变化，导致非理想项会随工艺波动而变化，导致了芯片之间的误差，因此第二项非理想项越小，引入的误差越小。

[0070] 由上述公式1～公式5的分析可知，在上述图1所示的电路中，如果流经电阻R3、R1、R2的电流更接近双极型晶体管的集电极电流，则非理想项更小，有助于提高精度，基于此，本申请实施例二在上述实施例一的基础上，将电流补偿装置应用到带隙基准电路中，如图7所示，其结构组成如下述：

[0071] 电阻R1、电阻R2的一端和外部电压VBG连接。

[0072] 电阻R1的另一端、电阻R3的一端与运算放大器的反向输入端连接。

[0073] 电阻R2的另一端、双极型晶体管Q2的发射极与运算放大器的正向输入端连接。

[0074] 双极型晶体管Q1的基极、集电极、双极型晶体管Q2的基极、集电极与地连接。

[0075] 双极型晶体管Q1的发射极、电阻R3的另一端分别与电流补偿装置中的第二调节信号生成模块连接。

[0076] 双极型晶体管Q2的发射极与电流补偿装置中的第一调节信号生成模块连接。

[0077] 一种较佳地实现方式，在本申请实施例二提出的技术方案中，还可以增加负载电阻R5，电阻R5的一端分别和双极型晶体管Q1的基极、双极型晶体管Q2的基极连接，所述电阻R5的另一端和地线连接。

[0078] 如图7所示，电流补偿装置的具体结构组成请参见上述实施例一种的详细阐述，这里不再赘述。

[0079] 一种较佳地实现方式，在本申请实施例二提出的技术方案中，针对电流补偿装置中的第一调节信号生成模块，第一调节信号生成模块中的MN2的漏极和Q1的发射极连接。

[0080] 针对电流补偿装置中的第二调节信号生成模块，第二调节信号生成模块中的MN3的漏极，与Q2的发射极连接。

[0081] 一种较佳地实现方式，本申请实施例二提出的技术方案中，如图7所示的电路结构，PMOS管MP2具体用于按照1:1的比例复制PMOS管MP1的电流。

[0082] 根据Q3产生1/(β+1)的比例，Q3的基极电流为其发射极电流的1/(β+1)，即MN1的漏极电流。MN1、MN2、MN3的电流比例可以设计为2:1:1。

[0083] 针对图7所示的电路结构，进行原理分析，具体如下述：

[0084] 根据基尔霍夫KCL定律：

[0085] I3’+I3’/(β+1)＝IC1+IC1/β  公式6

[0086] 其中：I3’为图7中电阻R3的电流，也等于电阻R1的电流，也等于R2的电流。IC1为Q1的集电极电流。

[0087] 计算可得：

[0088] I3’＝IC1*(1+β)2/[(2+β)*β]  公式7

[0089] 在β>0的条件下，可知满足:

[0090] 1<(1+β)2/[(2+β)*β]<(1+β)/β  公式8

[0091] 由此可知，本申请实施例二提出的技术方案中，图7中I3’，比图1中的R3更接近IC1，即更接近Q1的集电极电流。

[0092] 因此本申请实施例提出的技术方案导致的误差更小，因此其输出电压精度更高。具体原因如下述：

[0093] 一般设计Q1的发射极面积是Q2的发射极面积的m倍(其中m>1)。

[0094] 可以计算：

[0095] ΔVbe’＝(KT/q).ln{m.[β2(β2+2)/(1+β2)2]/[β1(β1+2)/(1+β1)2]}[0096] ＝(KT/q).ln(m)+(KT/q).ln{[β2(β2+2)/(1+β2)2]/[β1(β1+2)/(1+β1)2]}公式9[0097] 假设公式5中的非理想项为Verr1＝(KT/q).ln[β2(β1+1)/β1(β2+1)][0098] 假设公式9中的非理想项为Verr2＝(KT/q).ln{[β2(β2+2)/(1+β2)2]/[β1(β1+2)/(1+β1)2]}

[0099] 比较上述两个非理想项，即比较Ve1＝[β2(β1+1)/β1(β2+1)]和Ve2＝{[β2(β2+2)/(1+β2)2]/[β1(β1+2)/(1+β1)2]}

[0100] 假设β2>β1>0，可知Ve1>1且Ve2>1，且Ve1>Ve2

[0101] 这样可知Verr1>Verr2>0

[0102] 假设β1>β2>0，可知Ve<1且Ve2<1，且Ve1

[0103] 这样可知Verr1

[0104] 因此，从绝对误差来说，总是满足|Verr1|>|Verr2|

[0105] 尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

[0106] 显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。