一种高带宽低压差线性稳压器

摘要

本发明实施例公开了一种高带宽低压差线性稳压器，包括：比较器、第一开关管和米勒电容；所述比较器的第一输入端连接参考电压，所述比较器的第二输入端连接所述第一开关管的第一端，所述比较器的输出端连接所述第一开关管的控制端；所述第一开关管的第一端连接负载，所述第一开关管的第二端连接电源电压；所述米勒电容的第一端连接所述第一开关管的控制端，所述米勒电容的第二端连接所述第一开关管的第一端。本发明实施例中的高带宽LDO无需要求闭环电路的输出稳定，通过米勒电容使第一开关管的输出震荡稳定在负载要求的范围之内，无需限制LDO的带宽以使其输出稳定，实现了高带宽、负载瞬态响应速度快的低压差线性稳压器。

权利要求

1.一种高带宽低压差线性稳压器，其特征在于，包括：比较器、第一开关管和米勒电容；

所述比较器的第一输入端连接参考电压，所述比较器的第二输入端连接所述第一开关管的第一端，所述比较器的输出端连接所述第一开关管的控制端；

所述第一开关管的第一端连接负载，所述第一开关管的第二端连接电源电压；

所述米勒电容的第一端连接所述第一开关管的控制端，所述米勒电容的第二端连接所述第一开关管的第一端；

所述米勒电容，用于限制所述第一开关管的第一端输出电压的震荡。

2.根据权利要求1所述的高带宽低压差线性稳压器，其特征在于，还包括：驱动模块；

所述驱动模块，用于将所述比较器输出的信号驱动后输出至所述第一开关管的控制端。

3.根据权利要求2所述的高带宽低压差线性稳压器，其特征在于，所述驱动模块，包括：PMOS管和NMOS管；

所述PMOS管的源极连接所述电源电压，所述PMOS管的漏极连接所述第一开关管的控制端，所述PMOS管的栅极连接所述比较器的输出端；

所述NMOS管的栅极连接所述比较器的输出端，所述NMOS管的源极接地，所述NMOS管的漏极连接所述第一开关管的控制端。

4.根据权利要求2所述的高带宽低压差线性稳压器，其特征在于，所述驱动模块，包括：第一反相器；

所述第一反相器的输入端连接所述比较器的输出端，所述第一反相器的输出端连接所述第一开关管的控制端。

5.根据权利要求2所述的高带宽低压差线性稳压器，其特征在于，所述驱动模块，包括：第一反相器、PMOS管和NMOS管；

所述第一反相器的输入端连接所述比较器的输出端，所述第一反相器的输出端连接所述PMOS管的栅极；

所述PMOS管的源极连接所述电源电压，所述PMOS管的漏极连接所述第一开关管的控制端；

所述NMOS管的栅极连接所述第一反相器的输出端，所述NMOS管的源极接地，所述NMOS管的漏极连接所述第一开关管的控制端。

6.根据权利要求3或5所述的高带宽低压差线性稳压器，其特征在于，所述驱动模块，还包括：第一电流源和/或第二电流源；

所述第一电流源的输入端连接所述电源电压，所述第一电流源的输出端连接所述PMOS管的源极；

所述第二电流源的输入端连接所述NMOS管的源极，所述第二电流源的输出端接地。

7.根据权利要求4或5所述的高带宽低压差线性稳压器，其特征在于，所述驱动模块，还包括：第二反相器；

所述第二反相器的输入端连接所述比较器的输出端，所述第二反相器的输出端连接所述第一反相器的输入端。

8.根据权利要求4或5所述的高带宽低压差线性稳压器，其特征在于，所述第一反相器为反相缓冲器或反相放大器。

9.根据权利要求1所述的高带宽低压差线性稳压器，其特征在于，所述米勒电容的容值小于所述负载的等效电容的容值；

所述米勒电容的容值大于所述第一开关管的控制端处寄生电容的容值。

10.根据权利要求9所述的高带宽低压差线性稳压器，其特征在于，100Cx≤Cload，且Cx≥

10Cp；

其中，Cx为所述米勒电容的容值，所述Cload为所述负载的等效电容的容值，Cp为所述第一开关管的控制端处寄生电容的容值。

说明书

一种高带宽低压差线性稳压器

技术领域

[0001] 本发明涉及电力电子技术领域，尤其涉及一种高带宽低压差线性稳压器。

背景技术

[0002] 随着半导体工艺的发展，低压差线性稳压器(LDO，Low-dropout Regulator)成为了3D NAND闪存的制作过程中至关重要的一环。

[0003] 传统的模拟LDO广泛应用于各种电路结构中。然而，为了保证在不同负载条件下LDO输出的稳定性，会导致LDO具有较高的静态功耗以及需要较大的去耦电容，这使得现有的模拟LDO的带宽低、负载瞬态响应速度慢。

发明内容

[0004] 为了解决现有技术中LDO带宽低、负载瞬态响应速度慢的问题，本发明提供了一种高带宽低压差线性稳压器(LDO)。

[0005] 本发明实施例提供的高带宽低压差线性稳压器，包括：比较器、第一开关管和米勒电容；

[0006] 所述比较器的第一输入端连接参考电压，所述比较器的第二输入端连接所述第一开关管的第一端，所述比较器的输出端连接所述第一开关管的控制端；

[0007] 所述第一开关管的第一端连接负载，所述第一开关管的第二端连接电源电压；

[0008] 所述米勒电容的第一端连接所述第一开关管的控制端，所述米勒电容的第二端连接所述第一开关管的第一端。

[0009] 可选的，还包括：驱动模块；

[0010] 所述驱动模块，用于将所述比较器输出的信号驱动后输出至所述第一开关管的控制端。

[0011] 可选的，所述驱动模块，包括：PMOS管和NMOS管；

[0012] 所述PMOS管的源极连接所述电源电压，所述PMOS管的漏极连接所述第一开关管的控制端，所述PMOS管的栅极连接所述比较器的输出端；

[0013] 所述NMOS管的栅极连接所述比较器的输出端，所述NMOS管的源极接地，所述NMOS管的漏极连接所述第一开关管的控制端。

[0014] 可选的，所述驱动模块，包括：第一反相器；

[0015] 所述第一反相器的输入端连接所述比较器的输出端，所述第一反相器的输出端连接所述第一开关管的控制端。

[0016] 可选的，所述驱动模块，包括：第一反相器、PMOS管和NMOS管；

[0017] 所述第一反相器的输入端连接所述比较器的输出端，所述第一反相器的输出端连接所述PMOS管的栅极；

[0018] 所述PMOS管的源极连接所述电源电压，所述PMOS管的漏极连接所述第一开关管的控制端；

[0019] 所述NMOS管的栅极连接所述第一反相器的输出端，所述NMOS管的源极接地，所述NMOS管的漏极连接所述第一开关管的控制端。

[0020] 可选的，所述驱动模块，还包括：第一电流源和/或第二电流源；

[0021] 所述第一电流源的输入端连接所述电源电压，所述第一电流源的输出端连接所述PMOS管的源极；

[0022] 所述第二电流源的输入端连接所述NMOS管的源极，所述第二电流源的输出端接地。

[0023] 可选的，所述驱动模块，还包括：第二反相器；

[0024] 所述第二反相器的输入端连接所述比较器的输出端，所述第二反相器的输出端连接所述第一反相器的输入端。

[0025] 可选的，所述第一反相器为反相缓冲器或反相放大器。

[0026] 可选的，所述米勒电容的容值小于所述负载的等效电容的容值；

[0027] 所述米勒电容的容值大于所述第一开关管控制端处寄生电容的容值。

[0028] 可选的，100Cx≤Cload，且Cx≥10Cp；

[0029] 其中，Cx为所述米勒电容的容值，所述Cload为所述负载等效电容的容值，Cp为所述第一开关管控制端处寄生电容的容值。

[0030] 与现有技术相比，本发明至少具有以下优点：

[0031] 本发明实施例提供的高带宽LDO，包括比较器、第一开关管和米勒电容。采用比较器比较第一开关管输出至负载的电压以及参考电压的大小，并将比较结果输出至第一开关管的控制端，使LDO的带宽不因原有的误差放大器而限制，实现了LDO的高带宽。第一开关管的第一端连接负载，第二端连接电源电压；米勒电容连接在第一开关管的第一端和控制端之间。由于米勒效应，米勒电容减小了第一开关管的输出震荡，降低了本发明实施例中LDO的输出噪音，使其波形满足负载的需求。因此，有别于现有的模拟LDO，本发明实施例中的高带宽LDO无需要求闭环电路的输出稳定，通过米勒电容使第一开关管的输出震荡稳定在负载要求的范围之内，无需限制LDO的带宽以使其输出稳定，实现了高带宽、负载瞬态响应速度快的低压差线性稳压器。

附图说明

[0032] 为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

[0033] 图1为本发明提供的高带宽低压差线性稳压器实施例一的电路拓扑图；

[0034] 图2为本发明提供的高带宽低压差线性稳压器实施例二的结构图；

[0035] 图3为本发明实施例二提供的高带宽低压差线性稳压器的第一种实现方式的一种电路拓扑图；

[0036] 图4为本发明实施例二提供的高带宽低压差线性稳压器的第一种实现方式的另一种电路拓扑图；

[0037] 图5为本发明实施例二提供的高带宽低压差线性稳压器的第二种实现方式的电路拓扑图；

[0038] 图6本发明实施例二提供的高带宽低压差线性稳压器的第三种实现方式的电路拓扑图。

具体实施方式

[0039] 为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0040] 实施例一：

[0041] 参见图1，该图为本发明提供的高带宽低压差线性稳压器实施例一的电路拓扑示意图。

[0042] 本实施例提供的高带宽LDO，包括：比较器Comp、第一开关管K1和米勒电容Cm；

[0043] 所述比较器Comp的第一输入端连接参考电压Vref，所述比较器Comp的第二输入端连接所述第一开关管K1的第一端，所述比较器Comp的输出端连接所述第一开关管K1的控制端；

[0044] 所述第一开关管K1的第一端连接负载，所述第一开关管K1的第二端连接电源电压Vcc；

[0045] 所述米勒电容Cm的第一端连接所述第一开关管K1的控制端，所述米勒电容Cm的第二端连接所述第一开关管K1的第一端。

[0046] 可以理解的是，相较于传统的LDO电路所采用的误差运算放大器的工作带宽，比较器的带宽更高，相应的提高了本实施例的LDO的带宽。

[0047] 本实施例提供的高带宽LDO的工作原理如下：

[0048] 比较器Comp比较参考电压Vref以及输出至负载的输出电压Vx的大小。当输出电压Vx大于参考电压Vref时，节点Ng(位于第一开关管K1的控制端)处为高电平，第一开关管K1断开，负载消耗米勒电容Cm上的电量，拉低输出电压Vx；当输出电压Vx小于参考电压Vref时，节点Ng处为低电平，第一开关管K1开通，向输出电压Vx处传导电流，拉高输出电压Vx。通过上述步骤，就可以将输出至负载的输出电压Vx稳定在参考电压Vref。

[0049] 有别于传统的LDO，本实施例中的高带宽LDO无需另外的电路结构来保证输出的稳定，通过米勒电容Cm即可限制输出电压Vx的震荡，使之满足不同负载的供电要求。具体原理如下：

[0050] 由于米勒电容Cm造成的米勒效应，当输出电压Vx的噪声过大，其震荡变化通过米勒电容Cm耦合至节点Ng，减缓了第一开关管K1的开通和关断，相应的减小了输出电压Vx的震荡，纠正输出电压Vx的非线性失真，使输出电压Vx稳定在负载能够承受的范围之内。

[0051] 需要说明的是，由于米勒电容Cm对输出电压Vx的反馈控制以及比较器Comp，使得本实施例的LDO对负载突降(load dump)的响应速度远大于传统的模拟LDO。

[0052] 本实施例中LDO的电压转换速率(Slew rate)由输出电压Vx和负载的等效电容决定。

[0053] 还需要说明的是，米勒电容Cm的容值小于负载的等效电容的容值。米勒电容Cm的容值大于第一开关管K1控制端处寄生电容的容值，这样可以保证将输出电压Vx的噪声尽可能多的耦合至节点Ng，减小Vx的非线性失真。

[0054] 在本实施例的一些可能的实现方式中，100Cx≤Cload，且Cx≥10Cp；其中，Cx为所述米勒电容Cm的容值，所述Cload为所述负载等效电容的容值，Cp为所述第一开关管K1控制端处寄生电容的容值。

[0055] 由于Cx≥10Cp，使得输出电压Vx中将近90％-100％的震荡耦合在节点Ng处。经实验确定，输出电压Vx的噪声可以从原先的201mV降至20mV，其波形能够满足各种负载的需要。

[0056] 本实施例提供的高带宽LDO，包括比较器、第一开关管和米勒电容。采用比较器比较第一开关管输出至负载的电压以及参考电压的大小，并将比较结果输出至第一开关管的控制端，使LDO的带宽不因原有的误差放大器而限制，实现了LDO的高带宽。第一开关管的第一端连接负载，第二端连接电源电压；米勒电容连接在第一开关管的第一端和控制端之间。由于米勒效应，米勒电容减小了第一开关管的输出震荡，降低了本实施例中LDO的输出噪音，使其波形满足负载的需求。因此，有别于现有的模拟LDO，本实施例中的高带宽LDO无需要求闭环电路的输出稳定，通过米勒电容使第一开关管的输出震荡稳定在负载要求的范围之内，无需限制LDO的带宽以使其输出稳定，实现了高带宽、负载瞬态响应速度快的低压差线性稳压器。另外，为达到相同的设计指标(如功、噪声、负载突降、负载调整率、线性调整率等)，相较于传统的LDO，本实施例的LDO消耗了更小的静态电流。

[0057] 实施例二：

[0058] 参见图2，该图为本发明提供的高带宽低压差线性稳压器实施例二的电路拓扑图。相较于图1，本实施例提供了一种更加具体的电路拓扑结构。

[0059] 在实施例一的基础上，本实施例提供的高带宽LDO还包括：驱动模块100；

[0060] 所述驱动模块100，用于将所述比较器Comp输出的信号驱动后输出至所述第一开关管K1的控制端。

[0061] 需要说明的是，驱动模块100使比较器Comp输出的信号能够满足第一开关管K1的驱动需求。进一步的，驱动模块100还可以缓冲输出至第一开关管K1的信号，提高本实施例中LDO输出的稳定性。

[0062] 可以理解的是，驱动模块100有多种可能的实现方式，下面举例说明：

[0063] 第一种可能的实现方式，如图3所示，所述驱动模块100，包括：PMOS管PM和NMOS管NM；

[0064] 所述PMOS管PM的源极连接所述电源电压Vcc，所述PMOS管PM的漏极连接所述第一开关管K1的控制端，所述PMOS管PM的栅极连接所述比较器Comp的输出端；

[0065] 所述NMOS管NM的栅极连接所述比较器Comp的输出端，所述NMOS管NM的源极接地，所述NMOS管NM的漏极连接所述第一开关管K1的控制端。

[0066] 在本实现方式中，第一开关管K1为PMOS管，该PMOS管的栅极连接驱动模块100的输出端，漏极连接负载，源极连接电源电压Vcc。比较器Comp的同相输入端连接参考电压Vref，反相输入端连接第一开关管K1的第一端(即该PMOS管的漏极)。

[0067] 可选的，还可以通过添加恒定电流源来限定输出电压Vx的变化速率。具体的，如图4所示，所述驱动模块100，还包括：第一电流源Ipu和/或第二电流源Ipd；

[0068] 所述第一电流源Ipu的输入端连接所述电源电压Vcc，所述第一电流源Ipu的输出端连接所述PMOS管PM的源极；

[0069] 所述第二电流源Ipd的输入端连接所述NMOS管NM的源极，所述第二电流源Ipd的输出端接地。

[0070] 第一电流源Ipu限制输出电压Vx的升压速度，而第二电流源Ipd限制输出电压Vx的降压速度。

[0071] 第二种可能的实现方式，如图5所示，所述驱动模块100，包括：第一反相器Inv1；

[0072] 所述第一反相器Inv1的输入端连接所述比较器Comp的输出端，所述第一反相器Inv1的输出端连接所述第一开关管K1的控制端。

[0073] 在本实现方式中，第一开关管K1为PMOS管，该PMOS管的栅极连接驱动模块100的输出端，漏极连接负载，源极连接电源电压Vcc。比较器Comp的同相输入端连接参考电压Vref，反相输入端连接第一开关管K1的第一端(即该PMOS管的漏极)。

[0074] 根据需要，所述第一反相器Inv1可以是电流不补偿型反相器、反相缓冲器或反相放大器，第一反相器Inv1的延迟时间或放大倍数根据实际情况设定，这里不再赘述。

[0075] 在一些可能的实现方式中，还可以采用多级放大或缓冲的形式。此时，所述驱动模块100，还包括：第二反相器(未在图中示出)；所述第二反相器的输入端连接所述比较器Comp的输出端，所述第二反相器的输出端连接所述第一反相器Inv1的输入端。

[0076] 第三种可能的实现方式，参见图6，所述驱动模块100，包括：第一反相器Inv1、PMOS管PM和NMOS管NM；

[0077] 所述第一反相器Inv1的输入端连接所述比较器Comp的输出端，所述第一反相器Inv1的输出端连接所述PMOS管PM的栅极；

[0078] 所述PMOS管PM的源极连接所述电源电压Vcc，所述PMOS管PM的漏极连接所述第一开关管K1的控制端；

[0079] 所述NMOS管NM的栅极连接所述第一反相器Inv1的输出端，所述NMOS管NM的源极接地，所述NMOS管NM的漏极连接所述第一开关管K1的控制端。

[0080] 可选的，所述驱动模块100，还包括：第二反相器Inv2；

[0081] 所述第二反相器Inv2的输入端连接所述比较器Comp的输出端，所述第二反相器Inv2的输出端连接所述第一反相器Inv1的输入端。

[0082] 同理，所述第一反相器Inv1和第二反相器Inv2可以是电流不补偿型反相器、反相缓冲器或反相放大器。

[0083] 在本实现方式中，第一开关管K1为PMOS管，该PMOS管的栅极连接驱动模块100的输出端，漏极连接负载，源极连接电源电压Vcc。比较器Comp的同相输入端连接参考电压Vref，反相输入端连接第一开关管K1的第一端(即该PMOS管的漏极)。

[0084] 在一些可能的实现方式中，所述驱动模块100，还包括：第一电流源Ipu和/或第二电流源Ipd；

[0085] 所述第一电流源Ipu的输入端连接所述电源电压Vcc，所述第一电流源Ipu的输出端连接所述PMOS管PM的源极；

[0086] 所述第二电流源Ipd的输入端连接所述NMOS管NM的源极，所述第二电流源Ipd的输出端接地。

[0087] 可以理解的是，第一电流源Ipu和第二电流源Ipd的具体工作原理与上面所述的类似，这里不再赘述。

[0088] 下面以图6所示的电路拓扑为例，详细说明本实施例提供的LDO的工作原理。为方便说明，节点N1位于比较器的输出端，节点N2位于第二反相器Inv2的输出端，节点N3位于第一反相器Inv1的输出端，节点Ng位于第一开关管K1的控制端。

[0089] 首先，比较器Comp比较参考电压Vref和输出电压Vx。当输出电压Vx大于参考电压Vref时，比较器Comp输出低电平，节点N1为低电平，节点N2为高电平，节点N3为低电平，PMOS管PM导通，NMOS管NM关断，节点Ng为高电平，第一开关管K1闭合，负载消耗电容Cx上的电量，拉低输出电压Vx。

[0090] 由于电路的动态变化，可以忽视输出电压Vx等于参考电压Vref的情况。

[0091] 然后，当输出电压Vx降至小于参考电压Vref时，比较器Comp输出高电平，节点N1为高电平，节点N2为低电平，节点N3为高电平，PMOS管PM关断，NMOS管NM开通，节点Ng为低电平，第一开关管K1开通，向输出电压Vx传导电流，拉高输出电压Vx。

[0092] 通过上述过程，输出电压Vx即稳定在参考电压Vref。

[0093] 在图6所示的电路拓扑中，节点N1、节点N2、节点N3、均非主极点，节点Ng为主极点。

[0094] 通过仿真实验得知，图6所示的LDO使用耐压100mV容值为400pF的去耦电容即可保证最大50mA的负载输出能力。

[0095] 以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。