多晶胞芯片

摘要

本发明提供一种多晶胞芯片，包括半导体基底、多数个晶胞、多数个信号传输线组、多数个信号传输线组以及多数条操作电压传输导线。任二相邻晶胞间可具有相隔空间。信号传输线可分别配置在至少部分该些相隔空间上以进行至少部分相邻晶胞间的信号传输。多晶胞芯片可通过部分相隔空间进行切割以切断部分信号传输线组，致使多晶胞芯片可被分割为多个子芯片，其中切割后的部分子芯片仍可使用。辅助电路分别被信号传输线组覆盖。操作电压传输导线配置在相隔空间中。其中，各辅助电路耦接至对应的操作电压传输导线，并通过对应的操作电压传输导线接收操作电压。该多晶胞芯片，在所提供的可切割空间中提供辅助电路，以提升多晶胞芯片的效能。

权利要求

1.一种多晶胞芯片，其特征在于，包括：

半导体基底；

多数个晶胞，排列在所述半导体基底上，该些晶胞中相邻晶胞间分别具有多数个相隔空间；

多数个信号传输线组，配置在至少部分该些相隔空间中，并分别用以进行至少部分相邻晶胞间的信号传输；

多数个辅助电路，设置在所述半导体基底的多数个半导体层并分别被该些信号传输线组覆盖；

多数条操作电压传输导线，分别配置在该些相隔空间中，且各所述操作电压传输导线的两端分别耦接至相邻的二晶胞；以及多数个接口电路，分别耦接至对应的辅助电路，以作为各所述晶胞与对应的辅助电路的信息信号传输线组，并且各所述接口电路检测对应的辅助电路是否被切断，其中，所述多晶胞芯片是可使用的，且所述多晶胞芯片通过部分该些相隔空间进行切割以切断部分该些信号传输线，致使所述多晶胞芯片被分割为多个子芯片，其中切割后的部分该些子芯片仍可使用，且各所述辅助电路耦接至对应的操作电压传输导线，并通过对应的操作电压传输导线接收一操作电压。

2.根据权利要求1所述的多晶胞芯片，其特征在于，当该些相隔空间中的多个被切割相隔空间提供作为切割通道以进行切割时，该些被切割相隔空间上的操作电压传输导线与对应连接的辅助电路的耦接路径对应被切断。

3.根据权利要求1所述的多晶胞芯片，其特征在于，还包括：

至少一辅助周边电路，形成在多个相邻的相隔空间之间，所述辅助周边电路耦接至该些相邻的相隔空间中的辅助电路。

4.根据权利要求3所述的多晶胞芯片，其特征在于，当该些相隔空间中的多个被切割相隔空间提供作为切割通道以进行切割时，耦接该些被切割相隔空间中的辅助电路的辅助周边电路对应被切断。

5.根据权利要求3所述的多晶胞芯片，其特征在于，所述辅助周边电路包括耦接至该些相邻的相隔空间中的辅助电路的至少一传输导线。

6.根据权利要求1所述的多晶胞芯片，其特征在于，还包括

多数条接地电压传输导线，配置在该些相隔空间中，且各所述接地电压传输导线的两端分别耦接至相邻的二晶胞，其中，各所述辅助电路耦接至对应的接地电压传输导线，并通过对应的接地电压传输导线接收参考接地电压。

7.根据权利要求1所述的多晶胞芯片，其特征在于，各所述接口电路在当对应的辅助电路被切断时停止工作。

8.根据权利要求1所述的多晶胞芯片，其特征在于，各所述晶胞包括处理器电路及记忆体电路中的至少其中之一。

9.根据权利要求1所述的多晶胞芯片，其特征在于，该些信号传输线组由所述可切割的多晶胞芯片中的多个金属层来建构，该些辅助电路由该些金属层下的该些半导体层来建构。

说明书

多晶胞芯片

技术领域

[0001] 本发明是有关于一种可被切割的多晶胞芯片。

背景技术

[0002] 随着电子科技的不断演进，更人性化、功能性更复杂的电子产品不断地推陈出新，人们对于电子产品的数据处理能力的要求也愈来愈高。在现行的电子技术当中，通常可在电子产品中配置多个处理芯片，并将所要处理的数据通过该些处理芯片进行分散处理，以提升电子产品的数据处理能力。

[0003] 当单一存取装置需要针对多个处理器进行信息传输时，常会因硬体所能提供的频宽限制，而降低了信息的传输效率。这种情况，在当需要进行大量的数据传输动作时，存取装置就无法即时的完成数据存取的动作，造成系统效率的下降。

[0004] 此外，在提升芯片供作效能的同时，产品价格也成为电子装置是否具有市场竞争力的重要因素。因此，如何提供高效能且具有合理价格的电子产品，是现今设计者的重要课题。

发明内容

[0005] 本发明提供一种多晶胞芯片，在所提供的可切割空间中提供辅助电路，以提升多晶胞芯片的效能。

[0006] 本发明的多晶胞芯片接上所需电源及信号后是可使用的。其中，多晶胞芯片包括半导体基底、多数个晶胞、多数个多信号传输线组、多数个辅助电路以及多数条操作电压传输导线。该些晶胞可配置在半导体基底上。该些晶胞中的任二相邻晶胞间可具有相隔空间。该些信号传输线可分别配置在至少部分该些相隔空间上，并分别用以进行至少部分相邻晶胞间的信号传输。上述的多晶胞芯片可通过部分该些相隔空间进行切割以切断部分该些信号传输线，致使多晶胞芯片可被分割为多个子芯片，其中切割后的部分该些子芯片接上所需电源及信号后仍可使用。辅助电路设置在半导体基底上并分别被信号传输线组覆盖。操作电压传输导线配置在相隔空间中，且各操作电压传输导线的两端分别耦接至相邻的二晶胞。其中，各辅助电路耦接至对应的操作电压传输导线，并通过对应的操作电压传输导线接收操作电压。

[0007] 在本发明的一实施例中，其中当上述的相隔空间中的多个被切割相隔空间提供作为一切割通道以进行切割时，被切割相隔空间上的操作电压传输导线对应被切断。

[0008] 在本发明的一实施例中，多晶胞芯片还包括至少一辅助周边电路。辅助周边电路形成在多个相邻的相隔空间之间，辅助周边电路耦接至相邻的相隔空间中的辅助电路。

[0009] 在本发明的一实施例中，当上述的相隔空间中的多个被切割相隔空间提供作为切割通道以进行切割时，耦接被切割相隔空间中的辅助电路的辅助周边电路对应被切断。

[0010] 在本发明的一实施例中，上述的辅助周边电路包括耦接至相邻的相隔空间中的辅助电路的至少一传输导线。

[0011] 在本发明的一实施例中，多晶胞芯片还包括多数条接地电压传输导线。接地电压传输导线配置在相隔空间中，且各操作电压传输导线的两端分别耦接至相邻的二晶胞。其中，各辅助电路耦接至对应的接地电压传输导线，并通过对应的接地电压传输导线接收参考接地电压。

[0012] 在本发明的一实施例中，上述的晶胞的尺寸不完全相同。

[0013] 在本发明的一实施例中，上述的各晶胞包括多数个接口电路。接口电路分别耦接至对应的辅助电路，以作为各晶胞与对应的辅助电路的信息信号传输线组。其中，各接口电路检测对应的辅助电路是否被切断，并在当对应的辅助电路被切断时停止工作。

[0014] 在本发明的一实施例中，上述的各晶胞包括处理器电路及记忆体电路中的至少其中之一。

[0015] 在本发明的一实施例中，上述的信号传输线组由可切割的多晶胞芯片中的多个金属层来建构，辅助电路由金属层下的多数个半导体层来建构。

[0016] 基于上述，本发明利用相隔空间，并在相隔空间中信号传输线组下方设计辅助电路。通过辅助电路可增加各晶胞的工作能力，在不增加芯片面积的条件下，有效提升可切割的多晶胞芯片的工作效能。

[0017] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

[0018] 图1是本发明一实施例的多晶胞芯片的示意图；

[0019] 图2是本发明实施例的多晶胞芯片的细部结构示意图；

[0020] 图3是本发明实施例的可切割的多晶胞芯片的一实施方式的示意图；

[0021] 图4是本发明另一实施例的可切割的多晶胞芯片的示意图；

[0022] 图5是本发明再一实施例的可切割的多晶胞芯片的示意图；

[0023] 图6是本发明实施例的可切割的多晶胞芯片的一实施方式的示意图；

[0024] 图7是本发明实施例的辅助周边电路的实施方式示意图。

[0025] 附图标记说明：

[0026] 100、200、300、400、500：可切割的多晶胞芯片；

[0027] SUB：半导体基底；

[0028] CELL、201～204、301～304、401～404、501～504：晶胞；

[0029] OCI、OCI1～OCI4：信号传输线组；

[0030] 211～214、311～314、411～414、511～514、701、702：辅助电路；

[0031] VL1～VL4：操作电压传输导线；

[0032] SL2、SL1：切割通道；

[0033] GL1～GL4：接地电压传输导线；

[0034] INT11、INT12、INT21、INT22、INT31、INT32、INT41、INT42：接口电路；

[0035] 520、700：辅助周边电路；

[0036] WIR1、WIR2：传输导线。

具体实施方式

[0037] 请参照图1，图1是本发明一实施例的可切割的多晶胞芯片的示意图。可切割的多晶胞芯片100包括半导体基底SUB、多个晶胞CELL以及多个信号传输线组OCI。晶胞CELL排列在半导体基底SUB上，晶胞CELL中相邻晶胞间分别具有多数个相隔空间。信号传输线组OCI分别配置在相隔空间中，用以进行相邻晶胞间的数据传输动作。各晶胞CELL包括处理器电路及记忆体电路中的至少其中之一。

[0038] 接着请参照图2，图2是本发明实施例的多晶胞芯片的细部结构示意图。在图2中，在可切割的多晶胞芯片200中，晶胞201～204相临排列在相同的半导体基板上。其中，晶胞201与202相邻的侧边间具有相隔空间，信号传输线组OCI2配置在晶胞201与202间的相隔空间上，并且，值得注意的，多晶胞芯片200还包括辅助电路212配置在晶胞201与202间的相隔空间中。其中，信号传输线组OCI2覆盖在辅助电路212上方。同理，晶胞201与203、晶胞202与
204、晶胞203与204相邻的侧边间也可分别具有相隔空间。这些相隔空间中被可分别配置辅助电路211、213以及214，及分别覆盖辅助电路211、213以及214的信号传输线组OCI1、OCI3以及OCI4。在此，信号传输线组OCI1、OCI2、OCI3以及OCI4分别用来进行晶胞201与203间、晶胞201与202间、晶胞202与204间以及晶胞203与204间的数据传输动作。而辅助电路211、
212、213以及214则可分别耦接至晶胞201与203、晶胞201与202、晶胞202与204以及晶胞203与204以辅助晶胞所进行的电路操作。

[0039] 值得注意的是，可切割的多晶胞芯片200上还包括多条操作电压传输导线VL1～VL4。其中，操作电压传输导线VL1配置在晶胞201及203的相隔空间中，且其两端分别耦接至晶胞201及203；操作电压传输导线VL2配置在晶胞201及202的相隔空间中，且其两端分别耦接至晶胞201及202；操作电压传输导线VL3配置在晶胞202及204的相隔空间中，且其两端分别耦接至晶胞202及204；以及，操作电压传输导线VL4配置在晶胞203及204的相隔空间中，且其两端分别耦接至晶胞203及204。操作电压传输导线VL1～VL4用来传输操作电压，并且，辅助电路211、212、213以及214分别耦接至操作电压传输导线VL1～VL4以接收所需要的操作电压。

[0040] 在本发明一实施例中，操作电压传输导线VL1～VL4上所传输的操作电压，可以来自于其所耦接的晶胞的至少其中之一。

[0041] 在本发明一实施例中，信号传输线组OCI1、OCI3以及OCI4可以通过多晶胞芯片200所提供的图案化金属层来形成的多条传输导线来建构，而辅助电路211、212、213以及214则可由图案化金属层下多个半导体层来建构。辅助电路211、212、213以及214并可通过连接层及/或图案化金属层来分别耦接至操作电压传输导线VL1～VL4。

[0042] 接着请参照图3，图3是本发明实施例的可切割的多晶胞芯片的一实施方式的示意图。在图3中，可切割的多晶胞芯片300包括晶胞301～304、辅助电路311～314以及操作电压传输导线VL1～VL4。当多晶胞芯片300要进行切割时，晶胞301及302以及晶胞303及304间的相隔空间被选择为被切割相隔空间，且这两个被切割相隔空间组合成切割通道SL1以进行切割。在切割过程中，配置在被切割相隔空间的辅助电路312及314可被切除，且重点在于，操作电压传输导线VL2以及VL4与对应连接的辅助电路312、314的耦接路径会有效的被切断。如此一来，就算在切割动作完成后，辅助电路312及314未被完全移除而有残余的电路留存时，由于提供操作电压的操作电压传输导线VL2以及VL4被有效的切断，这些残余的电路也不会因接收到操作电压而生漏电的现象。

[0043] 以下请参照图4，图4是本发明另一实施例的可切割的多晶胞芯片的示意图。在图4中，可切割的多晶胞芯片400包括晶胞401～404、辅助电路411～414、操作电压传输导线VL1～VL4以及接地电压传输导线GL1～GL4。与前述实施例不相同的，本实施例中还包括接地电压传输导线GL1～GL4。其中，接地电压传输导线GL1～GL4分别配置在晶胞401、403间、晶胞401、402间、晶胞401、404间以及晶胞403、404间的相隔空间中。其中，接地电压传输导线GL1可耦接至晶胞401以及403，接地电压传输导线GL2可耦接至晶胞401以及402，接地电压传输导线GL3可耦接至晶胞402以及404，接地电压传输导线GL4可耦接至晶胞403以及404。并且，辅助电路411～414分别耦接至接地电压传输导线GL1～GL4以接收接地电压传输导线GL1～GL4所传输的参考接地电压。

[0044] 以下请参照图5，图5是本发明再一实施例的可切割的多晶胞芯片的示意图。在图5中，可切割的多晶胞芯片500包括晶胞501～504、辅助电路511～514、操作电压传输导线VL1～VL4、接地电压传输导线GL1～GL4以及辅助周边电路520。此外，在本实施例中，晶胞501还包括接口电路INT11、INT12，晶胞502还包括接口电路INT21、INT22，晶胞503还包括接口电路INT31、INT32，且晶胞504还包括接口电路INT41、INT42。

[0045] 在本实施例中，晶胞501中的接口电路INT11及INT12分别耦接至辅助电路511及512，晶胞502中的接口电路INT21及INT22分别耦接至辅助电路512及513，晶胞503中的接口电路INT31及INT32分别耦接至辅助电路511及514，而晶胞504中的接口电路INT41及INT42则分别耦接至辅助电路513及514。上述的各接口电路INT11、INT12、INT21、INT22、INT31、INT32、INT41以及INT42用以检测对应连接的辅助电路是否被切断，并且，在当各接口电路INT11、INT12、INT21、INT22、INT31、INT32、INT41以及INT42对应的辅助电路被切断时各接口电路INT11、INT12、INT21、INT22、INT31、INT32、INT41以及INT42停止其所进行的工作。

[0046] 进一步来说明，在本发明一实施例中，以接口电路INT21以及辅助电路512为范例，在当辅助电路512被切断后，接口电路INT21连接至辅助电路512的信号接收点上所接收到的信号成为一个无用且不可预期的信号，因此，在当辅助电路512被切断后，接口电路INT21由辅助电路512接收信号的动作需要被停止。另外，同样的，由于辅助电路512被切断后可能留下残存的电路元件，若接口电路INT21持续传送输出信号至辅助电路512，有可能产生漏电现象。因此，接口电路INT21的信号输出动作也需要被停止。

[0047] 关于接口电路所进行的辅助电路是否被切断的检测动作中，在本发明一实施例中，辅助电路例如可以内建拉高电路，而接口电路可以提供检测导线连接至这个拉高电路。在当辅助电路被切除时，接口电路可以针对检测导线进行开路短路(open/short)测试，以获知检测导线是否仍接收拉高电路所提供的拉高电压，并进而得知对应辅助电路是否被切断。当然，关于开路短路测试的作法可采用本领域具通常知识者所熟知的测试方式来进行。
而上述的拉高电路也可以被置换为其他可提供参考电压的任意电路，例如拉低电路。

[0048] 值得注意的是，本发明实施例中，可切割的多晶胞芯片500并在相邻的相隔空间之间设置辅助周边电路520。辅助周边电路520耦接至相邻的相隔空间中的辅助电路511～514，并作为执行与辅助电路511～514中至少其一所执行的功能相关联的电路。在本发明某些实施例中，辅助周边电路520可以包括执行数位运算的数位电路，或也可以包括多个传输导线。

[0049] 接着请参照图6，图6是本发明实施例的可切割的多晶胞芯片的一实施方式的示意图。在图6中，当晶胞501及502间的相隔空间以及晶胞503及504间的相隔空间被提供以作为切割通道SL2时，在进行切割动作后，操作电压传输导线VL2及VL4会对应被切断。并且，辅助电路512及514以及辅助周边电路520也会被切除。在此要注意的，在本发明实施例中，当辅助周边电路520所连接的辅助电路511～514中至少其一被切除时，辅助周边电路520也可对应被切除。

[0050] 另外，在本实施例中，接地电压传输导线GL2及GL4在切割通道SL2的切割动作中，也可对应被切断。

[0051] 请参照图7，图7是本发明实施例的辅助周边电路的实施方式示意图。在图7中，辅助周边电路700耦接相邻的辅助电路701及702。辅助周边电路700除可包括具有逻辑运算能力的逻辑电路外，还可包括一条或多条的传输导线WIR1及WIR2。其中，传输导线WIR1及WIR2用以使辅助电路701及702的输出输入节点间以一对一、多对一或一对多的形式相互连接，并使辅助电路701及702间进行数据传输动作。

[0052] 综上所述，本发明所提供的可切割的多晶胞芯片中，通过在晶胞的相隔空间中配置重叠的信号传输线组以及辅助电路。借此，在有限的空间上增加辅助电路的配置来辅助晶胞的运算能力，在不提升成本的原则下，有效提升可切割的多晶胞芯片的工作效能。

[0053] 最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。