一种阵列基板、显示面板及阵列基板制备方法

摘要

本发明提供一种阵列基板、显示面板及阵列基板制备方法，阵列基板包括形成在基底上的保护层，以及贯穿所述保护层的过孔，还包括第一导电层，第一导电层位于形成有所述过孔的保护层上远离所述基底的一侧。通过令第一导电层在过孔底部的厚度大于第一导电层在非过孔区域的厚度，即增加了第一导电层在过孔底部的厚度，可以减小过孔中孔底与孔顶的段差，从而减小过孔内部第一导电膜层脱落的风险，进而避免电极信号中断，提高TFT的电连接性能。

权利要求

1.一种阵列基板，包括形成在基底上的保护层，以及贯穿所述保护层的过孔，其特征在于，还包括第一导电层，所述第一导电层位于形成有所述过孔的保护层上远离所述基底的一侧，且所述第一导电层在所述过孔底部的厚度大于所述第一导电层在非过孔区域的厚度；

所述第一导电层在非过孔区域的部分通过对在所述保护层上沉积的第一导电薄膜的非过孔区域刻蚀得到，所述第一导电层在所述过孔中的部分通过在所述保护层上沉积的第一导电薄膜由过孔区域的光刻胶保护得到。

2.如权利要求1所述的阵列基板，其特征在于，所述保护层包括第一保护层和第二保护层，所述阵列基板还包括形成在所述基底上的信号线，所述第一保护层和第二保护层依次形成在所述信号线远离所述基底的一侧，所述第一导电层通过所述过孔与所述信号线连接。

3.如权利要求2所述的阵列基板，其特征在于，所述第二保护层的材料为树脂材料。

4.如权利要求2或3所述的阵列基板，其特征在于，所述第一导电层在所述过孔底部的厚度小于所述第二保护层的厚度。

5.如权利要求1所述的阵列基板，其特征在于，所述第一导电层在所述过孔底部的厚度为1000-5000Å。

6.一种显示面板，其特征在于，包括如权利要求1-5任一项所述的阵列基板。

7.一种阵列基板制备方法，包括：在基底上形成保护层，并形成贯穿所述保护层的过孔，其特征在于，所述方法还包括：在形成有所述过孔的保护层上远离所述基底的一侧形成第一导电层，所述第一导电层在所述过孔底部的厚度大于所述第一导电层在非过孔区域的厚度；

其中，所述在形成有所述过孔的基底上远离所述基底的一侧形成第一导电层，具体包括：通过构图工艺在所述保护层上形成第一导电层的图形，具体包括：在所述保护层上沉积第一导电薄膜，并在所述第一导电薄膜上涂覆光刻胶；

对所述光刻胶采用掩膜板曝光、显影，其中，保留所述过孔区域的光刻胶，并在显影后去除非过孔区域的光刻胶；

刻蚀非过孔区域的第一导电薄膜，以在所述非过孔区域形成第一导电层的第二图形；

剥离所述过孔区域的光刻胶，以在所述过孔区域形成第一导电层的第一图形。

说明书

一种阵列基板、显示面板及阵列基板制备方法

技术领域

[0001] 本发明涉及显示技术领域，具体涉及一种阵列基板、显示面板及阵列基板制备方法。

背景技术

[0002] 参见图1a，现有的TFT(Thin Film Transistor，薄膜晶体管)包括：依次形成在基底8上的缓冲层4、信号线5、保护层1(包括第一保护层11和第二保护层12)，在保护层1上的信号线区域位置形成有贯穿保护层1的过孔2，第一导电层3通过过孔2与信号线5连接。

[0003] 第二保护层12的厚度约为10000A-20000A(当前生产标准，非行业标准)，形成在第二保护层12上的第一导电层3的厚度约为400A(当前生产标准，非行业标准)，第二保护层12与第一导电层3的膜层厚度相差悬殊，因此，在过孔2的位置产生较大的段差。

[0004] 如图1b所示，当玻璃处于非倒置状态时，过孔孔底是颗粒等残留物极易积聚的位置，由于第一导电层3的膜层较薄，若在过孔2的孔底有残留物聚积，在沉积第一导电层3的过程中，残留物容易将第一导电层3击穿或影响第一导电层3的膜层沉积，在后续的刻蚀工艺中，易发生刻蚀液钻刻或膜层随残留物伴随，在过孔2的位置发生膜层脱落现象，影响电极信号传输。

发明内容

[0005] 本发明针对现有技术中存在的上述不足，提供一种阵列基板、显示面板及阵列基板制备方法，用以解决过孔位置膜层脱落导致的电极信号中断问题。

[0006] 本发明为解决上述技术问题，采用如下技术方案：

[0007] 本发明提供一种阵列基板，包括形成在基底上的保护层，以及贯穿所述保护层的过孔，其特征在于，还包括第一导电层，所述第一导电层位于形成有所述过孔的保护层上远离所述基底的一侧，且所述第一导电层在所述过孔底部的厚度大于所述第一导电层在非过孔区域的厚度。

[0008] 优选的，所述保护层包括第一保护层和第二保护层，所述阵列基板还包括形成在所述基底上的信号线，所述第一保护层和第二保护层依次形成在所述信号线远离所述基底的一侧，所述第一导电层通过所述过孔与所述信号线连接。

[0009] 优选的，所述第二保护层的材料为树脂材料。

[0010] 优选的，所述第一导电层在所述过孔底部的厚度小于所述第二保护层的厚度。

[0011] 优选的，所述第一导电层在所述过孔底部的厚度为1000-5000A。

[0012] 本发明还提供一种显示面板，包括如前所述的阵列基板。

[0013] 本发明还提供一种阵列基板制备方法，所述方法包括：在基底上形成保护层，并形成贯穿所述保护层的过孔，其特征在于，所述方法还包括：

[0014] 在形成有所述过孔的保护层上远离所述基底的一侧形成第一导电层，所述第一导电层在所述过孔底部的厚度大于所述第一导电层在非过孔区域的厚度。

[0015] 优选的，所述在形成有所述过孔的基底上远离所述基底的一侧形成第一导电层，具体包括：

[0016] 通过构图工艺在所述保护层上形成第一导电层的图形。

[0017] 优选的，所述通过构图工艺在所述保护层上形成第一导电层的图形，具体包括：

[0018] 在所述保护层上沉积第一导电薄膜，并在所述第一导电薄膜上涂覆光刻胶；

[0019] 对所述光刻胶采用掩膜板曝光、显影，其中，保留所述过孔区域的光刻胶，并在显影后去除非过孔区域的光刻胶；

[0020] 刻蚀非过孔区域的第一导电薄膜，以在所述非过孔区域形成第一导电层的第二图形；

[0021] 剥离所述过孔区域的光刻胶，以在所述过孔区域形成第一导电层的第一图形。

[0022] 优选的，所述在形成有所述过孔的基底上远离所述基底的一侧形成第一导电层，具体包括：

[0023] 在所述保护层上涂覆光刻胶；

[0024] 对完成上述步骤的基底采用掩膜板进行曝光，去除所述过孔内的光刻胶；

[0025] 沉积第一导电薄膜；

[0026] 剥离所述保护层上非过孔区域的光刻胶和第一导电薄膜，并保留所述过孔内的第一导电薄膜，以形成第一导电层的第一图形；

[0027] 通过构图工艺在所述保护层的非过孔区域形成第一导电层的第二图形。

[0028] 本发明能够实现以下有益效果：

[0029] 本发明的阵列基板、显示面板及阵列基板制备方法，阵列基板包括形成在基底上的保护层，以及贯穿所述保护层的过孔，还包括第一导电层，第一导电层位于形成有所述过孔的保护层上远离所述基底的一侧。通过令第一导电层在过孔底部的厚度大于第一导电层在非过孔区域的厚度，即增加了第一导电层在过孔底部的厚度，可以减小过孔中孔底与孔顶的段差，从而减小过孔内部第一导电膜层脱落的风险，进而避免电极信号中断，提高TFT的电连接性能。

附图说明

[0030] 图1a为现有阵列基板的结构示意图；

[0031] 图1b为现有阵列基板在过孔位置膜层脱落的示意图；

[0032] 图2为本发明实施例的阵列基板的结构示意图；

[0033] 图3为本发明实施例的阵列基板的制备流程图之一；

[0034] 图4为本发明实施例的阵列基板的制备流程图之二。

[0035] 图例说明：

[0036] 1、保护层         2、过孔             3、第一导电层

[0037] 4、缓冲层         5、信号线           6、层间绝缘层

[0038] 7、第二导电层     11、第一保护层      12、第二保护层

[0039] 31、第一导电薄膜  32、光刻胶          71、第二导电薄膜

[0040] 311、第一图形     312、第二图形

具体实施方式

[0041] 下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0042] 以下结合图2，详细说明本发明的阵列基板的结构。

[0043] 如图2示，本发明提供一种阵列基板，包括基底8、形成在基底8上的保护层1，以及贯穿保护层1的过孔2。所述阵列基板还包括第一导电层3，第一导电层3位于形成有过孔2的保护层1上远离基底8的一侧，即第一导电层3位于保护层1的上方，第一导电层3覆盖过孔区域和非过孔区域，其中，第一导电层3在过孔底部的厚度d2大于第一导电层3在非过孔区域的厚度d1。

[0044] 通过令第一导电层3在过孔底部的厚度d2大于第一导电层3在非过孔区域的厚度d1，即增加了第一导电层3在过孔底部的厚度d2，可以减小过孔3中孔底与孔顶的段差，从而减小过孔内部第一导电膜层脱落的风险，进而避免电极信号中断，提高TFT的电连接性能。

[0045] 具体的，保护层1可以包括第一保护层11和第二保护层12，所述阵列基板还包括形成在基底8上的信号线5，即第一保护层11和第二保护层12依次形成在信号线5远离所述基底8的一侧(即信号线5上方)，第一导电层3通过过孔2与信号线5连接。

[0046] 优选的，第一保护层11的材料可以选用硅的氧化物(如SiOx)或者硅的氮化物(如SiNx)等，也可以是两者的组合，氮化硅，第二保护层12的材料可以为树脂材料。

[0047] 第二保护层12的厚度远大于第一保护层11的厚度，例如，第二保护层12的厚度可以为15000A，第一保护层11的厚度可以为1150A。

[0048] 第一导电层3在非过孔区域的厚度d1可以为400A左右，第一导电层3在过孔底部的厚度d2为1000-5000A，优选的，可以为2000A。

[0049] 由于第一导电层3在过孔底部的厚度d2一般在百埃或千埃的量级单位，第二保护层12是树脂材料，其厚度D一般在千埃或μ的量级单位，因此，第一导电层3在过孔底部的厚度d2与第二保护层12的厚度D相差悬殊。如图2所示，第一导电层3在过孔底部的厚度d2小于第二保护层12的厚度D，即d1

[0050] 需要说明的是，所述阵列基板还可以包括形成在基底8上的缓冲层4，信号线5形成于缓冲层4上，位于第一保护层11与缓冲层4之间。第一导电层3通过过孔2与信号线5连接，信号线5可以为数据线，相应的，第一导电层3为像素电极。

[0051] 优选的，缓冲层4的材料可以选用硅的氧化物(如SiOx)或者硅的氮化物(如SiNx)等，也可以是两者的组合。

[0052] 需要说明的是，第一导电层3在过孔底部的厚度d2大于第一导电层3在非过孔区域的厚度的d1，还可以避免过孔2过刻导致的信号线5断线的问题，从而保证第一导电层3与信号线5能够有效连接。此外，由于第一导电层3在过孔底部的厚度d2增加，因此，过孔2刻蚀的工艺条件可以相对放宽，并可以适当减小信号线5的厚度，从而降低工艺要求，并降低阵列基板的整体厚度。

[0053] 进一步的，如图2所示，所述阵列基板还可以包括依次形成于第一导电层3上的层间绝缘层6和第二导电层7，第二导电层7可以为公共电极。

[0054] 优选的，层间绝缘层6的材料选用硅的氧化物(如SiOx)或者硅的氮化物(如SiNx)等，也可以是两者的组合，第二导电层7的材料与第一导电层3的材料相同，可以为氧化铟锡(ITO)。

[0055] 本发明的另一实施例还提供一种显示面板，所述显示面板包括如前所述的阵列基板，其结构在此不再赘述。

[0056] 通过令第一导电层3在过孔底部的厚度d2大于第一导电层3在非过孔区域的厚度d1，即增加了第一导电层3在过孔底部的厚度d2，可以减小过孔3的段差，从而减小过孔位置膜层脱落的风险，提高显示效果。

[0057] 本发明的另一实施例还提供一种阵列基板制备方法，所述方法用于制备前述的阵列基板。如图3所示，所述方法包括以下步骤：

[0058] 步骤S31，通过构图工艺在基底8上形成包括信号线5的图形。

[0059] 具体的，通过构图工艺在基底8上形成缓冲层4，并在缓冲层4上形成包括信号线5的图形。

[0060] 其中，在缓冲层4上与信号线区域相对应的位置沉积用于形成信号线5的导电薄膜，涂覆光刻胶，并对完成上述步骤的基底8采用掩膜板进行曝光、显影、刻蚀、剥离，在缓冲层4上与信号线区域相对应的位置形成包括信号线5的图形。所述导电薄膜可以为金属薄膜，例如，可以采用铬(Cr)、钼(Mo)、铝(Al)、铜(Cu)、钨(W)、钕(Nd)中的一种，也可以采用上述金属的合金。

[0061] 步骤S32，在基底8上形成保护层1，并形成贯穿保护层1的过孔2。

[0062] 具体的，可以采用等离子体增强化学气相沉积等方法在缓冲层4上形成保护层1。保护层1包括第一保护层11和第二保护层12，第一保护层11的材料可以选用硅的氧化物(如SiOx)或者硅的氮化物(如SiNx)等，也可以是两者的组合，第二保护层12的材料可以选用树脂材料。

[0063] 可以通过构图工艺在信号线区域相对应的位置形成贯穿第一保护层11和第二保护层12的过孔2。

[0064] 步骤S33，在形成有过孔2的保护层1上远离基底8的一侧形成第一导电层3，第一导电层3在过孔底部的厚度d2大于第一导电层3在非过孔区域的厚度d1。

[0065] 具体的，可以通过构图工艺在保护层1上形成第一导电层3的图形。所述通过构图工艺在保护层1上形成第一导电层3的图形，具体包括：

[0066] 步骤S331，在保护层1上沉积第一导电薄膜31，并在第一导电薄31膜上涂覆光刻胶32。

[0067] 具体的，第一导电薄膜31用于形成第一导电层3，可以通过采用溅射、热蒸发或其它成膜方法沉积第一导电薄膜31，第一导电薄膜31的厚度为1000-5000A，在本发明实施例中，第一导电薄膜31的厚度可以为2000A。优选的，第一导电薄膜31的材料为氧化铟锡。

[0068] 步骤S332，对所述光刻胶采用掩膜板曝光、显影，其中，保留所述过孔区域的光刻胶，并在显影后去除非过孔区域的光刻胶。刻蚀非过孔区域的第一导电薄膜，以在所述非过孔区域形成第一导电层的第二图形312；此时，由于过孔区域的第一导电薄膜被光刻胶保护，不会被刻蚀。

[0069] 具体的，在本发明实施例中，将厚度为2000A的第一导电薄膜31刻蚀到厚度为400A。

[0070] 步骤S333，剥离所述过孔区域的光刻胶，以在所述过孔区域形成第一导电层的第一图形，从而得到包括第一图形311和第二图形312的第一导电层3(如图3中S333所示)。

[0071] 可以通过控制第一导电层3的非过孔区域的刻蚀工艺条件，例如，温度、刻蚀时间、刻蚀速率等，控制第一导电层3的厚度。

[0072] 需要说明的是，经过步骤S332后，第一导电层3在所述过孔底部的厚度d2小于第二保护层12的厚度D，且大于第一导电层3在非过孔区域的厚度d1，其中，d2仍然为1000-5000A(在本发明实施例中为2000A)，d1约为400A。

[0073] 第一导电层3通过过孔2与信号线5连接，信号线5可以为数据线，第一导电层3为像素电极。

[0074] 进一步的，在形成有过孔2的基底8上远离基底8的一侧形成第一导电层3(即步骤S332)之后，所述方法还可以包括：

[0075] 步骤S34，通过构图工艺依次在第一导电层3上形成包括层间绝缘层6和第二导电层7的图形。

[0076] 具体的，可以采用等离子体增强化学气相沉积等方法形成层间绝缘层6，层间绝缘层6的材料可以选用硅的氧化物(如SiOx)或者硅的氮化物(如SiNx)等，也可以是两者的组合。

[0077] 第二导电薄膜71用于形成第二导电层7，第二导电层7可以为公共电极，具体的，可以通过采用溅射、热蒸发或其它成膜方法在层间绝缘层6上沉积第二导电薄膜71。第二导电薄膜71的厚度d3可以为400A。

[0078] 优选的，第二导电薄膜的材料可以与第一导电薄膜的材料相同。

[0079] 本发明的另一实施例还提供另一种阵列基板制备方法，所述方法用于制备前述的阵列基板。所述方法包括以下步骤：

[0080] 步骤S41，通过构图工艺在基底8上形成包括信号线5的图形。

[0081] 步骤S42，在基底8上形成保护层1，并形成贯穿保护层1的过孔2。

[0082] 其中，步骤S41和步骤S42的具体实现方式分别与步骤S31和步骤S32的具体实现方式相同，在此不再赘述。通过步骤S41和步骤S42可以得到图3中步骤S32对应的结构。

[0083] 在执行完步骤S42之后，可以采用离地剥离技术制备第一导电层3，以下结合图4，对采用离地剥离技术制备第一导电层3的具体实现方式进行详细说明。

[0084] 所述在形成有过孔2的基底8上远离所述基底8的一侧形成第一导电层3，具体包括：

[0085] 步骤S43，在保护层1上涂覆光刻胶32。

[0086] 步骤S44，对完成上述步骤的基底8采用掩膜板进行曝光，去除过孔2内的光刻胶32。

[0087] 具体的，利用掩膜板遮挡非过孔区域，以使光线照射过孔2，从而去除过孔2内的光刻胶32。

[0088] 步骤S45，沉积第一导电薄膜31。

[0089] 具体的，第一导电薄膜31用于形成第一导电层3，可以通过采用溅射、热蒸发或其它成膜方法沉积第一导电薄膜31，第一导电薄膜31的厚度为(d2-d1)，其中，d2约为1000-5000A，d1约为400A。

[0090] 需要说明的是，采用离地剥离技术制备第一导电层3时，分两次沉积第一导电薄膜31，为了在过孔2的底部得到厚度为d2的第一导电层3，第一次沉积的第一导电薄膜31的厚度为(d2-d1)，即步骤45；第二次沉积的第一导电薄膜31的厚度为d1，即步骤47。

[0091] 优选的，第一导电薄膜31的材料为氧化铟锡。

[0092] 步骤S46，剥离保护层1上非过孔区域的光刻胶32和第一导电薄膜31，并保留过孔2内的第一导电薄膜31，以形成第一导电层3的第一图形311。

[0093] 具体的，所述第一导电层3的第一图形311是指第一导电层3在过孔2底部的图形，在剥离保护层1上非过孔区域的光刻胶32和第一导电薄膜31的过程中，第一导电层3的第一图形311的厚度保持不变，始终为(d2-d1)。

[0094] 通过步骤S43-步骤S46，可以在形成有过孔2的基底8上远离所述基底8的一侧形成第一导电层3的第一图形311。

[0095] 在完成步骤S46之后，可以在保护层1上形成第一导电层3的第二图形312，即执行步骤S47。

[0096] 步骤S47，通过构图工艺在保护层1的非过孔区域形成第一导电层3的第二图形312。

[0097] 具体的，在保护层1上再次沉积第一导电薄膜31，本次沉积的第一导电薄膜31的厚度为d1，这样，最终第一导电层3在过孔2底部的第一图形厚度即为d2，第一导电层3在非过孔区域的第二图形312的厚度为d1。

[0098] 需要说明的是，经过步骤S47后，第一导电层3在过孔底部的厚度d2小于第二保护层12的厚度D，大于第一导电层3在非过孔区域的厚度d1。

[0099] 进一步的，在完成步骤S47之后，所述方法还可以包括：

[0100] 步骤S48，通过构图工艺依次在第一导电层3上形成包括层间绝缘层6和第二导电层7的图形。

[0101] 具体的，步骤S48的具体实现方式与前述步骤S34的实现方式相同，在此不再赘述。

[0102] 通过步骤S31-步骤S34，或者，通过步骤S41-步骤S48，均可以得到如图2所示的阵列基板，上述阵列基板的制备方法简单，易于实现。

[0103] 本发明提供的阵列基板、显示面板及阵列基板制备方法，通过更改保护层过孔中的导电层结构，将原本较深的过孔垫高，降低过孔段差，有效解决深孔残留物沉积膜层后，膜层易脱落的问题。

[0104] 可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。