本申请案涉及具有降低驱动要求的全局快门控制信号产生器。像素单元包含安置在半导体材料中的光电二极管以响应于光而积累图像电荷。全局快门晶体管安置在所述半导体材料中且响应于全局快门控制信号而选择性地将所述光电二极管中的所述图像电荷复位。全局快门控制信号产生器电路经耦合以产生所述全局快门控制信号以具有第一值、第二值及第三值。所述全局快门控制信号的所述第一值经耦合以接通所述全局快门晶体管以将所述光电二极管复位。所述全局快门控制信号的所述第三值经耦合以将所述全局快门晶体管控制为低漏电模式。所述全局快门控制信号的所述第二值介于所述第一值与所述第三值之间且关断所述全局快门晶体管。
光电二极管，其安置在半导体材料中以响应于引导到所述光电二极管的入射光而积累图像电荷；
全局快门晶体管，其安置在所述半导体材料中且耦合到所述光电二极管以响应于全局快门控制信号而选择性地将所述光电二极管中的所述图像电荷复位；及全局快门控制信号产生器电路，其经耦合以产生所述全局快门控制信号以具有第一值、第二值及第三值，其中所述全局快门控制信号的所述第一值经耦合以接通所述全局快门晶体管以将所述光电二极管复位，其中所述全局快门控制信号的所述第三值经耦合以将所述全局快门晶体管控制为低漏电模式，其中所述全局快门控制信号的所述第二值介于所述全局快门控制信号的所述第一值与所述第三值之间，且其中所述全局快门控制信号的所述第二值经耦合以关断所述全局快门晶体管。
2.根据权利要求1所述的像素单元，其中所述全局快门晶体管耦合在正电压源与所述光电二极管之间。
3.根据权利要求2所述的像素单元，其中所述第一值是正电压，其中所述第二值大致上等于零伏特，且其中所述第三值是负电压。
4.根据权利要求1所述的像素单元，其中所述全局快门控制信号产生器电路经耦合以产生所述全局快门控制信号以从所述第一值转变为所述第二值，且接着在包含所述像素单元的像素阵列的至少一个行读出时间的延时之后从所述第二值转变为所述第三值以关断所述全局快门晶体管以使得所述光电二极管能够积累所述图像电荷。
5.根据权利要求4所述的像素单元，其中所述全局快门控制信号产生器电路经耦合以产生所述全局快门控制信号以从所述第三值直接转变为所述第一值以将所述光电二极管中的所述图像电荷复位。
6.根据权利要求1所述的像素单元，其进一步包括安置在所述半导体材料中的存储晶体管以存储积累在所述光电二极管中的所述图像电荷。
7.根据权利要求6所述的像素单元，其进一步包括安置在所述半导体材料中且耦合在所述光电二极管与所述存储晶体管之间的转移晶体管以选择性地将所述图像电荷从所述光电二极管转移到所述存储晶体管。
8.根据权利要求7所述的像素单元，其进一步包括安置在所述半导体材料中且耦合到所述存储晶体管的输出晶体管以选择性地将所述图像电荷从所述存储晶体管转移到读出节点。
9.根据权利要求8所述的像素单元，其中所述读出节点包括安置在所述半导体材料中的浮动扩散区。
10.根据权利要求8所述的像素单元，其进一步包括：
复位晶体管，其安置在所述半导体材料中且耦合到所述读出节点；
放大器晶体管，其安置在所述半导体材料中且具有耦合到所述读出节点的放大器栅极；及行选择晶体管，其安置在所述半导体材料中且耦合在位线与所述放大器晶体管之间。
像素单元的像素阵列，其中所述像素单元中的每一者包含：
光电二极管，其安置在半导体材料中以响应于引导到所述光电二极管的入射光而积累图像电荷；
全局快门晶体管，其安置在所述半导体材料中且耦合到所述光电二极管以响应于全局快门控制信号而选择性地将所述光电二极管中的所述图像电荷复位；及全局快门控制信号产生器电路，其经耦合以产生所述全局快门控制信号以具有第一值、第二值及第三值，其中所述全局快门控制信号的所述第一值经耦合以接通所述全局快门晶体管以将所述光电二极管复位，其中所述全局快门控制信号的所述第三值经耦合以将所述全局快门晶体管控制为低漏电模式，其中所述全局快门控制信号的所述第二值介于所述全局快门控制信号的所述第一值与所述第三值之间，且其中所述全局快门控制信号的所述第二值经耦合以关断所述全局快门晶体管；
控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；及
读出电路，其耦合到所述像素阵列以从所述像素单元读出图像数据。
12.根据权利要求11所述的成像系统，其进一步包括功能逻辑，所述功能逻辑耦合到所述读出电路以存储来自所述像素单元中的每一者的所述图像数据。
13.根据权利要求11所述的成像系统，其中所述全局快门晶体管耦合在正电压源与所述光电二极管之间。
14.根据权利要求13所述的成像系统，其中所述第一值是正电压，其中所述第二值大致上等于零伏特，且其中所述第三值是负电压。
15.根据权利要求11所述的成像系统，其中所述全局快门控制信号产生器电路经耦合以产生所述全局快门控制信号以从所述第一值转变为所述第二值，且接着在包含所述像素单元的像素阵列的至少一个行读出时间的延时之后从所述第二值转变为所述第三值以关断所述全局快门晶体管以使得所述光电二极管能够积累所述图像电荷。
16.根据权利要求15所述的成像系统，其中所述全局快门控制信号产生器电路经耦合以产生所述全局快门控制信号以从所述第三值直接转变为所述第一值以将所述光电二极管中的所述图像电荷复位。
17.根据权利要求16所述的成像系统，其中所述控制电路经耦合以导致所述全局快门控制信号同时启用所述像素阵列中的所有所述光电二极管以积累所述图像电荷。
18.根据权利要求17所述的成像系统，其中所述控制电路经耦合以导致所述全局快门控制信号同时将所述像素阵列中的所有所述光电二极管中的所述图像电荷复位。
19.根据权利要求11所述的成像系统，其中所述像素单元中的每一者进一步包括：存储晶体管，其安置在所述半导体材料中以存储积累在所述光电二极管中的所述图像电荷；
转移晶体管，其安置在所述半导体材料中且耦合在所述光电二极管与所述存储晶体管之间以选择性地将所述图像电荷从所述光电二极管转移到所述存储晶体管；
输出晶体管，其安置在所述半导体材料中且耦合到所述存储晶体管以选择性地将所述图像电荷从所述存储晶体管转移到读出节点；
复位晶体管，其安置在所述半导体材料中且耦合到所述读出节点；
放大器晶体管，其安置在所述半导体材料中且具有耦合到所述读出节点的放大器栅极；及行选择晶体管，其安置在所述半导体材料中且耦合在位线与所述放大器晶体管之间。
具有降低驱动要求的全局快门控制信号产生器
技术领域
[0001] 本发明大体上涉及图像传感器。更具体地说，本发明的实例涉及具有全局快门的图像传感器像素单元。
背景技术
[0002] 对于高速图像传感器，可使用全局快门来捕捉快速移动物体。全局快门通常使得图像传感器中的所有像素单元能够同时捕捉图像。对于较慢移动的物体，使用更常见的滚动快门。滚动快门通常按顺序捕捉图像。例如，可循序启用二维(“2D”)像素单元阵列内的每一行，使得单个行内的每一像素单元同时捕捉图像，但是每一行是以滚动次序启用。因而，像素单元的每一行在不同的图像获取窗期间捕捉图像。对于缓慢移动的物体，每一行之间的时间差可产生图像失真。对于快速移动物体，滚动快门可导致沿物体的移动轴的可感知伸长失真。
[0003] 在全局快门图像传感器中，在开始正常曝光操作之前利用复位电压(例如，AVDD)初始化所有像素单元。此复位通常是凭借通过全局快门开关将每个像素连接到AVDD电压而实现。在复位之后，关断每一像素中的全局快门开关，这接着使得每一像素能够开始正常曝光操作。
发明内容
[0004] 本发明提供一种像素单元，其包括：光电二极管，其安置在半导体材料中以响应于引导到所述光电二极管的入射光而积累图像电荷；全局快门晶体管，其安置在所述半导体材料中且耦合到所述光电二极管以响应于全局快门控制信号而选择性地将所述光电二极管中的所述图像电荷复位；及全局快门控制信号产生器电路，其经耦合以产生所述全局快门控制信号以具有第一值、第二值及第三值，其中所述全局快门控制信号的所述第一值经耦合以接通所述全局快门晶体管以将所述光电二极管复位，其中所述全局快门控制信号的所述第三值经耦合以将所述全局快门晶体管控制为低漏电模式，其中所述全局快门控制信号的所述第二值介于所述全局快门控制信号的所述第一值与所述第三值之间，且其中所述全局快门控制信号的所述第二值经耦合以关断所述全局快门晶体管。
[0005] 本发明还提供一种成像系统，其包括：像素单元的像素阵列，其中所述像素单元中的每一者包含：光电二极管，其安置在半导体材料中以响应于引导到所述光电二极管的入射光而积累图像电荷；全局快门晶体管，其安置在所述半导体材料中且耦合到所述光电二极管以响应于全局快门控制信号而选择性地将所述光电二极管中的所述图像电荷复位；及全局快门控制信号产生器电路，其经耦合以产生所述全局快门控制信号以具有第一值、第二值及第三值，其中所述全局快门控制信号的所述第一值经耦合以接通所述全局快门晶体管以将所述光电二极管复位，其中所述全局快门控制信号的所述第三值经耦合以将所述全局快门晶体管控制为低漏电模式，其中所述全局快门控制信号的所述第二值介于所述全局快门控制信号的所述第一值与所述第三值之间，且其中所述全局快门控制信号的所述第二值经耦合以关断所述全局快门晶体管；控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；及读出电路，其耦合到所述像素阵列以从所述多个像素读出图像数据。
附图说明
[0006] 参考以下图式描述本发明的非限制及非详尽实例，其中除非另有规定，否则相同的参考数字是指各个视图中的相同部分。
[0007] 图1是根据本发明的教示的说明包含向全局快门开关提供全局快门控制信号的全局快门控制信号产生器的像素单元的一个实例的示意图。
[0008] 图2是根据本发明的教示的说明具有第一值、第二值及第三值以控制全局快门开关的实例全局快门控制信号的时序图。
[0009] 图3是根据本发明的教示的说明包含具有利用实例全局快门控制信号产生器控制的像素单元的像素阵列的成像系统的一个实例的图。
[0010] 对应的参考字符指示图式的若干视图中的对应组件。所属领域的技术人员将明白，图中的元件是为了简单清楚起见而说明且不一定按比例绘制。例如，图中的一些元件的尺寸可相对于其它元件夸大以帮助改善对本发明的各个实施例的理解。并且，商业上可行的实施例中有用或必需的常见但众所周知的元件通常并未描绘以促进更容易地查看本发明的这些各个实施例。
具体实施方式
[0011] 如将所示，揭示了针对向像素单元中的全局快门开关提供全局快门控制信号的全局快门控制信号产生器的方法及设备。在以下描述中，陈述数种特定细节以提供对本发明的彻底理解。在以下描述中，陈述数种特定细节以提供对实施例的彻底理解。然而，所属领域的技术人员将认识到，本文中描述的技术可在无特定细节中的一或多者的情况下或利用其它方法、组件、材料等来实践。在其它实例中，并未详细展示或描述众所周知的结构、材料或操作以避免使某些方面模糊。
[0012] 贯穿本说明书对“一个实施例”、“实施例”、“一个实例”或“实例”的引用意指结合实施例或实例描述的特定特征、结构或特性包含在本发明的至少一个实施例或实例中。因此，例如“在一个实施例中”或“在一个实例中”的短语在本说明书中的各个位置中的出现不一定全部是指相同实施例或实例。此外，特定特征、结构或特性可以任何合适方式组合在一或多个实施例或实例中。下文是在通过参考附图描述本发明的实例时使用的术语及元件的详述。
[0013] 如将讨论，对于使用NMOS晶体管实施的全局快门开关，NMOS晶体管的栅极端子可连接到负NVDD电压(例如，-2伏特)以在全局快门开关关断时提供低漏电模式，这改善了图像传感器性能。因而，当全局快门开关从被接通转变到被关断时，NMOS栅极电压从AVDD变为NVDD。例如，在其中AVDD＝3伏特且NVDD＝-2伏特的实例中，当全局快门开关被关断时，全局快门开关的栅极端子上的电压从3伏特转变为-2伏特。为了提供负NVDD电压(例如，-2伏特)，提供又可称为N泵或负泵的负电压产生器。为了同时关断图像传感器的每个像素单元中的全局快门开关以实施全局快门，典型的N泵将需要具有极大的驱动能力以驱动全局快门开关的所有栅极端子。实际上，耦合到所有全局快门开关的栅极端子的线电容可能极大，在一些实例中线电容可取决于图像传感器的像素阵列中的像素数目而为纳法拉的数量级。然而，根据本发明的教示的实例提供具有降低驱动要求的全局快门控制信号产生器，且因此降低对具有大驱动能力的N泵的需求。
[0014] 为了说明，图1是根据本发明的教示的说明具有利用全局快门控制信号产生器120控制的全局快门的像素单元100的一个实例的示意图。在实例中，像素单元100可为像素阵列中的多个像素单元中的一者。如所描绘实例中所示，像素单元100包含全局快门晶体管102、光电二极管104、转移晶体管106、存储晶体管108、输出晶体管110、读出节点114、复位晶体管112、放大器晶体管116及耦合到位线178的行选择晶体管118。在一个实例中，读出节点114是安置在像素单元100的半导体材料中的浮动扩散区。在一个实例中，放大器晶体管
116利用耦合源极跟随器的晶体管来实施。如图1的实例中所示，全局快门晶体管102耦合在AVDD电压与光电二极管104之间。
[0015] 在操作中，全局快门晶体管102经耦合在正常曝光操作之前通过响应于全局快门控制信号GSCTRL 126选择性地将光电二极管104耦合到电压AVDD来选择性地耗尽积累在光电二极管104中的图像电荷，全局快门控制信号GSCTRL 126由全局快门控制信号产生器120产生。在实例中，包含在图像传感器的像素阵列中的所有像素单元100共享全局快门控制信号GSCTRL 126以实施全局快门。光电二极管104安置在像素单元100的半导体材料中以响应于在全局快门开关102被关断之后的正常曝光操作期间引导到光电二极管104的入射光122而积累图像电荷。在一个实例中，入射光122可被引导穿过像素单元100的半导体材料的前侧。在另一实例中，应明白，入射光122可被引导穿过像素单元100的半导体材料的背侧。在正常曝光操作之后，积累在光电二极管104中的图像电荷通过转移晶体管106转移到存储晶体管108的输入。
[0016] 图1中的实例还说明输出晶体管110耦合到存储晶体管108的输出以选择性地将图像电荷从存储晶体管108转移到读出节点114，读出节点114在所说明的实例中是浮动扩散区FD。复位晶体管112耦合在复位电压VRESET与读出节点114之间以响应于复位信号RST选择性地将读出节点114中的电荷复位。在实例中，放大器晶体管116包含耦合到读出节点114的放大器栅极以放大读出节点114上的信号以输出来自像素单元100的图像数据。行选择晶体管118耦合在位线178与放大器晶体管116之间以将图像数据输出到位线178。
[0017] 图2是根据本发明的教示的说明具有第一值AVDD、第二值GND及第三值NVDD以控制全局快门开关的实例全局快门控制信号GSCTRL 226的时序图。在所描绘实例中，应明白，图2的全局快门控制信号GSCTRL 226可为由图1的全局快门控制信号产生器120产生的全局快门控制信号126的一个实例，且下文引用的类似命名及编号的元件类似于如上所述那样耦合及运作。因此，还可在下文为了解释目的引用图1中的元件。
[0018] 在一个实例中，AVDD可等于3伏特，GND表示接地且因此等于0伏特，且NVDD等于-2伏特。当然应明白，在其它实例中，AVDD及NVDD可具有根据本发明的教示的不同值，且本文中描述的实例电压是为了解释目的而提供。
[0019] 如图2的实例中所示，在时间t0处，全局快门控制信号GSCTRL 226等于AVDD，这接通全局快门晶体管102并将光电二极管104中的图像电荷复位。在时间t0与t1之间的时段期间，全局快门控制信号GSCTRL 226保持大致上等于如所示的AVDD使得全局快门晶体管102在时间t0与t1之间保持接通。在时间t1处，全局快门控制信号GSCTRL226从AVDD转变为GND，这关断全局快门晶体管102。在时间t1与t2之间的时段期间，全局快门控制信号GSCTRL 226保持大致上等于如所示的GND，使得全局快门晶体管102在时间t1与t2之间保持关断。随后在时间t2处，全局快门控制信号GSCTRL 226接着从GND转变为NVDD，这将全局快门晶体管102转变为低漏电模式。应明白，当全局快门晶体管102在时间t1之后关断时，开始正常曝光操作，此时图像电荷可响应于入射光122而积累在光电二极管104中。
[0020] 继续图2中所示的实例，在时间t3处，可开始读出操作，此后转移晶体管106可将积累在光电二极管104中的图像电荷转移到存储晶体管108，所述图像电荷接着最终可通过输出晶体管110、放大器晶体管116及行选择晶体管118读出到位线178，如上文讨论。在图2中描绘的实例中，在时间t4处，全局快门控制信号GSCTRL 226从NVDD转变回到AVDD以将全局快门晶体管102再次接通，这在下一个正常曝光操作之前再次将光电二极管104中的图像电荷初始化。在时间t2与t4之间的时段期间，全局快门控制信号GSCTRL 226保持大致上等于如所示的NVDD，使得全局快门晶体管102在时间t2与t4之间保持在低漏电模式中。
[0021] 应明白，根据本发明的教示，通过在时间t1处将全局快门控制信号GSCTRL 226从AVDD转变为中间电压GND且接着随后在时间t2处将全局快门控制信号GSCTRL 226从GND转变为负电压NVDD，为全局快门控制信号GSCTRL 226提供负NVDD电压的N泵无需大驱动能力。换句话说，代替必须将所有栅极端子电压从AVDD直接驱动到NVDD的是，全局快门控制信号GSCTRL 226首先在时间t1处将栅极端子驱动到GND且接着随后在时间t2处将其驱动到NVDD。在一个实例中，时间t1与时间t2之间的延时可等于包含像素单元100的像素阵列的至少一个行读出时间。换句话说，在一个实例中，根据本发明的教示，时间t1与时间t2之间的延时可等于包含像素单元100的像素阵列的一个或两个行读出时间。以此方式，如上文根据本发明的教示所讨论，通过从AVDD转变为GND且接着从GND变为NVDD，产生全局快门控制信号GSCTRL 226的N泵驱动要求显著地降低(例如，如果AVDD＝3伏特且NVDD＝-2伏特，那么驱动需求降低50％以上)。
[0022] 图3是根据本发明的教示的说明包含具有利用包含在控制电路384中的实例全局快门控制信号产生器320控制的像素单元的像素阵列376的成像系统374的一个实例的图。在所描绘的实例中，应明白，图3的全局快门控制信号产生器320可为产生全局快门控制信号126或图2的全局快门控制信号226的图1的全局快门控制信号产生器120的一个实例，且下文引用的类似命名及编号的元件类似于如上所述那样耦合及运作。
[0023] 特定地说，如图3中描绘的实例中所示，成像系统374包含具有多个图像传感器像素单元的实例像素阵列376。成像系统374包含耦合到控制电路384及读出电路380的像素阵列376，读出电路380耦合到功能逻辑382。在一个实例中，像素阵列376是图像传感器像素单元(例如，像素P1、P2、P3、……、Pn)的二维(2D)阵列。应注意，像素阵列376中的像素单元P1、P2、……、Pn可为图1的像素单元100的实例。如所说明，每一像素单元被布置为行(例如，行R1到Ry)及列(例如，列C1到Cx)以获取人、地点、物体等的图像数据，其接着可用来呈现人、地点、物体等的2D图像。
[0024] 在一个实例中，在每一像素单元P1、P2、P3、……、Pn已响应于全局快门控制信号产生器320而被复位且已在如上文讨论的正常曝光操作期间获取其图像数据或图像电荷之后，图像数据由读出电路380通过位线378读出且接着被传递到功能逻辑382。在各个实例中，读出电路380可包含放大电路、模数转换(ADC)电路或其它电路。功能逻辑382可仅仅存储图像数据或甚至通过施加后图像效果(例如，剪切、旋转、移除红眼、调整亮度、调整对比度或其它)操控图像数据。在一个实例中，读出电路380可一次沿读出列线读出一行图像数据(所说明的)或可使用各种其它技术(未说明)(例如串行读出或同时完全并行读出所有像素)来读出图像数据。
[0025] 在所描绘实例中，控制电路384耦合到像素阵列376以控制像素阵列376的操作特性。如上文详细地讨论，控制电路384包含全局快门控制信号产生器320以产生全局快门控制信号以及其它控制信号以控制包含在像素阵列376中的每一像素单元的图像获取。在实例中，根据本发明的教示，在单个获取窗期间，全局快门控制信号及其它控制信号同时启用像素阵列376内的所有像素单元P1、P2、P3、……、Pn以获取图像电荷并转移来自像素单元中的每一相应光电二极管的图像电荷。
[0026] 本发明的所说明实例的以上描述(包含发明摘要中描述的内容)不旨在是详尽的或限于所揭示的精确形式。虽然本发明的特定实施例及实例在本文中是为了说明性目的而描述，但是各种等效修改在不脱离本发明的更广泛精神及范围的情况下是可行的。实际上，应明白，特定实例电压、电流、频率、功率范围值、时间等是为了解释目的而提供且在根据本发明的教示的其它实施例及实例中也可以采用其它值。
[0027] 鉴于以上详述可对本发明的实例作出这些修改。所附权利要求书中使用的术语不应被解释为将本发明限于说明书及权利要求书中揭示的特定实施例。而是，范围应完全由所附权利要求书确定，所附权利要求书应根据权利要求书解释的既定规则来解释。本说明书及图式因此被视为说明性而非限制性。
