片式复合元器件及其制备方法

摘要

本发明涉及一种片式复合元器件及其制备方法。一种片式复合元器件包括：陶瓷体、侧电极和电阻，陶瓷体包括：第一介质层，第一电极层，第二电极层，第二介质层，第三电极层，第三介质层，第四电极层，第四介质层和第五电极层；第一电极层与第一侧边之间形成有第一间隙，与第二侧边之间形成有第二间隙；第五电极层与第九侧边形成有第三间隙，与第十侧边形成有第四间隙；侧电极，附着在所述陶瓷体的一侧且延伸至第一表面及第五表面，与第三电极层电连接，且与第一电极层及第五电极层中的一个电连接；电阻，附着在陶瓷体远离侧电极的一侧，与第二电极层及第四电极层中的一个电连接。上述片式复合元器件结构紧凑、制备方便。

权利要求

1.一种片式复合元器件，其特征在于，包括：

陶瓷体，所述陶瓷体为矩形体，所述陶瓷体包括：

第一介质层，所述第一介质层具有相对的第一表面及第二表面，所述第一表面具有相对的第一侧边及第二侧边，所述第二表面具有相对的第三侧边及第四侧边；

第一电极层，形成于所述第一介质层的第一表面，所述第一电极层与所述第一侧边之间形成有第一间隙，所述第一电极层与所述第二侧边之间形成有第二间隙；

第二电极层，形成于所述第一介质层的第二表面，所述第二电极层与所述第三侧边至少部分平齐形成引出边，所述第二电极层自所述第三侧边向所述第四侧边延伸；

第二介质层，层叠于所述第二电极层的表面且完全覆盖所述第二表面，所述第二介质层具有远离所述第一介质层的第三表面，所述第三表面具有相对的第五侧边及第六侧边；

第三电极层，形成于所述第二介质层的第三表面，所述第三电极层与所述第五侧边至少部分平齐形成引出边，所述第三电极层自所述第五侧边延伸至所述第六侧边；

第三介质层，层叠于所述第三电极层的表面且完全覆盖所述第三表面，所述第三介质层具有远离所述第二介质层的第四表面，所述第四表面具有相对的第七侧边及第八侧边；

第四电极层，形成于所述第三介质层的第四表面，所述第四电极层与所述第八侧边至少部分平齐形成引出边，所述第四电极层自所述第八侧边向所述第七侧边延伸；

第四介质层，层叠于所述第四电极层的表面且完全覆盖所述第四表面，所述第四介质层具有远离所述第三介质层的第五表面，所述第五表面具有相对的第九侧边及第十侧边；

第五电极层，形成于所述第四介质层的第五表面，所述第五电极层与所述第九侧边形成有第三间隙，所述第五电极层与所述第十侧边形成有第四间隙；及所述第三侧边、所述第五侧边、所述第七侧边及所述第九侧边在所述第一表面的正投影与所述第一侧边重叠；所述第四侧边、所述第六侧边、所述第八侧边及所述第十侧边在所述第一表面的正投影与所述第二侧边重叠；

侧电极，附着在所述陶瓷体的一侧且延伸至所述第一表面及第五表面，所述侧电极与所述第三电极层电连接，且所述侧电极与所述第一电极层及第五电极层中的一个电连接；

及

电阻，附着在所述陶瓷体远离所述侧电极的一侧，所述电阻与所述第三电极层电连接，且所述电阻与所述第二电极层及所述第四电极层中的一个电连接。

2.根据权利要求1所述的片式复合元器件，其特征在于，所述第二电极层在所述第一电极层上的正投影与所述第一电极层至少部分重叠；所述第四电极层在所述第五电极层上的正投影与所述第五电极层至少部分重叠。

3.根据权利要求1所述的片式复合元器件，其特征在于，所述第二电极层自所述第三侧边向所述第四侧边延伸且与所述第四侧边之间形成有间隙。

4.根据权利要求1所述的片式复合元器件，其特征在于，所述第四电极层自所述第八侧边向所述第七侧边延伸且与所述第七侧边之间形成有间隙。

5.根据权利要求1所述的片式复合元器件，其特征在于，所述第三间隙的宽度比所述第一间隙的宽度大0.2mm以上；

及/或，所述第二间隙的宽度比所述第四间隙的宽度大0.2mm以上。

6.如权利要求1～5任一项所述的片式复合元器件的制备方法，其特征在于，包括步骤：在淀粉膜表面制备第一电极层；

在所述第一电极层的表面层叠第一介质层；

在所述第一介质层的表面制备第二电极层；

在所述第二电极层的表面层叠第二介质层；

在所述第二介质层的表面制备第三电极层；

在所述第三电极层的表面层叠第三介质层；

在所述第三介质层的表面制备第四电极层；

在所述第四电极层的表面层叠第四介质层；

在所述第四介质层的表面制备第五电极层得到层叠基板；

将所述层叠基板压合得到层叠体；

对所述层叠体进行排粘和烧结得到陶瓷体；

在所述陶瓷体的一个侧面形成侧电极；及

在所述陶瓷体远离所述侧电极的另一个侧面制备电阻得到片式复合元器件。

7.根据权利要求6所述的片式复合元器件的制备方法，其特征在于，所述第一电极层、第二电极层、第三电极层、第四电极层及第五电极层的材料选自银、钯和银钯合金中的至少一种。

8.根据权利要求6所述的片式复合元器件的制备方法，其特征在于，采用丝网印刷的方式制备所述第一电极层、第二电极层、第三电极层、第四电极层及第五电极层。

9.根据权利要求6所述的片式复合元器件的制备方法，其特征在于，对所述层叠体进行排粘的温度为350℃～450℃，时间为1小时～3小时；

及/或，对所述层叠体进行烧结的温度为900℃～1320℃，时间为2小时～3小时。

10.根据权利要求6所述的片式复合元器件的制备方法，其特征在于，采用钌系电阻浆料在所述陶瓷体远离所述侧电极的另一个侧面制备电阻。

说明书

片式复合元器件及其制备方法

技术领域

[0001] 本发明涉及电子元器件领域，特别是涉及一种片式复合元器件及其制备方法。

背景技术

[0002] 随着科技的发展，电子产品日新月异，对元器件的主要要求是小型化和多功能化。在许多电路应用中，需要使用电阻和电容串联结构的电路时，一般使用分立元件，即单个电阻和单个电容，这样占用较多的电路空间，不利于整机的小型化，并且贴装效率较低。

发明内容

[0003] 基于此，有必要针对传统分立元件占用空间多的问题，提供一种结构紧凑、制备方便的片式复合元器件及其制备方法。

[0004] 一种片式复合元器件，包括：

[0005] 陶瓷体，所述陶瓷体为矩形体，所述陶瓷体包括：

[0006] 第一介质层，所述第一介质层具有相对的第一表面及第二表面，所述第一表面具有相对的第一侧边及第二侧边，所述第二表面具有相对的第三侧边及第四侧边；

[0007] 第一电极层，形成于所述第一介质层的第一表面，所述第一电极层与所述第一侧边之间形成有第一间隙，所述第一电极层与所述第二侧边之间形成有第二间隙；

[0008] 第二电极层，形成于所述第一介质层的第二表面，所述第二电极层与所述第三侧边至少部分平齐形成引出边，所述第二电极层自所述第三侧边向所述第四侧边延伸；

[0009] 第二介质层，层叠于所述第二电极层的表面且完全覆盖所述第二表面，所述第二介质层具有远离所述第一介质层的第三表面，所述第三表面具有相对的第五侧边及第六侧边；

[0010] 第三电极层，形成于所述第二介质层的第三表面，所述第三电极层与所述第五侧边至少部分平齐形成引出边，所述第三电极层自所述第五侧边延伸至所述第六侧边；

[0011] 第三介质层，层叠于所述第三电极层的表面且完全覆盖所述第三表面，所述第三介质层具有远离所述第二介质层的第四表面，所述第四表面具有相对的第七侧边及第八侧边；

[0012] 第四电极层，形成于所述第三介质层的第四表面，所述第四电极层与所述第八侧边至少部分平齐形成引出边，所述第四电极层自所述第八侧边向所述第七侧边延伸；

[0013] 第四介质层，层叠于所述第四电极层的表面且完全覆盖所述第四表面，所述第四介质层具有远离所述第三介质层的第五表面，所述第五表面具有相对的第九侧边及第十侧边；

[0014] 第五电极层，形成于所述第四介质层的第五表面，所述第五电极层与所述第九侧边形成有第三间隙，所述第五电极层与所述第十侧边形成有第四间隙；及[0015] 所述第三侧边、所述第五侧边、所述第七侧边及所述第九侧边在所述第一表面的正投影与所述第一侧边重叠；所述第四侧边、所述第六侧边、所述第八侧边及所述第十侧边在所述第一表面的正投影与所述第二侧边重叠；

[0016] 侧电极，附着在所述陶瓷体的一侧且延伸至所述第一表面及第五表面，所述侧电极与所述第三电极层电连接，且所述侧电极与所述第一电极层及第五电极层中的一个电连接；及

[0017] 电阻，附着在所述陶瓷体远离所述侧电极的一侧，所述电阻与所述第三电极层电连接，且所述电阻与所述第二电极层及所述第四电极层中的一个电连接。

[0018] 在其中一个实施方式中，所述第二电极层在所述第一电极层上的正投影与所述第一电极层至少部分重叠；所述第四电极层在所述第五电极层上的正投影与所述第五电极层至少部分重叠。

[0019] 在其中一个实施方式中，所述第二电极层自所述第三侧边向所述第四侧边延伸且与所述第四侧边之间形成有间隙。

[0020] 在其中一个实施方式中，所述第四电极层自所述第八侧边向所述第七侧边延伸且与所述第七侧边之间形成有间隙。

[0021] 在其中一个实施方式中，所述第三间隙的宽度比所述第一间隙的宽度大0.2mm以上；

[0022] 及/或，所述第二间隙的宽度比所述第四间隙的宽度大0.2mm以上。

[0023] 上述的片式复合元器件的制备方法，包括步骤：

[0024] 在淀粉膜表面制备第一电极层；

[0025] 在所述第一电极层的表面层叠第一介质层；

[0026] 在所述第一介质层的表面制备第二电极层；

[0027] 在所述第二电极层的表面层叠第二介质层；

[0028] 在所述第二介质层的表面制备第三电极层；

[0029] 在所述第三电极层的表面层叠第三介质层；

[0030] 在所述第三介质层的表面制备第四电极层；

[0031] 在所述第四电极层的表面层叠第四介质层；

[0032] 在所述第四介质层的表面制备第五电极层得到层叠基板；

[0033] 将所述层叠基板压合得到层叠体；

[0034] 对所述层叠体进行排粘和烧结得到陶瓷体；

[0035] 在所述陶瓷体的一个侧面形成侧电极；及

[0036] 在所述陶瓷体远离所述侧电极的另一个侧面制备电阻得到片式复合元器件。

[0037] 在其中一个实施方式中，所述第一电极层、第二电极层、第三电极层、第四电极层及第五电极层的材料选自银、钯和银钯合金中的至少一种。

[0038] 在其中一个实施方式中，采用丝网印刷的方式制备所述第一电极层、第二电极层、第三电极层、第四电极层及第五电极层。

[0039] 在其中一个实施方式中，对所述层叠体进行排粘的温度为350℃～450℃，时间为1小时～3小时；

[0040] 及/或，对所述层叠体进行烧结的温度为900℃～1320℃，时间为2小时～3小时。

[0041] 在其中一个实施方式中，采用钌系电阻浆料在所述陶瓷体远离所述侧电极的另一个侧面制备电阻。

[0042] 上述片式复合元器件，通过第一电极层及第五电极层与外部线路形成电连接，当侧电极附着在陶瓷体的一侧，电阻附着在陶瓷体的远离侧电极的一侧时，第四电极层与第五电极层形成电容，位于第三电极层及第四电极层之间的那部分电阻与电容串联组成串联结构，从而把电阻和电容集成到单个元件中，结构较为紧凑；第三电极层及第四电极层之间的那部分电阻不需经过陶瓷体的棱边处，可以提高片式复合元器件的阻值精度，并且第一电极层和第五电极层的表面积较大，便于与外部线路电连接。在制备时，仅仅需要将侧电极附着在陶瓷体的两个侧面中的任意一个即可，无需识别，简化工艺。

附图说明

[0043] 图1为一实施方式的片式复合元器件的立体组装结构示意图；

[0044] 图2为图1中的片式复合元器件沿Ⅱ-Ⅱ线的剖面图；

[0045] 图3为图1中的片式复合元器件的陶瓷体的分解示意图。

具体实施方式

[0046] 请同时参阅图1、图2及图3，一实施方式的片式复合元器件100，包括陶瓷体110、形成于陶瓷体110一侧的侧电极130、及电阻150。

[0047] 陶瓷体110为矩形体，在图示的实施方式中，陶瓷体110大致为长方体，当然，在另一个实施方式中，陶瓷体110还可以为正方体。陶瓷体110包括依次层叠的第一电极层112、第一介质层111、第二电极层113、第二介质层114、第三电极层115、第三介质层116、第四电极层117、第四介质层118及第五电极层119。

[0048] 在图示的实施方式中，第一介质层111为矩形片状，具有相对的第一表面(图未标)及第二表面1112。当然，在其他实施方式中，第一介质层111还可以为正方形片状或其他形状。

[0049] 第一表面具有相对的第一侧边及第二侧边。在图示的实施方式中，第一表面为矩形，第一侧边及第二侧边为矩形的短边。

[0050] 第二表面1112具有相对的第三侧边及第四侧边。在图示的实施方式中，第二表面1112为矩形，第三侧边及第四侧边为矩形的短边。

[0051] 第一电极层112层叠于第一表面。在图示的实施方式中，第一电极层112大致为矩形，第一电极层112的长度比第一表面的长度稍短。第一电极层112与第一侧边之间形成有第一间隙。第一间隙的宽度为0.1mm～0.2mm。第一电极层112与第二侧边之间形成有第二间隙，第二间隙的宽度为0.3mm～0.4mm。第二间隙的宽度比第一间隙的宽度大0.2mm以上。具体的，第二间隙的宽度比第一间隙的宽度大0.2mm～0.3mm。在图示的实施方式中，第一电极层112的宽度与第一表面的宽度相等，即第一电极层112与第一表面的另外两条侧边部分平齐，以获得较大的表面积便于与外部线路连接。在其他实施方式中，第一电极层112的宽度也可以小于第一表面的宽度。

[0052] 第二电极层113层叠于第二表面1112。第二电极层113自第三侧边向第四侧边延伸。第三侧边与第一侧边位于第一介质层111的同一端。在图示的实施方式中，第二电极层113为矩形，第二电极层113与第四侧边之间形成有宽度为大于0.2mm的间隙。

[0053] 第二电极层113的宽度小于第二表面1112的宽度，第二电极层113与第二表面1112的另外两条边之间形成有宽度为大于0.2mm的间隙。在图示的实施方式中，间隙具有一定的宽度，当然在其他实施方式中，间隙的宽度可以为0，也就是第二电极层113的宽度与第二表面1112的宽度相同。在图示的实施方式中，第二电极层113与第三侧边平齐的边为引出边。

[0054] 在图示的实施方式中，第一电极层112在第二表面1112的正投影与第二电极层113部分重叠。

[0055] 第二介质层114层叠于第二电极层113的表面。第二介质层114为矩形片状，在图示的实施方式中，第二介质层114完全覆盖第二电极层113及第二表面1112的表面。第二介质层114远离第一介质层111的一侧表面为第三表面1141。第三表面1141大致为矩形，具有相对的第五侧边及第六侧边，第五侧边及第六侧边为短边。在图示的实施方式中，第一侧边、第三侧边及第五侧边位于陶瓷体110的第一端，第二侧边、第四侧边及第六侧边位于陶瓷体110的远离第一端的第二端。

[0056] 第三电极层115形成于第二介质层114远离第一介质层111的一侧表面。在图示的实施方式中，第三电极层115为矩形，第三电极层115自第三表面1141的第六侧边向第五侧边延伸，且延伸至第五侧边，即第三电极层115的长度与第三表面1141的长度相同。

[0057] 第三电极层115的宽度小于第三表面1141的宽度，第三电极层115与第三表面1141的另外两条边之间形成有宽度为大于0.2mm的间隙，在图示的实施方式中，间隙具有一定的宽度，当然在其他实施方式中，间隙的宽度可以为0，也就是第三电极层115的宽度与第三表面1141宽度相同。第三电极层115没有覆盖第三表面1141的全部面积，从而可以增大第二介质层114和第三介质层116之间的粘合力。第三电极层115与第五侧边及第六侧边平齐的边为引出边。在图示的实施方式中，第三电极层115在第二表面1141的正投影与第二电极层113部分重叠。

[0058] 第三介质层116层叠于第三电极层115的表面。第三介质层116为矩形片状，在图示的实施方式中，第三介质层116完全覆盖第三电极层115及第三表面1141的表面。第三介质层116远离第二介质层114的一侧表面为第四表面1161。第四表面1161大致为矩形，具有相对的第七侧边及第八侧边，第七侧边及第八侧边为短边。在图示的实施方式中，第一侧边、第三侧边、第五侧边及第七侧边位于陶瓷体110的第一端，第二侧边、第四侧边、第六侧边及第八侧边位于陶瓷体110远离第一端的第二端。

[0059] 第四电极层117层叠于第四表面1161。第四电极层117自第八侧边向第七侧边延伸。第七侧边与第一侧边位于陶瓷体110的同一端。在图示的实施方式中，第四电极层117为矩形，第四电极层117与第七侧边之间形成有宽度为大于0.2mm的间隙。

[0060] 第四电极层117的宽度小于第四表面1161的宽度，第四电极层117与第四表面1161的另外两条边之间形成有宽度为大于0.2mm的间隙。在图示的实施方式中，间隙具有一定的宽度，当然在其他实施方式中，间隙的宽度可以为0，也就是第四电极层117的宽度与第四表面1161的宽度相同。在图示的实施方式中，第四电极层117与第八侧边平齐的边为引出边。

[0061] 第四介质层118层叠于第四电极层117的表面。第四介质层118为矩形片状，在图示的实施方式中，第四介质层118完全覆盖第四电极层117及第四表面1161的表面。第四介质层118远离第二介质层114的一侧表面为第五表面1181。第五表面1181大致为矩形，具有相对的第九侧边及第十侧边，第九侧边及第十侧边为短边。在图示的实施方式中，第一侧边、第三侧边、第五侧边、第七侧边及第九侧边位于陶瓷体110的第一端，第二侧边、第四侧边、第六侧边、第八侧边及第十侧边位于陶瓷体110远离第一端的第二端。第九侧边在第一表面的正投影与第一侧边重叠。

[0062] 第五电极层119层叠于第五表面1181。在图示的实施方式中，第五电极层119大致为矩形，第五电极层119的长度比第五表面1181的长度稍短。第五电极层119与第九侧边之间形成有第三间隙。第五电极层119与第十侧边之间形成有第四间隙。第四间隙的宽度大于0.1mm。第三间隙的宽度比第一间隙及第四间隙的宽度大0.2mm以上。第二间隙的宽度比第一间隙及第四间隙的宽度大0.2mm以上。在图示的实施方式中，第五电极层119的宽度与第五表面1181的宽度相等，即第五电极层119与第五表面1181的另外两条侧边部分平齐，以获得较大的表面积便于与外部线路连接。在其他实施方式中，第五电极层119的宽度也可以小于第五表面1181的宽度。

[0063] 第一电极层112、第一介质层111、第二电极层113、第二介质层114、第三电极层115、第三介质层116、第四电极层117、第四介质层118及第五电极层119依次层叠形成长方体的陶瓷体110。优选的，陶瓷体110的长度比宽度及厚度大0.2mm以上。第一侧边、第三侧边、第五侧边、第七侧边及第九侧边所在的侧面为陶瓷体110的第一侧面，第二侧边、第四侧边、第六侧边、第八侧边及第十侧边所在的侧面为陶瓷体110的第二侧面。

[0064] 在图示的实施方式中，第一介质层111及第四介质层118的厚度相同，第二介质层114及第三介质层116的厚度相同，以使得陶瓷体110的结构更具对称性，当然，在其他实施方式中，第一介质层111、第二介质层114、第三介质层116及第四介质层118的厚度可以各不相同。

[0065] 侧电极130附着在陶瓷体110的一侧。在图示的实施方式中，侧电极130附着在陶瓷体110的第一侧面，且完全覆盖第一侧面，从而侧电极130与第二电极层113和第三电极层115电连接。进一步的，侧电极130自第一侧面弯折延伸至与第一侧面邻接的四个表面，侧电极130的边缘与第一侧面的四条边的距离为0.2mm～0.3mm。侧电极130延伸至第一电极层
112并覆盖第一电极层112靠近第一侧边的一端，从而与第一电极层112电连接，并且侧电极
130与第五电极层119之间形成有间隙而绝缘。

[0066] 电阻150附着在陶瓷体110的一侧。在图示的实施方式中，电阻150附着在陶瓷体110的第二侧面，且完全覆盖第二侧面，从而电阻150与第三电极层115及第四电极层117电连接。电阻150与第一电极层112及第五电极层119之间均形成有间隙。

[0067] 在其他的实施方式中，侧电极130也可附着在第二侧面，此时电阻150附着在第一侧面。

[0068] 由于第一间隙的宽度小于第三间隙的宽度，从而当侧电极130附着在第一侧面时，通过浸渍法可以方便的制备侧电极130，同样的浸入深度可以保证侧电极130覆盖第一电极层112的一端且与第五电极层119之间形成有间隙；同样的，由于第二间隙的宽度大于第四间隙的宽度，当侧电极130附着在第二侧面时，通过浸渍法可以方便的制备侧电极130，同样的浸入深度可以保证侧电极130覆盖第五电极层119的一端且与第一电极层112之间形成有间隙。

[0069] 在图示的实施方式中，第一电极层112和第二电极层113的正对面积与第四电极层117和第五电极层119的正对面积相同，第一介质层111的厚度和第四介质层118的厚度相同，第二介质层114的厚度和第三介质层116的厚度相同，第一间隙的宽度与第四间隙的宽度相等，第二间隙的宽度与第三间隙的宽度相等，第二电极层113的宽度与第四电极层117的宽度相等。从而，陶瓷体110的结构具有对称性，因此不论侧电极130附着在第一侧面及第二侧面中的哪一个，片式复合元器件100的电阻值和电容量不会产生差异。

[0070] 上述片式复合元器件100，通过第一电极层112及第五电极层119与外部线路形成电连接，当侧电极130附着在陶瓷体110的第一侧面，电阻150附着在陶瓷体110的第二侧面时，第四电极层117与第五电极层119形成电容，位于第三电极层115及第四电极层117之间的那部分电阻与电容串联组成串联结构，从而把电阻和电容集成到单个元件中，结构较为紧凑；第三电极层115及第四电极层117之间的那部分电阻不需经过陶瓷体110的棱边处(将陶瓷体110的一端直接采用浸渍法制备电阻150，陶瓷体110的棱边处浆料厚度较小，会使片式复合元器件100的阻值精度恶化)，可以提高片式复合元器件100的阻值精度，并且第一电极层112和第五电极层119的表面积较大，便于与外部线路电连接。通过调节第四电极层117和第五电极层119的正对面积、第四介质层118的厚度以及第四介质层118的介电常数可以方便地获得不同的电容量，通过调节电阻150的电阻率以及第三介质层116的厚度可以方便地获得不同的电阻值，通过调节第一介质层111和第二介质层114的厚度可以方便地调节片式复合元器件100的厚度，适用性较强；在制备时，仅仅需要将侧电极130附着在陶瓷体110的两个侧面中的任意一个即可，无需识别，简化工艺；在制备时，由于第三间隙的宽度大于第一间隙的宽度，第四间隙的宽度小于第二间隙的宽度，将陶瓷体110的一端采用浸渍法制备侧电极130，通过调整浸入的深度，可使侧电极130与第一电极层112及第五电极层119中的一个电连接。

[0071] 上述片式复合元器件的制备方法，包括以下步骤：

[0072] 步骤S210、制备淀粉膜。

[0073] 在本实施方式中，将淀粉、第一粘合剂和第一溶剂混合均匀得到淀粉浆料，以淀粉浆料为原料制备淀粉膜。

[0074] 优选的，采用球磨的方式将淀粉、第一粘合剂和第一溶剂混合均匀得到淀粉浆料。进一步的，球磨的时间为3小时～4小时。

[0075] 优选的，淀粉、第一粘合剂和第一溶剂的质量比为10：(2.5～3)：(10～15)。

[0076] 优选的，淀粉为玉米淀粉。

[0077] 优选的，第一粘合剂选自丙烯酸树脂及聚乙烯醇缩丁醛中的至少一种。

[0078] 优选的，第一溶剂为质量比为1：1～1.25：1的甲苯和无水乙醇的混合溶剂。

[0079] 优选的，淀粉浆料还包括增塑剂，在一个实施方式中，增塑剂为邻苯二甲酸二辛酯(DOP)。进一步的，增塑剂与淀粉的质量比为1：20～1：10。

[0080] 优选的，采用流延法将淀粉浆料流延形成淀粉膜。

[0081] 优选的，淀粉膜的厚度为90μm～130μm。

[0082] 步骤S220、制备陶瓷膜。

[0083] 在本实施方式中，将陶瓷粉、第二粘合剂、第二溶剂混合均匀后得到陶瓷浆料，以陶瓷浆料为原料制备得到陶瓷膜。

[0084] 优选的，将陶瓷粉、第二粘合剂、第二溶剂采用球磨的方式混合均匀得到陶瓷浆料。进一步的，球磨的时间为12小时～16小时。

[0085] 优选的，陶瓷粉、第二粘合剂、第二溶剂的质量比为10：(3～5)：(4～6)。

[0086] 优选的，陶瓷粉为钛酸钡陶瓷粉，当然，其他业内常用的陶瓷粉也可以。钛酸钡陶瓷粉具有较高的介电常数，使得制备的片式复合元器件的电容量范围较宽。

[0087] 优选的，第二粘合剂为聚乙烯醇缩丁醛，第二溶剂为质量比为1:1～1.5:1的甲苯和无水乙醇的混合溶剂。

[0088] 优选的，采用流延法将陶瓷浆料流延形成陶瓷膜。

[0089] 优选的，陶瓷膜的厚度为20μm～60μm。

[0090] 步骤S230、在衬底表面层叠多个陶瓷膜，得到固定在衬底上的保护层。

[0091] 优选的，衬底为不锈钢板，当然，其他强度和韧性合适的材料都可以作为衬底的材料。

[0092] 优选的，保护层的厚度为0.2mm～0.3mm。

[0093] 步骤S240、在保护层上层叠至少一个淀粉膜。

[0094] 步骤S250、在淀粉膜的表面制备第一电极层。

[0095] 本实施方式中，采用丝网印刷的方式在淀粉膜表面制备第一电极层。进一步的，采用丝网在淀粉膜表面印刷电极浆料，烘干后得到层叠在淀粉膜上的第一电极层。

[0096] 第一电极层的材料可以为银、钯或银钯合金。进一步的，钯银合金中钯和银的质量比并无特别限制。

[0097] 优选的，电极浆料可以为银浆料、钯浆料或者银钯合金浆料。

[0098] 优选的，在淀粉膜表面制备第一电极层时采用三点定位的方法来定位衬底。

[0099] 优选的，第一电极层的厚度为1μm～3μm。

[0100] 步骤S260、在第一电极层表面层叠至少一个陶瓷膜，得到层叠在第一电极层表面的第一介质层。

[0101] 在该步骤中，根据第一介质层的设计厚度确定陶瓷膜的数量，从而可以达到所需要的厚度。

[0102] 优选的，第一介质层的厚度为25μm～200μm。

[0103] 步骤S270、在第一介质层的表面制备第二电极层。

[0104] 本实施方式中，采用丝网印刷的方式在第一介质层表面制备第二电极层。进一步的，采用丝网在第一介质层表面印刷电极浆料，烘干后得到层叠在第一介质层上的第二电极层。

[0105] 第二电极层的材料可以为银、钯或银钯合金。进一步的，钯银合金中钯和银的质量比并无特别限制。

[0106] 优选的，电极浆料可以为银浆料、钯浆料或者银钯合金浆料。

[0107] 优选的，第二电极层的厚度为1μm～3μm。

[0108] 步骤S280、在第二电极层的表面层叠至少一个陶瓷膜，得到层叠在第二电极层表面的第二介质层。

[0109] 在该步骤中，根据第二介质层的设计厚度确定陶瓷膜的数量，从而可以达到所需要的厚度。

[0110] 优选的，第二介质层的厚度为20μm～350μm。

[0111] 步骤S290、在第二介质层的表面制备第三电极层。

[0112] 本实施方式中，采用丝网印刷的方式在第二介质层表面制备第三电极层。进一步的，采用丝网在第二介质层表面印刷电极浆料，烘干后得到层叠在第二介质层上的第三电极层。该步骤中使用的丝网和步骤S270中使用的丝网可以相同也可以不同，当两个步骤中使用的丝网相同时，该步骤中无需再次重新对位。

[0113] 第三电极层的材料可以为银、钯或银钯合金。进一步的，钯银合金中钯和银的质量比并无特别限制。

[0114] 优选的，电极浆料可以为银浆料、钯浆料或者银钯合金浆料。

[0115] 优选的，第三电极层的厚度为1μm～3μm。

[0116] 步骤S300、在第三电极层表面层叠至少一个陶瓷膜，得到层叠在第三电极层表面的第三介质层。

[0117] 在该步骤中，根据第三介质层的设计厚度确定陶瓷膜的数量，从而可以达到所需要的厚度。

[0118] 优选的，第三介质层的厚度为20μm～350μm。

[0119] 步骤S310、在第三介质层的表面制备第四电极层。

[0120] 本实施方式中，采用丝网印刷的方式在第三介质层表面制备第四电极层。进一步的，采用丝网在第三介质层表面印刷电极浆料，烘干后得到层叠在第三介质层上的第四电极层。

[0121] 第四电极层的材料可以为银、钯或银钯合金。进一步的，钯银合金中钯和银的质量比并无特别限制。

[0122] 优选的，电极浆料可以为银浆料、钯浆料或者银钯合金浆料。

[0123] 优选的，第四电极层的厚度为1μm～3μm。

[0124] 步骤S320、在第四电极层表面层叠至少一个陶瓷膜，得到层叠在第四电极层表面的第四介质层。

[0125] 在该步骤中，根据第四介质层的设计厚度确定陶瓷膜的数量，从而可以达到所需要的厚度。

[0126] 优选的，第四介质层的厚度为25μm～200μm。

[0127] 步骤S330、在第四介质层的表面制备第五电极层得到层叠基板。

[0128] 本实施方式中，采用丝网印刷的方式在第四介质层表面制备第五电极层。进一步的，采用丝网在第四介质层表面印刷电极浆料，烘干后得到层叠在第四介质层上的第五电极层。

[0129] 第五电极层的材料可以为银、钯或银钯合金。进一步的，钯银合金中钯和银的质量比并无特别限制。

[0130] 优选的，电极浆料可以为银浆料、钯浆料或者银钯合金浆料。

[0131] 优选的，第五电极层的厚度为1μm～3μm。

[0132] 步骤S340、将层叠基板进行压合得到层叠体。

[0133] 在本实施方式中，压合采用等静压法压合，使层叠基板内各膜层紧密粘结以避免分层。

[0134] 在本实施方式中，将层叠基板进行压合后按照所需尺寸进行切割，之后与衬底分离得到层叠体。与衬底分离可以采用刀片将层叠体铲下来，在该步骤中，保护层能保证第一电极层在此操作中不被刀片划伤。

[0135] 步骤S350、对层叠体进行排粘和烧结得到陶瓷体。

[0136] 在其中一个实施方式中，排粘的具体操作为：将层叠体加热至350℃～450℃并保温1～3小时。进一步的，排粘在空气气氛下进行。

[0137] 在其中一个实施方式，烧结的具体操作为：将排粘后的层叠体加热至900℃～1320℃并保温2小时～3小时进行烧结。进一步的，烧结在空气气氛下进行。

[0138] 该步骤中，烧结时，淀粉膜灰化，使得保护层脱离。

[0139] 烧结后得到的陶瓷体包括依次层叠的第一电极层、第一介质层、第二电极层、第二介质层、第三电极层、第三介质层、第四电极层、第四介质层及第五电极层。

[0140] 步骤S360、在陶瓷体的一个侧面形成侧电极。

[0141] 在图示的实施方式中，通过浸渍的方式，将第一侧面浸入银浆料中，烘干后形成侧电极。

[0142] 浸渍时控制浸入深度，使侧电极130覆盖第一电极层112的一端，并且与第五电极层117形成有间隙。

[0143] 当然，在其他实施方式中，也可将第二侧面浸入银浆料中。

[0144] 步骤S370、在陶瓷体远离侧电极的第二侧面制备电阻得到片式复合元器件。

[0145] 在图示的实施方式中，通过浸渍的方式，将第二侧面浸入电阻浆料中，烘干后形成电阻。

[0146] 浸渍时控制浸入深度，使得电阻150覆盖第二侧面，避免电阻150覆盖第一电极层112及第五电极层119。

[0147] 优选的，采用合适的夹具比如封端板将陶瓷体固定，通过浸渍的方式将电阻浆料粘附在陶瓷体的第二侧面，烘干后烧结得到电阻。进一步的，烧结的温度为840℃～850℃。进一步的，电阻浆料为钌系电阻浆料。进一步的，烧结在空气气氛下进行。进一步的，烘干的温度为140℃～150℃。

[0148] 陶瓷体110的长度比陶瓷体110的宽度以及陶瓷体110的厚度大0.2mm以上，可以保证陶瓷体110在夹具中的正确定位，即保证银浆料和电阻浆料不会误被粘附在陶瓷体110的其他表面上。

[0149] 上述片式复合元器件的制备方法，工艺简单。

[0150] 需要说明的是，步骤S210和步骤S220的次序可以调换，也可以同步执行，当然，在其他实施方式中，淀粉膜和陶瓷膜也可以外购，则步骤S210及步骤S220可以省略。步骤S230可以省略，此时采用其他方式将层叠体自衬底分离即可。步骤S240可以省略，此时通过其他工艺直接在淀粉膜上制备第一电极层即可。

[0151] 以上所述实施方式的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施方式中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

[0152] 以上所述实施方式仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。