阵列基板、显示面板、显示装置及阵列基板的制备方法

摘要

本发明公开了一种阵列基板、显示面板、显示装置及阵列基板的制备方法。所述阵列基板包括：第一基板；第一金属层，设置于所述第一基板一侧；第一绝缘层，设置于所述第一金属层背对所述第一基板一侧；半导体层，设置于所述第一绝缘层背对所述第一金属层一侧；第二金属层，设置于所述半导体层背对所述第一绝缘层一侧；第二绝缘层，设置于所述第二金属层背对所述半导体层一侧；像素电极，设置于所述第二绝缘层背对所述第二金属层一侧；其中，所述第二绝缘层设有第一过孔，用于电性连接所述第二金属层与所述像素电极，所述第一金属层与所述第二金属层构成第一存储电容，所述第一金属层和所述像素电极构成第二存储电容。通过上述方式，能够增大开口率。

权利要求

1.一种阵列基板，其特征在于，包括：

第一基板；

第一金属层，设置于所述第一基板一侧；

第一绝缘层，设置于所述第一金属层背对所述第一基板一侧；

半导体层，设置于所述第一绝缘层背对所述第一金属层一侧；

第二金属层，设置于所述半导体层背对所述第一绝缘层一侧；

第二绝缘层，设置于所述第二金属层背对所述半导体层一侧；

像素电极，设置于所述第二绝缘层背对所述第二金属层一侧；

其中，所述第二绝缘层设有第一过孔，用于电性连接所述第二金属层与所述像素电极，所述第一金属层与所述第二金属层构成第一存储电容，所述第一金属层和所述像素电极构成第二存储电容，且同时所述第二绝缘层、所述第二金属层以及所述半导体层设有第二过孔，所述像素电极延伸至所述第二过孔的孔壁和孔底，以使得与所述第一金属层构成所述第二存储电容。

2.如权利要求1所述的基板，其特征在于，所述第一过孔和第二过孔同一位置或不同位置。

3.如权利要求1至2任一项所述的基板，其特征在于，所述第一绝缘层和所述第二绝缘层由氮化硅材料制成，所述半导体层由非晶硅材料制成。

4.一种显示面板，其特征在于，包括平行设置的阵列基板与第二基板，所述阵列基板包括：第一基板；

第一金属层，设置于所述第一基板一侧；

第一绝缘层，设置于所述第一金属层背对所述第一基板一侧；

半导体层，设置于所述第一绝缘层背对所述第一金属层一侧；

第二金属层，设置于所述半导体层背对所述第一绝缘层一侧；

第二绝缘层，设置于所述第二金属层背对所述半导体层一侧；

像素电极，设置于所述第二绝缘层背对所述第二金属层一侧；

其中，所述第二绝缘层设有第一过孔，用于电性连接所述第二金属层与所述像素电极，所述第一金属层与所述第二金属层构成第一存储电容，所述第一金属层和所述像素电极构成第二存储电容，且同时所述第二绝缘层、所述第二金属层以及所述半导体层设有第二过孔，所述像素电极延伸至所述第二过孔的孔壁和孔底，以使得与所述第一金属层构成第二存储电容。

5.如权利要求4所述的显示面板，其特征在于，所述第一过孔和第二过孔同一位置或不同位置。

6.如权利要求4至5任一项所述的显示面板，其特征在于，所述第一绝缘层和所述第二绝缘层由氮化硅材料制成，所述半导体层由非晶硅材料制成。

7.一种显示装置，其特征在于，包括背光模组和如权利要求4至6任一项所述的显示面板。

8.一种阵列基板的制备方法，其特征在于，所述方法包括：提供第一基板；

在所述第一基板一侧形成第一金属层；

在所述第一金属层的背对所述第一基板的一侧依次形成第一绝缘层、半导体层、第二金属层、第二绝缘层以及像素电极；

在所述第二绝缘层上开设第一过孔，用于电性连接所述第二金属层与所述像素电极，所述第一金属层与所述第二金属层构成第一存储电容，所述第一金属层和所述像素电极构成第二存储电容，其中，在所述第二绝缘层上开设第一过孔的同时，在所述第二绝缘层、所述第二金属层以及所述半导体层开设第二过孔，以使所述像素电极延伸至所述第二过孔的孔壁和孔底而与所述第一金属层构成所述第二存储电容。

说明书

阵列基板、显示面板、显示装置及阵列基板的制备方法

技术领域

[0001] 本发明涉及液晶显示领域，特别是涉及一种阵列基板、显示面板、显示装置及阵列基板的制备方法。

背景技术

[0002] 薄膜晶体管阵列基板在LCD(Liquid Crystal Display，LCD)和OLED(Organic Light-Mmitting Diode，OLED)中被广泛应用，一般包括玻璃基板及形成于玻璃基板上的薄膜晶体管及存储电容。

[0003] 存储电容在薄膜晶体管阵列基板中扮演者保持电位、降低耦合电容分压等重要作用，当增大存储电容时，可增大像素电压的维持能力，降低走线耦合对像素电压大小和均匀性的影响，提升面板的品质。存储电容一般以金属夹置绝缘层制成，金属是不透光的，当我们增大两金属板的相对面积增大存储电容时，开口率会被降低。

发明内容

[0004] 本发明主要解决的技术问题是提供一种阵列基板、显示面板、显示装置及阵列基板的制备方法，能够实现在具有较大存储电容的同时，具有较高的开口率。

[0005] 为解决上述问题，本发明采用的一个技术方案是：提供一种阵列基板，包括：

[0006] 第一基板；

[0007] 第一金属层，设置于所述第一基板一侧；

[0008] 第一绝缘层，设置于所述第一金属层背对所述第一基板一侧；

[0009] 半导体层，设置于所述第一绝缘层背对所述第一金属层一侧；

[0010] 第二金属层，设置于所述半导体层背对所述第一绝缘层一侧；

[0011] 第二绝缘层，设置于所述第二金属层背对所述半导体层一侧；

[0012] 像素电极，设置于所述第二绝缘层背对所述第二金属层一侧；

[0013] 其中，所述第二绝缘层设有第一过孔，用于电性连接所述第二金属层与所述像素电极，所述第一金属层与所述第二金属层构成第一存储电容，所述第一金属层和所述像素电极构成第二存储电容。

[0014] 其中，所述第二绝缘层、所述第二金属层以及所述半导体层设有第二过孔，所述像素电极延伸至所述第二过孔的孔壁和孔底，以使得与所述第一金属层构成所述第二存储电容。

[0015] 其中，所述第一过孔和第二过孔同一位置或不同位置。

[0016] 其中，所述第一绝缘层和所述第二绝缘层由氮化硅材料制成，所述半导体层由非晶硅材料制成。

[0017] 为解决上述问题，本发明采用的另一个技术方案是：提供一种显示面板，包括平行设置的阵列基板与第二基板，所述阵列基板包括：

[0018] 第一基板；

[0019] 第一金属层，设置于所述第一基板一侧；

[0020] 第一绝缘层，设置于所述第一金属层背对所述第一基板一侧；

[0021] 半导体层，设置于所述第一绝缘层背对所述第一金属层一侧；

[0022] 第二金属层，设置于所述半导体层背对所述第一绝缘层一侧；

[0023] 第二绝缘层，设置于所述第二金属层背对所述半导体层一侧；

[0024] 像素电极，设置于所述第二绝缘层背对所述第二金属层一侧；

[0025] 其中，所述第二绝缘层设有第一过孔，用于电性连接所述第二金属层与所述像素电极，所述第一金属层与所述第二金属层构成第一存储电容，所述第一金属层和所述像素电极构成所述第二存储电容。

[0026] 其中，所述第二绝缘层、所述第二金属层以及所述半导体层设有第二过孔，所述像素电极延伸至所述第二过孔的孔壁和孔底，以使得与所述第一金属层构成第二存储电容。

[0027] 其中，所述第一过孔和第二过孔同一位置或不同位置。

[0028] 其中，所述第一绝缘层和所述第二绝缘层由氮化硅材料制成，所述半导体层由非晶硅材料制成。

[0029] 为解决上述问题，本发明采用的再一个技术方案是：提供一种显示装置，包括背光模组和如上所述的显示面板。

[0030] 为解决上述问题，本发明采用的又一个技术方案是：提供一种阵列基板的制备方法，所述方法包括：

[0031] 提供第一基板；

[0032] 在所述第一基板一侧形成第一金属层；

[0033] 在所述第一金属层的背对所述第一基板的一侧依次形成第一绝缘层、半导体层、第二金属层、第二绝缘层以及像素电极；

[0034] 在所述第二绝缘层上开设第一过孔，用于电性连接所述第二金属层与所述像素电极，所述第一金属层与所述第二金属层构成第一存储电容，所述第一金属层和所述像素电极构成第二存储电容。

[0035] 本发明的有益效果是：本发明通过将阵列基板上的存储电容部分绝缘层厚度减薄，在保证阵列基板存储电容大小的同时，提高开口率。

附图说明

[0036] 图1是本发明阵列基板一实施例的结构示意图；

[0037] 图2是本发明阵列基板另一实施例的结构示意图；

[0038] 图3是本发明显示面板一实施例的结构示意图；

[0039] 图4是本发明显示装置一实施例的结构示意图；

[0040] 图5是本发明阵列基板的制备方法一实施例的流程示意图。

具体实施方式

[0041] 参阅图1，图1是本发明阵列基板一实施方式的结构示意图，所述阵列基板1包括：

[0042] 第一基板10，具有优良的光学性能，较高的透明度和较低的反射率例如，可采用玻璃材料制成。

[0043] 第一金属层11，设置于第一基板10一侧，所述第一金属层10为钼层、铝层、钛层或铜层，或者是任意两层的堆叠。

[0044] 第一绝缘层12，设置于所述第一金属层11背对所述第一基板10一侧，第一绝缘层12至少部分覆盖第一金属层11，可由一层或多层绝缘材料制成，如氮化硅或其他绝缘材料。

[0045] 半导体层13，设置于所述第一绝缘层12背对所述第一金属层11一侧，所述半导体层13可由非晶硅材料制成。

[0046] 第二金属层14，设置于所述半导体层13背对所述第一绝缘层12一侧，所述第二金属层14为铝层、钛层、铜层或其他金属材料制成。

[0047] 第二绝缘层15，设置于所述第二金属层14背对所述半导体层13一侧，由氮化硅或其他绝缘材料制成。

[0048] 像素电极16，设置于所述第二绝缘层15背对所述第二金属层14一侧，所述像素电极16为铟锡金属氧化物(ITO)材料制成的透明导电层。

[0049] 其中，所述第二绝缘层15设有第一过孔17，用于电性连接所述第二金属层14与所述像素电极16。

[0050] 所述第二金属层14与所述第一金属层11构成第一存储电容Cst1。

[0051] 请继续参阅图1，图1中所述第二绝缘层15、所述第二金属层14以及所述半导体层13上还设有第二过孔18，所述像素电极16延伸至所述第二过孔18的孔壁181和孔底182，以使得所述像素电极16与所述第一金属层11构成第二存储电容Cst2。所述第二存储电容Cst2的绝缘层厚度小于所述第一存储电容Cst1的绝缘层厚度。

[0052] 在一个应用场景中，当所述第二存储电容Cst2与第一存储电容Cst1具有相同的面积时，所述第二存储电容Cst2比第一存储电容Cst1大，但是，本发明实施例并不限制于此。

[0053] 所述像素电极16通过第一过孔17和所述第二金属层14电性连接，故所述第二金属层14与所述像素电极16具有相同的电位，第一存储电容Cst1和第二存储电容Cst2并联连接，故所述阵列基板1的总存储电容Cst为第一存储电容Cst1与第二存储电容Cst2的大小之和。

[0054] 上述实施例中，通过设置第二过孔18，将所述阵列基板1的部分绝缘层厚度减薄，使得当阵列基板1的存储电容Cst相对面积不变时，增大存储电容Cst的大小或当阵列基板1存储电容Cst大小不变时，可减少存储电容Cst的相对面积，从而提高开口率。可以理解的是，在其他实施例中，所述第一过孔17和所述第二过孔18可以为同一个过孔，即所述像素电极16通过同一个过孔与所述第二绝缘层15、第二金属层14、半导体层13以及第一绝缘层12连接。

[0055] 同时也可以理解的是在其他实施例中，所述第二过孔18的位置可与所述第一过孔17的位置不同。

[0056] 请参阅图2，图2是本发明阵列基板另一实施例的结构示意图。

[0057] 在本实施例中，所述第二过孔18与第一过孔17的位置不相同，所述阵列基板1的存储电容Cst依然为第一存储电容Cst1与第二存储电容Cst2的大小之和，所述第二存储电容Cst2的绝缘层厚度小于第一存储电容Cst1的绝缘层厚度，当阵列基板1的存储电容Cst大小不变时，可减小存储电容Cst的相对面积，提高开口率。

[0058] 需要说明的是，本实施例中对第一过孔17以及第二过孔18的形状不做任何限制，可以为阶梯型，如图1中第二过孔18所示，也可以为倒梯形，如图2中第一过孔17及第二过孔18所示，或者其他形状。

[0059] 请参阅图3，图3是本发明液晶显示面板一实施例的结构示意图，包括平行设置的阵列基板1与第二基板2。

[0060] 所述阵列基板1为上述实施例中的阵列基板结构相同或相似，在此不再赘述。

[0061] 所述第二基板2的材质要求与第一基板10的材质要求相同，即需要优良的光学性能，较高的透明度和较低的反射率。

[0062] 所述液晶显示面板还包括设置在所述阵列基板10与所述第二基板2之间的液晶层(图未示)。

[0063] 本实施例中所述显示面板由于采用了上述实施例中的阵列基板，因此可在不降低所述显示面板开口率的情况下，增加所述阵列基板的总存储电容Cst，提高显示面板的品质，或者可以在所述阵列基板总存储电容Cst大小不变的情况下，减小所述总存储电容Cst的面积，提高显示面板的开口率。

[0064] 请参阅图4，图4是本发明液晶显示装置一实施例的结构示意图，液晶显示装置包括背光模组3和上述实施例中的液晶显示面板，所述液晶显示装置还包括偏光片等光学元件，图4中未示意。

[0065] 请参阅图5，图5为本发明阵列基板制备方法一实施方式的流程示意图，主要如下步骤包括：

[0066] S51：提供第一基板。

[0067] S52：在所述第一基板一侧形成第一金属层。

[0068] S53：在所述第一金属层的背对所述第一基板的一侧依次形成半导体层、第二金属层、第二绝缘层。

[0069] S54：在所述第二绝缘层上开设第一过孔，用于电性连接所述第二金属层与所述像素电极，所述第一金属层与所述第二金属层构成第一存储电容，所述第一金属层和所述像素电极构成第二存储电容。

[0070] 上述步骤中每一元件的位置及要求均与上述实施例中的相同，在此不再赘述。上述步骤所采用的工艺包括：沉积、溅射等成膜工艺、刻蚀等构图工艺。另外，在上述步骤S54之后，将透明基板平行覆盖在阵列基板上即形成本发明显示面板；进一步将上述显示面板与背光模组组合即形成本发明显示器。

[0071] 区别于现有技术，本发明通过将阵列基板上的存储电容部分绝缘层厚度减薄，保证阵列基板存储电容大小的同时，提高开口率。

[0072] 需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，每一层并不局限于一种元件，可以为多种；另外，可以理解的是当元件或层被称为在另一元件或层“一侧”时，它可以直接在其他元件上，或者可以存在中间的层。

[0073] 以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，烦死利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。