一种适用于降压变换器输出直流失调的动态消除电路

摘要

一种适用于降压变换器输出直流失调的动态消除电路，属于电子电路技术领域。包括纹波产生电路和纹波叠加电路，本发明通过在纹波产生电路中加入占空比信息，直接采样上功率管S1和下功率管S2连接节点SW处的电压来模拟产生与电感电流同相位的纹波叠加在反馈电压VFB上面，使得反馈电压VFB和预设基准电压VREF相等，以控制脉宽调制比较器PWM的正常翻转，增强系统稳定性，避免由输出电容的等效串联电阻过小导致输出电压相位滞后而产生的谐振问题，增大变换器输出电压精度，克服了传统纹波控制的谷值检测模式在系统稳定性与精确度之间的矛盾，能够在不同应用条件即不同输入电压和输出电压下均能做到动态地消除输出电压的直流失调量。

权利要求

1.一种适用于降压变换器输出直流失调的动态消除电路，包括纹波产生电路和纹波叠加电路，

所述纹波叠加电路包括一跨导放大器(Gm)，跨导放大器(Gm)的正向输入端作为所述纹波叠加电路的第一输入端，其负向输入端作为所述纹波叠加电路的第二输入端，所述纹波叠加电路的输出端输出脉冲信号，所述脉冲信号为高电平时控制降压变换器上功率管开启下功率管关断；

其特征在于，所述纹波产生电路包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第九电阻(R9)、第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第五电容(C5)、第六电容(C6)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第一PMOS管(MP1)、第二PMOS管(MP2)和第三缓冲器(BUF)，第一电阻(R1)的一端作为所述纹波产生电路的输入端输入降压变换器上下功率管节点(SW)处的电压，其另一端通过第一电容(C1)后接地；

第二电阻(R2)和第三电阻(R3)串联，其串联点输出三角波电压(VF1)并连接所述纹波叠加电路的第一输入端，第二电阻(R2)的另一端接第一电阻(R1)和第一电容(C1)的连接点，第三电阻(R3)的另一端接地；

第四电阻(R4)和第二电容(C2)串联，第四电阻(R4)的另一端连接第二电阻(R2)和第三电阻(R3)的串联点，第二电容(C2)的另一端接地；

第五电阻(R5)和第三电容(C3)串联，其串联点连接第三缓冲器(BUF)的正向输入端，第五电阻(R5)的另一端连接第四电阻(R4)和第二电容(C2)的串联点，第三电容(C3)的另一端接地；

第三缓冲器(BUF)的负向输入端连接第一NMOS管(MN1)的源极并通过第六电阻(R6)后接地，其输出端接第一NMOS管(MN1)的栅极；

第一PMOS管(MP1)和第二PMOS管(MP2)的源极互连并连接电源电压(VCC)，其栅极互连并连接第一PMOS管(MP1)和第一NMOS管(MN1)的漏极；

第二NMOS管(MN2)的栅极接与降压变换器上下功率管节点(SW)处信号反相的控制信号，其漏极接第二PMOS管(MP2)和第三NMOS管(MN3)的漏极，其源极接地；

第三NMOS管(MN3)的栅极接与降压变换器上下功率管节点(SW)处信号同相的控制信号，其源极通过第五电容(C5)和第七电阻(R7)的并联结构后接地；

第八电阻(R8)和第四电容(C4)串联，第八电阻(R8)的另一端接第三NMOS管(MN3)的源极，第四电容(C4)的另一端接地；

第九电阻(R9)和第六电容(C6)串联，其串联点输出直流电压(VSW_DC)并连接所述纹波叠加电路的第二输入端，第九电阻(R9)的另一端接第八电阻(R8)和第四电容(C4)的串联点，第六电容(C6)的另一端接地。

2.根据权利要求1所述的适用于降压变换器输出直流失调的动态消除电路，其特征在于，所述纹波叠加电路还包括第一缓冲器(BUF1)、第二缓冲器(BUF2)、第十电阻(R10)和脉宽调制比较器(PWM)，第一缓冲器(BUF1)的输入端输入反馈电压(VFB)，其输出端通过第十电阻(R10)后连接跨导放大器(Gm)的输出端和脉宽调制比较器(PWM)的正向输入端；

第二缓冲器(BUF2)的输入端输入基准电压(VREF)，其输出端连接脉宽调制比较器(PWM)的负向输入端，脉宽调制比较器(PWM)的输出端作为所述纹波叠加电路的输出端。

说明书

一种适用于降压变换器输出直流失调的动态消除电路

技术领域

[0001] 本发明属于电子电路技术领域，具体涉及到一种适用于恒定开启时间并基于纹波控制的降压型DC-DC变换器输出直流失调的动态消除电路。

背景技术

[0002] 随着便携型电子设备的广泛应用，市场对电源管理集成电路的需求不断上升，其中降压型(Buck)DC-DC变换器更是被广泛应用于通信、计算机、工业自动化等领域。传统的降压型DC-DC变换器有三种控制模式，分别为电流模、电压模及迟滞控制。基于纹波的恒定开启时间控制方案(Ripple-based Constant On-time Control)属于迟滞模控制的一种，并由于其控制简单、无需外部补偿、优良的负载调整率及效率等优点而被广泛应用。

[0003] 对于传统的降压变换器，其系统性能存在一定折衷：环路叠加在PWM比较器正向端的纹波量过小可能造成环路稳定性降低、PWM比较器输出抖动导致误触发等问题。纹波量过大则会导致位于二分之一开关频率处的系统Q值过低，使得系统响应速度变慢；且由恒定开启时间固有的谷值检测模式引入的直流失调量过大，这在降压型变换器输出低压的前提下会对系统精度造成很大的影响。

发明内容

[0004] 针对现有技术的不足之处，本发明针对恒定开启时间并基于纹波控制的降压变换器在不同输入电压Vin和输出电压Vout的应用条件下，由恒定开启时间固有的谷值检测模式引入的输出失调，提供一种动态消除电路，保证在不同占空比的情况下动态消除输出直流失调。

[0005] 本发明的技术方案是：

[0006] 一种适用于降压变换器输出直流失调的动态消除电路，包括纹波产生电路和纹波叠加电路，

[0007] 所述纹波叠加电路包括一跨导放大器Gm，跨导放大器Gm的正向输入端作为所述纹波叠加电路的第一输入端，其负向输入端作为所述纹波叠加电路的第二输入端，所述纹波叠加电路的输出端输出脉冲信号，所述脉冲信号为高电平时控制降压变换器上功率管开启下功率管关断；

[0008] 其特征在于，所述纹波产生电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2和第三缓冲器BUF，[0009] 第一电阻R1的一端作为所述纹波产生电路的输入端输入降压变换器上下功率管节点SW处的电压，其另一端通过第一电容C1后接地；

[0010] 第二电阻R2和第三电阻R3串联，其串联点输出三角波电压VF1并连接所述纹波叠加电路的第一输入端，第二电阻R2的另一端接第一电阻R1和第一电容C1的连接点，第三电阻R3的另一端接地；

[0011] 第四电阻R4和第二电容C2串联，第四电阻R4的另一端连接第二电阻R2和第三电阻R3的串联点，第二电容C2的另一端接地；

[0012] 第五电阻R5和第三电容C3串联，其串联点连接第三缓冲器BUF的正向输入端，第五电阻R5的另一端连接第四电阻R4和第二电容C2的串联点，第三电容C3的另一端接地；

[0013] 第三缓冲器BUF的负向输入端连接第一NMOS管MN1的源极并通过第六电阻R6后接地，其输出端接第一NMOS管MN1的栅极；

[0014] 第一PMOS管MP1和第二PMOS管MP2的源极互连并连接电源电压VCC，其栅极互连并连接第一PMOS管MP1和第一NMOS管MN1的漏极；

[0015] 第二NMOS管MN2的栅极接与降压变换器上下功率管节点SW处信号反相的控制信号，其漏极接第二PMOS管MP2和第三NMOS管MN3的漏极，其源极接地；

[0016] 第三NMOS管MN3的栅极接与降压变换器上下功率管节点SW处信号同相的控制信号，其源极通过第五电容C5和第七电阻R7的并联结构后接地；

[0017] 第八电阻R8和第四电容C4串联，第八电阻R8的另一端接第三NMOS管MN3的源极，第四电容C4的另一端接地；

[0018] 第九电阻R9和第六电容C6串联，其串联点输出直流电压VSW_DC并连接所述纹波叠加电路的第二输入端，第九电阻R9的另一端接第八电阻R8和第四电容C4的串联点，第六电容C6的另一端接地。

[0019] 具体的，所述纹波叠加电路还包括第一缓冲器BUF1、第二缓冲器BUF2、第十电阻R10和脉宽调制比较器PWM，

[0020] 第一缓冲器BUF1的输入端输入反馈电压VFB，其输出端通过第十电阻R10后连接跨导放大器Gm的输出端和脉宽调制比较器PWM的正向输入端；

[0021] 第二缓冲器BUF2的输入端输入基准电压VREF，其输出端连接脉宽调制比较器PWM的负向输入端，脉宽调制比较器PWM的输出端作为所述纹波叠加电路的输出端。

[0022] 本发明的有益效果为：本发明在不同应用条件即不同输入电压Vin和输出电压Vout下均能做到动态地消除了输出端电压的直流失调量，在纹波产生电路中加入占空比信息，使得与输出电压Vout成比例的反馈电压VFB和预设基准电压VREF相等，增大变换器输出电压Vout精度，克服了传统纹波控制的谷值检测模式在系统稳定性与精确度之间的矛盾；本发明采用的片内纹波叠加电路，直接采样上功率管S1和下功率管S2的连接节点SW处的电压来模拟产生与电感电流同相位的纹波叠加在反馈电压VFB上面，以控制脉宽调制比较器PWM的正常翻转，增强系统稳定性，避免由输出电容的等效串联电阻RCo过小导致输出电压Vout相位滞后而产生的谐振问题；第五电容C5过滤第七电阻R7上方波信号的毛刺以使得后级滤波得到的平均电压更加精确；同时，本发明还保留了传统的基于纹波的恒定导通时间控制方式所具有的控制简单、无需外部补偿、电磁干扰EMI性能良好、具有较好的负载调整率及轻载效率等优点，优化了降压变换器的系统性能。

附图说明

[0023] 图1为本发明适用的一种基于纹波控制的降压型变化器环路控制原理示意图。

[0024] 图2为本发明提出的一种适用于降压变换器输出直流失调的动态消除电路的纹波产生电路原理图。

[0025] 图3为本发明提出的一种适用于降压变换器输出直流失调的动态消除电路的纹波叠加电路及输出直流失调动态消除原理图。

[0026] 图4为输出直流失调动态消除示意图。

具体实施方式

[0027] 下面将结合附图，具体描述本发明的技术方案：

[0028] 本发明提出的一种适用于降压变换器输出直流失调的动态消除电路，通过在传统的直流滤波器(DC value extractor)中加入占空比信息，使其在不同输入电压Vin和输出电压Vout的应用条件、不同的占空比下均能动态消除输出直流失调电压，从而提高降压变换器的输出精度；同时保证纹波量大小，不影响系统稳定性。

[0029] 如图1所示为本发明适用的一种基于纹波控制的降压型变化器原理示意图，其中电路框架是由输入电压Vin、电感L、上功率管S1、下功率管S2、输出电容Co及其等效串联电阻RCo和输出负载Ro构成，其中上下功率管S1和S2的节点为SW，系统输出电压为Vout。输出电压Vout经过反馈系数β产生反馈电压VFB，与基准电压VREF一起输入脉宽调制器(PWM)进行比较并最终通过逻辑模块Logic控制上下功率管S1和S2的开关。上功率管S1开启下功率管S2关断的时间为Ton，是恒定的；上功率管S1关断下功率管S2开启的时间为Toff，其结束的标志信号为脉宽调制比较器PWM的输出信号，该信号在反馈电压VFB低于设定基准电压值VREF时产生。Ton占据整个开关周期(Ton+Toff)的比例即为占空比D。由于反馈电压VFB在送入脉宽调制比较器PWM与基准电压VREF比较前需先叠加与电感电流同频同相的纹波电压，故第一电阻R1、第一电容C1、第二电阻R2和第三电阻R3用于产生与电感电流同频同相的三角波电压VF1，与经过直流滤波器并加入占空比信息后的直流量作差，即产生前述与反馈电压VFB叠加所需的纹波电压。

[0030] 而本发明采用的片内纹波叠加电路，直接采样上功率管S1和下功率管S2的连接节点SW处的电压来模拟产生与电感电流同相位的纹波叠加在反馈电压VFB上面，以控制脉宽调制比较器PWM的正常翻转，增强系统稳定性，避免由输出电容的等效串联电阻RCo过小导致输出电压VOUT相位滞后而产生的谐振问题；同时加入占空比信息，以保证在不同应用下能动态消除输出直流失调，增大变换器输出电压精度。

[0031] 纹波产生电路如图2所示，包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2和第三缓冲器BUF，第一电阻R1的一端作为所述纹波产生电路的输入端输入降压变换器上下功率管节点SW处的电压，其另一端通过第一电容C1后接地；第二电阻R2和第三电阻R3串联，其串联点输出三角波电压VF1并连接所述纹波叠加电路的第一输入端，第二电阻R2的另一端接第一电阻R1和第一电容C1的连接点，第三电阻R3的另一端接地；第四电阻R4和第二电容C2串联，第四电阻R4的另一端连接第二电阻R2和第三电阻R3的串联点，第二电容C2的另一端接地；第五电阻R5和第三电容C3串联，其串联点连接第三缓冲器BUF的正向输入端，第五电阻R5的另一端连接第四电阻R4和第二电容C2的串联点，第三电容C3的另一端接地；第三缓冲器BUF的负向输入端连接第一NMOS管MN1的源极并通过第六电阻R6后接地，其输出端接第一NMOS管MN1的栅极；第一PMOS管MP1和第二PMOS管MP2的源极互连并连接电源电压VCC，其栅极互连并连接第一PMOS管MP1和第一NMOS管MN1的漏极；第二NMOS管MN2的栅极接与降压变换器上下功率管节点SW处信号反相的控制信号，其漏极接第二PMOS管MP2和第三NMOS管MN3的漏极，其源极接地；第三NMOS管MN3的栅极接与降压变换器上下功率管节点SW处信号同相的控制信号，其源极通过第五电容C5和第七电阻R7的并联结构后接地；第八电阻R8和第四电容C4串联，第八电阻R8的另一端接第三NMOS管MN3的源极，第四电容C4的另一端接地；第九电阻R9和第六电容C6串联，其串联点输出直流电压VSW_DC并连接所述纹波叠加电路的第二输入端，第九电阻R9的另一端接第八电阻R8和第四电容C4的串联点，第六电容C6的另一端接地。

[0032] 纹波叠加电路如图3所示，包括跨导放大器Gm、第一缓冲器BUF1、第二缓冲器BUF2、第十电阻R10和脉宽调制比较器PWM，跨导放大器Gm的正向输入端作为所述纹波叠加电路的第一输入端，其负向输入端作为所述纹波叠加电路的第二输入端，所述纹波叠加电路的输出端输出脉冲信号，脉冲信号为高电平时控制降压变换器上功率管开启下功率管关断；第一缓冲器BUF1的输入端输入反馈电压VFB，其输出端通过第十电阻R10后连接跨导放大器Gm的输出端和脉宽调制比较器PWM的正向输入端；第二缓冲器BUF2的输入端输入基准电压VREF，其输出端连接脉宽调制比较器PWM的负向输入端，脉宽调制比较器PWM的输出端作为所述纹波叠加电路的输出端。

[0033] 具体的纹波叠加以控制脉宽调制比较器PWM输出翻转的工作过程如下：

[0034] 如图2所示，纹波产生电路的输入端为降压型变换器上下功率管节点SW电压，首先通过一个由第一电阻R1、第一电容C1及第二电阻R2、第三电阻R3组成的RC网络滤为三角波信号，即三角波电压VF1，此处第二电阻R2、第三电阻R3的作用是调整三角波电压VF1的平均值大小以符合后级跨导放大器Gm的共模输入范围。对于三角波电压VF1，其纹波量大小为：

[0035]

[0036] 其平均值大小为：

[0037]

[0038] 三角波电压VF1连接由第四电阻R4、第二电容C2及第五电阻R5、第三电容C3组成的两级滤波网络过后得到其平均值，经过一个第三缓冲器BUF将第六电阻R6两端的电压钳位在三角波电压VF1的均值。因此，通过第六电阻R6的电流为：

[0039]

[0040] 而第一PMOS管MP1和第二PMOS管MP2组成的电流镜的宽长比为1:1，第七电阻R7的阻值等于第六电阻R6的阻值，第二NMOS管MN2和第三NMOS管MN3的栅极接分别接与上下功率管节点SW处同频同相的控制信号，使得Ton期间第三NMOS管MN3导通，第二NMOS管MN2关断；而Toff期间第二NMOS管MN2导通，第三NMOS管MN3关断。由此，Ton期间第七电阻R7上的压降为三角波电压VF1的平均值 而Toff期间第七电阻R7上的压降为0。如图2虚线框中所示，该部分电路实现了在三角波电压VF1的直流信息中加入占空比信息，用于后级输出直流失调的动态消除。故第七电阻R7上为一个方波信号，其平均值为：

[0041]

[0042] 其中D为占空比。这里第五电容C5的作用为过滤第七电阻R7上方波信号的毛刺以使得后级滤波得到的平均电压更加精确，不过它过大会引入大的时间常数，不利于方波的形成。一般情况下，第七电阻R7和第五电容C5的时间常数应小于0.1倍的开关周期。

[0043] 第七电阻R7两端的方波信号经过第八电阻R8、第四电容C4及第九电阻R9、第六电容C6组成的大时间常数的滤波网络后得到其平均值的电位，即：

[0044]

[0045] 再将以上纹波产生电路得到的三角波电压VF1及直流电压VSW_DC输入到后级跨导放大器产生纹波电流I1，所述直流电压VSW_DC含有占空比信息，如图3所示。令跨导放大器的等效跨导为Gm，VF1及VSW_DC分别输入到正负输入端，三角波电压VF1的平均值为 使得跨导放大器Gm的输出电流I1可由以下公式得到：

[0046]

[0047] 其中， 这里Iripple为含有纹波信息且和电感电流同频同相的电流，其直流分量为零；ΔI为一含有占空比D的信息直流电流，用于输出电压失调的动态消除。

[0048] 如图4所示，经过跨导放大器Gm后的电流I1流经第十电阻R10后产生所需的纹波电压与第一缓冲器BUF1输入端采样的与降压变化器输出电压Vout成比例的反馈电压VFB叠加，作为脉宽调制比较器PWM的正向输入端V1，即：

[0049] V1＝VFB+R10·I1

[0050] ＝VFB+R10·(Iripple+ΔI)

[0051] 而脉宽调制比较器PWM的负向输入端V2为经过第二缓冲器BUF2的基准电压VREF。即：

[0052] V2＝VREF

[0053] V1及V2分别作为脉宽调制比较器PWM的正负输入端比较作差，其差值为：

[0054] V1-V2＝VFB+R10·(Iripple+ΔI)-VREF

[0055] ＝(VFB+R10·Iripple)-(VREF-R10·ΔI)

[0056] 另反馈电压VFB上叠加的纹波电压为Vripple＝R10·Iripple，其电压峰峰值为Vripple(pp)；而基准电压VREF的平移量为ΔV＝R10·ΔI，如图4中箭头标注。由于恒定开启时间的控制方式固有的谷值检测模式，要使得脉宽调制比较器PWM翻转产生开启上功率管S1、关断下功率管S2的脉冲信号，需要含有反馈电压VFB信息的V1信号在其谷值时降至与V2的电压值相等，如图4所示。另纹波电流I1的峰峰值大小为Iripple(pp)，则V1在谷值触碰V2时电流I1的纹波量大小为 即：

[0057]

[0058] 要消除输出端输出的输出电压Vout上的直流失调，使得反馈电压VFB与基准电压VREF大小相同即可，即VFB＝VREF。结合上述翻转条件公式，必有：

[0059]

[0060] 由于

[0061]

[0062] 且

[0063]

[0064] 代入之前计算，可得上式左右两边分别为：

[0065]

[0066]

[0067] 可以看出，以上两式均含有占空比信息可以抵消，保证在不同输入电压Vin和输出电压Vout(即不同占空比D)的应用条件下均可动态消除输出电压直流失调，使得本发明在宽范围内均适用。而要使上述两式相等，即：

[0068] 2R1·C1·fsw·(R2+R3)＝R1+R2+R3

[0069] 对于定频应用(fsw恒定，如700kHz)的Buck降压变换器，只需调整第二电阻R2和第三电阻R3的阻值大小，即可满足上述等式成立。同时，由前面推导得出VF1的纹波量大小与第一电阻R1及第一电容C1的值均成反比，由此，在设计时可通过对第一电阻R1和第一电容C1的合理设定来调整叠加在反馈电压VFB上面纹波量的大小，通常情况下应使其不少于30mV，从而保证系统稳定性。

[0070] 本发明在不同应用条件即不同输入电压Vin和输出电压Vout下均能做到动态地消除了输出端电压的直流失调量，使得与输出Vout成比例的反馈电压VFB和预设基准电压VREF相等，克服了传统纹波控制的谷值检测模式在系统稳定性与精确度之间的矛盾。同时，本发明还保留了传统的基于纹波的恒定导通时间控制方式(Ripple-based Constant On-time Control)所具有的控制简单、无需外部补偿、EMI性能良好、具有较好的负载调整率及轻载效率等优点，很好的优化了Buck变换器的系统性能。

[0071] 本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。