一种基于1588V1协议的时钟透传方法

摘要

本发明涉及一种基于1588V1协议的时钟透传方法，包括在以太网架构上搭建基于1588V1协议的时钟本体，所述时钟本体包括通过数据流通讯依次连接的IEEE1588‑PHY芯片、FPGA处理单元和时钟锁相环芯片，所述IEEE1588‑PHY芯片的数量为N，N≥1；IEEE1588‑PHY芯片恢复出线路恢复时钟，线路恢复时钟输入到FPGA处理单元，FPGA处理单元通过判断IEEE1588V1时钟的优先级状态，获取主端线路恢复时钟，并将主端线路恢复时钟输入到硬件时钟锁相环芯片，时钟锁相环芯片输出FPGA处理单元的FPGA工作时钟以及各IEEE1588‑PHY芯片的25MHz参考时钟；本发明解决IEEE1588V1协议的不足、提高系统同步精度。

权利要求

1.一种基于1588V1协议的时钟透传方法，其特征在于，包括以下步骤：步骤1)：在以太网架构上搭建基于1588V1协议的时钟本体，所述时钟本体包括通过数据流通讯依次连接的IEEE1588-PHY芯片、FPGA处理单元和时钟锁相环芯片，所述IEEE1588-PHY芯片的数量为N，N≥1，所述时钟锁相环芯片外接有参考时钟；

步骤2)：IEEE1588-PHY芯片恢复出线路恢复时钟，线路恢复时钟输入到FPGA处理单元，FPGA处理单元通过判断IEEE1588V1时钟的优先级状态，获取主端线路恢复时钟，并将主端线路恢复时钟输入到硬件时钟锁相环芯片，时钟锁相环芯片输出FPGA处理单元的FPGA工作时钟以及各IEEE1588-PHY芯片的25MHz参考时钟；

步骤3)：IEEE1588-PHY芯片完成对输入和输出的IEEE1588V1数据包及事件包打时间标签；

步骤4)：FPGA处理单元各路IEEE1588-PHY芯片输出的时间包信息；

步骤5)：FPGA处理单元对IEEE1588V1数据包进行分析，记录下每个端口事件包的输入和输出时间；

步骤6)：FPGA处理单元通过计算输入事件包和输出事件包的差值，获得该事件包在本设备中的驻留时间；

步骤7)：FPGA处理单元提取follow_up报文和delay_resp报文输入的源时间；

步骤8)：FPGA处理单元将事件包驻留时间修正到对应的源端时间中；

步骤9)：FPGA处理单元重新生成新follow_up报文和delay_resp并通过IEEE1588-PHY芯片发送到以太网上。

2.根据权利要求1所述的基于1588V1协议的时钟透传方法，其特征在于，所述参考时钟为10M参考时钟。

说明书

一种基于1588V1协议的时钟透传方法

技术领域

[0001] 本发明涉及计算机通讯技术领域，特别涉及一种基于1588V1协议的时钟透传方法。

背景技术

[0002] IEEE1588V1协议中未规定透明时钟传输的处理方式，同时该协议不直接支持时钟透明传输要求。如何在IEEE1588V1多级网络中提高时间同步精度对系统关键指标具有重大的意义。

[0003] 基于以上分析，我公司成立研发小组，经过长期的试验测试和科学研究，设计一种基于1588V1协议的时钟透传方法，解决IEEE1588V1协议的不足、提高系统同步精度。

发明内容

[0004] 本发明的目的是，针对现有IEEE1588V1协议存在的技术问题，设计一种基于1588V1协议的时钟透传方法，解决IEEE1588V1协议的不足、提高系统同步精度，通过改进后的时钟板卡与多个从端设备连接，提高从端设备的同步精度。

[0005] 本发明通过以下技术方案实现：

[0006] 一种基于1588V1协议的时钟透传方法，其特征在于，包括以下步骤：

[0007] 步骤1)：在以太网架构上搭建基于1588V1协议的时钟本体，所述时钟本体包括通过数据流通讯依次连接的IEEE1588-PHY芯片、FPGA处理单元和时钟锁相环芯片，所述IEEE1588-PHY芯片的数量为N，N≥1；

[0008] 步骤2)：IEEE1588-PHY芯片恢复出线路恢复时钟，线路恢复时钟输入到FPGA处理单元，FPGA处理单元通过判断IEEE1588V1时钟的优先级状态，获取主端线路恢复时钟，并将主端线路恢复时钟输入到硬件时钟锁相环芯片，时钟锁相环芯片输出FPGA处理单元的FPGA工作时钟以及各IEEE1588-PHY芯片的25MHz参考时钟；

[0009] 步骤3)：IEEE1588-PHY芯片完成对输入和输出的IEEE1588V1数据包及事件包打时间标签；

[0010] 步骤4)：FPGA处理单元各路IEEE1588-PHY芯片输出的时间包信息；

[0011] 步骤5)：FPGA处理单元对IEEE1588V1数据包进行分析，记录下每个端口事件包的输入和输出时间；

[0012] 步骤6)：FPGA处理单元通过计算输入事件包和输出事件包的差值，获得该事件包在本设备中的驻留时间；

[0013] 步骤7)：FPGA处理单元提取follow_up报文和delay_resp报文输入的源时间；

[0014] 步骤8)：FPGA处理单元将事件包驻留时间修正到对应的源端时间中；

[0015] 步骤9)：FPGA处理单元重新生成新follow_up报文和delay_resp并通过IEEE1588-PHY芯片发送到以太网上。

[0016] 进一步，所述时钟锁相环芯片外接有参考时钟。

[0017] 进一步，所述参考时钟为10M参考时钟。

[0018] 本发明提供了一种基于1588V1协议的时钟透传方法，与现有技术相比，有益效果在于：

[0019] 1、本发明设计的基于1588V1协议的时钟透传方法，在以太网架构上搭建基于1588V1协议的时钟本体，时钟本体包括通过数据流通讯依次连接的IEEE1588-PHY芯片、FPGA处理单元和时钟锁相环芯片，IEEE1588-PHY芯片的数量为N，N≥1；上述设计，解决IEEE1588V1协议的不足、提高系统同步精度，通过改进后的时钟板卡与多个从端设备连接，提高从端设备的同步精度。

[0020] 2、本发明设计的基于1588V1协议的时钟透传方法，在时钟板卡上增加时钟锁相环芯片，时钟锁相环芯片外接有参考时钟，上述设计，避免从端设备出现失锁现象。

附图说明

[0021] 图1为本发明设计的时钟本体的结构示意图。

具体实施方式

[0022] 参阅附图1对本发明做进一步描述。

[0023] 本发明涉及一种基于1588V1协议的时钟透传方法，其特征在于，包括以下步骤：

[0024] 步骤1)：在以太网架构上搭建基于1588V1协议的时钟本体，所述时钟本体包括通过数据流通讯依次连接的IEEE1588-PHY芯片、FPGA处理单元和时钟锁相环芯片，所述IEEE1588-PHY芯片的数量为N，N≥1；

[0025] 步骤2)：IEEE1588-PHY芯片恢复出线路恢复时钟，线路恢复时钟输入到FPGA处理单元，FPGA处理单元通过判断IEEE1588V1时钟的优先级状态，获取主端线路恢复时钟，并将主端线路恢复时钟输入到硬件时钟锁相环芯片，时钟锁相环芯片输出FPGA处理单元的FPGA工作时钟以及各IEEE1588-PHY芯片的25MHz参考时钟；

[0026] 步骤3)：IEEE1588-PHY芯片完成对输入和输出的IEEE1588V1数据包及事件包打时间标签；

[0027] 步骤4)：FPGA处理单元各路IEEE1588-PHY芯片输出的时间包信息；

[0028] 步骤5)：FPGA处理单元对IEEE1588V1数据包进行分析，记录下每个端口事件包的输入和输出时间；

[0029] 步骤6)：FPGA处理单元通过计算输入事件包和输出事件包的差值，获得该事件包在本设备中的驻留时间；

[0030] 步骤7)：FPGA处理单元提取follow_up报文和delay_resp报文输入的源时间；

[0031] 步骤8)：FPGA处理单元将事件包驻留时间修正到对应的源端时间中；

[0032] 步骤9)：FPGA处理单元重新生成新follow_up报文和delay_resp并通过IEEE1588-PHY芯片发送到以太网上。

[0033] 作为改进，所述时钟锁相环芯片外接有参考时钟。

[0034] 作为改进，所述参考时钟为10M参考时钟。

[0035] 与现有技术相比，本发明设计的基于1588V1协议的时钟透传方法，在以太网架构上搭建基于1588V1协议的时钟本体，时钟本体包括通过数据流通讯依次连接的IEEE1588-PHY芯片、FPGA处理单元和时钟锁相环芯片，IEEE1588-PHY芯片的数量为N，N≥1；上述设计，解决IEEE1588V1协议的不足、提高系统同步精度，通过改进后的时钟板卡与多个从端设备连接，提高从端设备的同步精度。

[0036] 本发明设计的基于1588V1协议的时钟透传方法，相对于传统交换设备和时钟技术，本设备同步精度提高了1-2个数量级。

[0037] 本发明设计的基于1588V1协议的时钟透传方法，在时钟板卡上增加时钟锁相环芯片，时钟锁相环芯片外接有参考时钟，上述设计，避免从端设备出现失锁现象。

[0038] 按照以上描述，即可对本发明进行应用。

[0039] 以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。