一种快速多分辨率视频图像镜像旋转处理系统

摘要

本发明涉及一种快速多分辨率视频图像镜像旋转处理系统，集成有依次相接的操作命令模块CMD、采集视频后端处理模块、操作帧Buffer模块和视频后端处理模块。本发明可快速处理视频图像的左右镜像、上下镜像、180的翻转、90度及270度翻转。

权利要求

1.一种快速多分辨率视频图像镜像旋转处理系统，其特征在于，集成有依次相接的操 作命令模块CMD(1)、采集视频后端处理模块(2)、操作帧Buffer模块(3)和视频后端处理模 块(4)；

所述采集视频后端处理模块(2)集成有像素模型模块FIFO(21)、RGB-YCbCr模块(22)、 ReLine模块(23)、Ram模块(24)、Rd_X模块(25)、444To422模块一(251)、FIFO模块一(252)、 Rd_Y模块(26)、444To422模块二(261)和FIFO模块二(262)；所述像素模型模块FIFO(21)、 RGB-YCbCr模块(22)、ReLine模块(23)、Ram模块(24)、Rd_X模块(25)、444To422模块一(251) 及FIFO模块一(252)依次相连通；所述像素模型模块FIFO(21)、RGB-YCbCr模块(22)、ReLine 模块(23)、Ram模块(24)、Rd_Y模块(26)、444To422模块二(261)及FIFO模块二(262)依次相 连通；

所述像素模型模块FIFO(21)用于前端RGB像素值的采集，完成原始像素数据时钟域到处理时钟域的转换；

所述RGB-YCbCr模块(22)用于将采集到的RGB像素值转换成便于处理的YCbCr像素值；

所述ReLine模块(23)用于将YCbCr值写入Ram模块，完成图像逐行左右镜像处理；

所述Ram模块(24)用于YCbCr值的存取存储；

所述Rd_X模块(25)用于完成原像输出、左右镜像、上下镜像及180°镜像处理前的图像 获取，将获取的图像输出到后端的444To422模块一(251)；

所述Rd_Y模块(26)用于图像90°旋转及270°翻转的前端抽取处理，完成4行像素点的拼 接处理；

所述444To422模块一(251)和444To422模块二(261)用于将图像数据由YCbCr444转成 YCbCr422，以降低读写Buffer的带宽；

所述FIFO模块一(252)和FIFO模块二(262)用于缓存YCbCr422数据，供后级WrBuf模块 写入到外部缓存中；

所述操作帧Buffer模块(3)集成有写帧Buffer模块(31)、DDR3写仲裁模块(32)、DDR3缓存模块(33)、DDR3读仲裁模块(34)和读帧Buffer模块(35)，所述写帧Buffer模块(31)、DDR3 写仲裁模块(32)、DDR3缓存模块(33)、DDR3读仲裁模块(34)和读帧Buffer模块(35)依次相 接；

所述写帧Buffer模块(31)负责将数据按照矩阵排列的方式将YCbCr422像素数据写入 DDR3对应的Buffer空间；

所述DDR3写仲裁模块(32)负责多通道的写管理，便于多个通道同时进行相同的视频处 理；

所述DDR3缓存模块(33)用于写入视频数据的缓存；

所述DDR3读仲裁模块(34)用于多通道读管理，满足多个通道对视频处理的需要；

所述读帧Buffer模块(35)用于按照写帧Buffer模块(31)写入地址的排列方式，读取需 要的原样视频数据、左右镜像视频数据、上下镜像视频数据，180度翻转视频数据、270°翻转 视频数据及90°翻转视频数据，用FPGA内部的Ram完成每行信息缓存，由后端输出；

所述视频后端处理模块(4)集成有Ram_X模块(41)、422ToRGB模块一(42)、Ram_Y模块 (43)、422ToRGB模块二(44)、FIFO模块三(45)和FrmGen模块(46)，所述Ram_X模块(41)、 

422ToRGB模块一(42)、FIFO模块三(45)和FrmGen模块(46)依次相连通；所述Ram_Y模块 (43)、422ToRGB模块二(44)、FIFO模块三(45)和FrmGen模块(46)依次相连通；

所述Ram_X模块(41)用于缓存经由外部缓存设备中读取的YCbCr422像素数据；

所述Ram_Y模块(43)用于缓存经由外部缓存设备中读取的做90°翻转像素数据或270° 翻转像素数据；

所述422ToRGB模块一(42)和422ToRGB模块二(44)用于完成像素数据从YCbCr422到RGB 的转换运算；

所述FIFO模块三(45)用于完成数据缓存；

所述FrmGen模块(46)完成处理完成的RGB数据最后的成帧输出；

所述操作命令模块CMD(1)分别与ReLine模块(23)、Rd_X模块(25)、Rd_Y模块(26)、写帧 Buffer模块(31)及读帧Buffer模块(35)相连通；

所述FIFO模块一(252)和FIFO模块二(262)分别连通至写帧Buffer模块(31)；

所述读帧Buffer模块(35)连通至Ram_X模块(41)和Ram_Y模块(43)。

说明书

一种快速多分辨率视频图像镜像旋转处理系统

技术领域

[0001] 本发明涉及图像处理技术领域，特别涉及一种快速多分辨率视频图像镜像旋转处理系统。

背景技术

[0002] 快速多分辨率视频图像镜像及旋转处理，就是对输入的多种分辨率视频图像快速完成镜像，旋转处理，是视频图像处理领域的应用之一。

[0003] 基于FPGA做视频采集的常用方式是将图像采集并上传至PC机显示，或者压缩回放，压缩多用DSP完成。现有技术缺少对视频做处理，尤其是对视频图像做左右镜像、上下镜像、180的翻转、90度、270度翻转处理的IP核，因此，有必要设计具备同时完成视频图像左右镜像、上下镜像、180翻转、90度、270度翻转处理的IP核；以满足视频图像快速处理的需要。

[0004] 基于以上分析，我公司成立研发小组，经过长期的试验测试和科学研究，设计一种快速多分辨率视频图像镜像旋转处理系统，快速处理视频图像的左右镜像、上下镜像、180的翻转、90度及270度翻转。

发明内容

[0005] 本发明的目的是，针对现有野外远程监控技术存在的技术问题，设计一种快速多分辨率视频图像镜像旋转处理系统，快速处理视频图像的左右镜像、上下镜像、180的翻转、90度及270度翻转。

[0006] 目前常见的视频图像数据，传输方式有模拟的或者数字的，但是在做处理前，都需要进行再次的采集，采集后为RGB格式或者YUV格式。RGB格式的图像数据，一般都有场信号、行信号、数据有效信号，以及每个像素点的RGB值。为满足1920X1080@60帧(以下简称1080P)的处理速度，需将每个像素的RGB值转换为YCbCr444值，再完成YCbCr444转换成YCbCr422，以达到将原先的RGB-24bit转换成YCbCr422-16bit数据的转换，以降低对帧Buffer带宽的要求。要完成1080P的翻转90度或者270度，同时满足60帧的速度，帧Buffer的带宽是实现的关键点，为满足帧率，同时不显著增加带宽的情况下，需对90度/270度做单独处理。

[0007] 对视频图像的镜像，翻转都必须依赖于帧Buffer，这是因为FPGA自身无法缓存一帧的图像数据，必须借助于诸如DDR、DDR2及DDR3的外部缓存设备用于缓存视频图像数据，以完成视频的处理。帧Buffer的大小，按最大1080P的分辨率考虑，以2K X 2K的大小作为一个帧Buffer，需要4M个像素点，同时每个像素点为2Byte，故需要8MByte的Buffer空间作为一个帧Buffer的Size。同时Buffer内按行列划分成矩阵的形式，存储像素值。

[0008] 基于上述思路设计本发明的快速多分辨率视频图像镜像旋转处理系统。

[0009] 本发明通过以下技术方案实现：

[0010] 一种快速多分辨率视频图像镜像旋转处理系统，其特征在于，集成有依次相接的操作命令模块CMD(1)、采集视频后端处理模块(2)、操作帧Buffer模块(3)和视频后端处理模块(4)；

[0011] 所述采集视频后端处理模块(2)集成有像素模型模块FIFO(21)、RGB-YCbCr模块(22)、ReLine模块(23)、Ram模块(24)、Rd_X模块(25)、444To422模块一(251)、FIFO模块一(252)、Rd_Y模块(26)、444To422模块二(261)和FIFO模块二(262)；所述像素模型模块FIFO(21)、RGB-YCbCr模块(22)、ReLine模块(23)、Ram模块(24)、Rd_X模块(25)、444To422模块一(251)及FIFO模块一(252)依次相连通；所述像素模型模块FIFO(21)、RGB-YCbCr模块(22)、ReLine模块(23)、Ram模块(24)、Rd_Y模块(26)、444To422模块二(261)及FIFO模块二(262)依次相连通；

[0012] 所述像素模型模块FIFO(21)用于前端RGB像素值的采集，完成原始像素数据时钟域到处理时钟域的转换；

[0013] 所述RGB-YCbCr模块(22)用于将采集到的RGB像素值转换成便于处理的YCbCr像素值；

[0014] 所述Relines模块(23)用于将YCbCr值写入Ram模块，完成图像逐行左右镜像处理；

[0015] 所述Ram模块(24)用于YCbCr值的存取存储；

[0016] 所述Rd_X模块(25)用于完成原像输出、左右镜像、上下镜像及180°镜像处理前的图像获取，将获取的图像输出到后端的444To422模块一(251)；

[0017] 所述Rd_Y模块(26)用于图像90°旋转及270°翻转的前端抽取处理，完成4行像素点的拼接处理；

[0018] 所述444To422模块一(251)和444To422模块二(261)用于将图像数据由YCbCr444转成YCbCr422，以降低读写Buffer的带宽；

[0019] 所述FIFO模块一(252)和FIFO模块二(262)用于缓存YCbCr422数据，供后级WrBuf模块写入到外部缓存中；

[0020] 所述操作帧Buffer模块(3)集成有写帧Buffer模块(31)、DDR3写仲裁模块(32)、DDR3缓存模块(33)、DDR3读仲裁模块(34)和读帧Buffer模块(35)，所述写帧Buffer模块(31)、DDR3写仲裁模块(32)、DDR3缓存模块(33)、DDR3读仲裁模块(34)和读帧Buffer模块(35)依次相接；

[0021] 所述写帧Buffer模块(31)负责将数据按照矩阵排列的方式将YCbCr422像素数据写入DDR3对应的Buffer空间；

[0022] 所述DDR3写仲裁模块(32)负责多通道的写管理，便于多个通道同时进行相同的视频处理；

[0023] 所述DDR3缓存模块(33)用于写入视频数据的缓存；

[0024] 所述DDR3读仲裁模块(34)用于多通道读管理，满足多个通道对视频处理的需要；

[0025] 所述读帧Buffer模块(35)用于按照写帧Buffer模块(31)写入地址的排列方式，读取需要的原样视频数据、左右镜像视频数据、上下镜像视频数据，180度翻转视频数据、270°翻转视频数据及90°翻转视频数据，用FPGA内部的Ram完成每行信息缓存，由后端输出；

[0026] 所述视频后端处理模块(4)集成有Ram_X模块(41)、422ToRGB模块一(42)、Ram_Y模块(43)、422ToRGB模块二(44)、FIFO模块三(45)和FrmGen模块(46)，所述Ram_X模块(41)、422ToRGB模块一(42)、FIFO模块三(45)和FrmGen模块(46)依次相连通；所述Ram_Y模块(43)、422ToRGB模块二(44)、FIFO模块三(45)和FrmGen模块(46)依次相连通；

[0027] 所述Ram_X模块(41)用于缓存经由外部缓存设备中读取的YCbCr422像素数据，主要是原样输出像素值，左右镜像像素值，上下镜像像素值或者180度翻转的像素值；

[0028] 所述Ram_Y模块(43)用于缓存经由外部缓存设备中读取的做90°翻转像素数据或270°翻转像素数据；

[0029] 所述422ToRGB模块一(42)和422ToRGB模块二(44)用于完成像素数据从YCbCr422到RGB的转换运算；

[0030] 所述FIFO模块三(45)用于完成数据缓存；

[0031] 所述FrmGen模块(46)完成处理完成的RGB数据最后的成帧输出，该模块最终输出Vs，DE，Hs以及RGB像素数据，并配合操作命令模块CMD(1)，完成不同分辨率的输出；

[0032] 所述操作命令模块CMD(1)分别与ReLine模块(23)、Rd_X模块(25)、Rd_Y模块(26)、写帧Buffer模块(31)及读帧Buffer模块(35)相连通；

[0033] 所述FIFO模块一(252)和FIFO模块二(262)分别连通至写帧Buffer模块(31)；

[0034] 所述读帧Buffer模块(35)连通至Ram_X模块(41)和Ram_Y模块(43)。

[0035] 本发明提供了一种快速多分辨率视频图像镜像旋转处理系统，与现有技术相比，有益效果在于：

[0036] 1、本发明设计的快速多分辨率视频图像镜像旋转处理系统，采用操作命令模块CMD(1)、采集视频后端处理模块(2)、操作帧Buffer模块(3)及视频后端处理模块(4)的相互配合，在操作命令模块CMD(1)的控制作用下，待处理视频依次经过采集视频后端处理模块(2)、操作帧Buffer模块(3)及视频后端处理模块(4)，完成快速镜像旋转，处理效率大大提升。

[0037] 2、本发明设计的快速多分辨率视频图像镜像旋转处理系统，操作命令模块CMD(1)分别与ReLine模块(23)、Rd_X模块(25)、Rd_Y模块(26)、写帧Buffer模块(31)及读帧Buffer模块(35)相连通，此种设计，便于通过操作命令模块CMD(1)对ReLine模块(23)、Rd_X模块(25)、Rd_Y模块(26)、写帧Buffer模块(31)及读帧Buffer模块(35)进行实时控制，保证视频镜像处理效率。

附图说明

[0038] 图1为本发明设计的快速多分辨率视频图像镜像旋转处理系统的正视结构示意图。

具体实施方式

[0039] 参阅附图1对本发明做进一步描述。

[0040] 目前常见的视频图像数据，传输方式有模拟的或者数字的，但是在做处理前，都需要进行再次的采集，采集后为RGB格式或者YUV格式。RGB格式的图像数据，一般都有场信号、行信号、数据有效信号，以及每个像素点的RGB值。为满足1920X1080@60帧(以下简称1080P)的处理速度，需将每个像素的RGB值转换为YCbCr444值，再完成YCbCr444转换成YCbCr422，以达到将原先的RGB-24bit转换成YCbCr422-16bit数据的转换，以降低对帧Buffer带宽的要求。要完成1080P的翻转90度或者270度，同时满足60帧的速度，帧Buffer的带宽是实现的关键点，为满足帧率，同时不显著增加带宽的情况下，需对90度/270度做单独处理。

[0041] 对视频图像的镜像，翻转都必须依赖于帧Buffer，这是因为FPGA自身无法缓存一帧的图像数据，必须借助于诸如DDR、DDR2及DDR3的外部缓存设备用于缓存视频图像数据，以完成视频的处理。帧Buffer的大小，按最大1080P的分辨率考虑，以2K X 2K的大小作为一个帧Buffer，需要4M个像素点，同时每个像素点为2Byte，故需要8MByte的Buffer空间作为一个帧Buffer的Size。同时Buffer内按行列划分成矩阵的形式，存储像素值。

[0042] 基于上述思路设计本发明的快速多分辨率视频图像镜像旋转处理系统。

[0043] 本发明通过以下技术方案实现：

[0044] 一种快速多分辨率视频图像镜像旋转处理系统，其特征在于，集成有依次相接的操作命令模块CMD(1)、采集视频后端处理模块(2)、操作帧Buffer模块(3)和视频后端处理模块(4)；

[0045] 所述采集视频后端处理模块(2)集成有像素模型模块FIFO(21)、RGB-YCbCr模块(22)、ReLine模块(23)、Ram模块(24)、Rd_X模块(25)、444To422模块一(251)、FIFO模块一(252)、Rd_Y模块(26)、444To422模块二(261)和FIFO模块二(262)；所述像素模型模块FIFO(21)、RGB-YCbCr模块(22)、ReLine模块(23)、Ram模块(24)、Rd_X模块(25)、444To422模块一(251)及FIFO模块一(252)依次相连通；所述像素模型模块FIFO(21)、RGB-YCbCr模块(22)、ReLine模块(23)、Ram模块(24)、Rd_Y模块(26)、444To422模块二(261)及FIFO模块二(262)依次相连通；

[0046] 所述像素模型模块FIFO(21)用于前端RGB像素值的采集，完成原始像素数据时钟域到处理时钟域的转换；

[0047] 所述RGB-YCbCr模块(22)用于将采集到的RGB像素值转换成便于处理的YCbCr像素值；

[0048] 所述ReLine模块(23)用于将YCbCr值写入Ram模块，完成图像逐行左右镜像处理；

[0049] 所述Ram模块(24)用于YCbCr值的存取存储；

[0050] 所述Rd_X模块(25)用于完成原像输出、左右镜像、上下镜像及180°镜像处理前的图像获取，将获取的图像输出到后端的444To422模块一(251)；

[0051] 所述Rd_Y模块(26)用于图像90°旋转及270°翻转的前端抽取处理，完成4行像素点的拼接处理；

[0052] 所述444To422模块一(251)和444To422模块二(261)用于将图像数据由YCbCr444转成YCbCr422，以降低读写Buffer的带宽；

[0053] 所述FIFO模块一(252)和FIFO模块二(262)用于缓存YCbCr422数据，供后级WrBuf模块写入到外部缓存中；

[0054] 所述操作帧Buffer模块(3)集成有写帧Buffer模块(31)、DDR3写仲裁模块(32)、DDR3缓存模块(33)、DDR3读仲裁模块(34)和读帧Buffer模块(35)，所述写帧Buffer模块(31)、DDR3写仲裁模块(32)、DDR3缓存模块(33)、DDR3读仲裁模块(34)和读帧Buffer模块(35)依次相接；

[0055] 所述写帧Buffer模块(31)负责将数据按照矩阵排列的方式将YCbCr422像素数据写入DDR3对应的Buffer空间；

[0056] 所述DDR3写仲裁模块(32)负责多通道的写管理，便于多个通道同时进行相同的视频处理；

[0057] 所述DDR3缓存模块(33)用于写入视频数据的缓存；

[0058] 所述DDR3读仲裁模块(34)用于多通道读管理，满足多个通道对视频处理的需要；

[0059] 所述读帧Buffer模块(35)用于按照写帧Buffer模块(31)写入地址的排列方式，读取需要的原样视频数据、左右镜像视频数据、上下镜像视频数据，180度翻转视频数据、270°翻转视频数据及90°翻转视频数据，用FPGA内部的Ram完成每行信息缓存，由后端输出；

[0060] 所述视频后端处理模块(4)集成有Ram_X模块(41)、422ToRGB模块一(42)、Ram_Y模块(43)、422ToRGB模块二(44)、FIFO模块三(45)和FrmGen模块(46)，所述Ram_X模块(41)、422ToRGB模块一(42)、FIFO模块三(45)和FrmGen模块(46)依次相连通；所述Ram_Y模块(43)、422ToRGB模块二(44)、FIFO模块三(45)和FrmGen模块(46)依次相连通；

[0061] 所述Ram_X模块(41)用于缓存经由外部缓存设备中读取的YCbCr422像素数据，主要是原样输出像素值，左右镜像像素值，上下镜像像素值或者180度翻转的像素值；

[0062] 所述Ram_Y模块(43)用于缓存经由外部缓存设备中读取的做90°翻转像素数据或270°翻转像素数据；

[0063] 所述422ToRGB模块一(42)和422ToRGB模块二(44)用于完成像素数据从YCbCr422到RGB的转换运算；

[0064] 所述FIFO模块三(45)用于完成数据缓存；

[0065] 所述FrmGen模块(46)完成处理完成的RGB数据最后的成帧输出，该模块最终输出Vs，DE，Hs以及RGB像素数据，并配合操作命令模块CMD(1)，完成不同分辨率的输出；

[0066] 所述操作命令模块CMD(1)分别与ReLine模块(23)、Rd_X模块(25)、Rd_Y模块(26)、写帧Buffer模块(31)及读帧Buffer模块(35)相连通；

[0067] 所述FIFO模块一(252)和FIFO模块二(262)分别连通至写帧Buffer模块(31)；

[0068] 所述读帧Buffer模块(35)连通至Ram_X模块(41)和Ram_Y模块(43)。

[0069] 与现有技术相比，本发明设计的快速多分辨率视频图像镜像旋转处理系统，采用操作命令模块CMD(1)、采集视频后端处理模块(2)、操作帧Buffer模块(3)及视频后端处理模块(4)的相互配合，在操作命令模块CMD(1)的控制作用下，待处理视频依次经过采集视频后端处理模块(2)、操作帧Buffer模块(3)及视频后端处理模块(4)，完成快速镜像旋转，处理效率大大提升。

[0070] 本发明设计的快速多分辨率视频图像镜像旋转处理系统，操作命令模块CMD(1)分别与ReLine模块(23)、Rd_X模块(25)、Rd_Y模块(26)、写帧Buffer模块(31)及读帧Buffer模块(35)相连通，此种设计，便于通过操作命令模块CMD(1)对ReLine模块(23)、Rd_X模块(25)、Rd_Y模块(26)、写帧Buffer模块(31)及读帧Buffer模块(35)进行实时控制，保证视频镜像处理效率。

[0071] 本发明在使用时，按照图1所示，对设计的快速多分辨率视频图像镜像旋转处理系统进行组装，通过硬件连接器将RGB信号源如PC机给出的RGB信号输出到采集板卡，采集的RGB信号依次经过采集视频后端处理模块(2)、操作帧Buffer模块(3)及视频后端处理模块(4)，处理后的数据最终交给PC机显示。具体使用过程中更改PC机不同的分辨率，以产生各种不同分辨率的视频信号，供给模块测试，通过PC机显示测试效果。

[0072] 具体处理实例如下表1所示：处理像素为640×480@60Hz/75Hz、800×600@60Hz、1024×768@60Hz/75Hz、1280×960@60Hz、1280×1024@60Hz、1400×1050@60Hz、1600×
1200@60Hz及1920×1080@60Hz，格式为VGA的视频源效果良好；

[0073] 处理像素为640×480@60Hz/75Hz、768×576@50Hz、768×576@60Hz、800×600@60Hz、1024×768@60Hz/75Hz、1024×1024@60Hz、1280×960@60Hz、1400×1050@60Hz、1440×1080@60Hz、1600×1200@60Hz及1920×1080@60Hz，格式为DVI的视频源效果良好；

[0074] 处理像素为720×576@50Hz，格式为PAL(去隔行后的逐行视频源)的视频源效果良好；

[0075] 表1实际测试结果

[0076]

[0077] 按照以上描述，即可对本发明进行应用。

[0078] 以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。