一种多架构CPU能耗控制系统

摘要

本发明提供一种多架构CPU能耗控制系统，包括：计算板卡组及Ufrq调节单元；计算板卡组包括：第一计算板卡，第二计算板卡，第三计算板卡和第四计算板卡；第一CPU，第二CPU，第三CPU，第四CPU，第五CPU，第六CPU，第七CPU，第八CPU分别设有Ufrq模块；Ufrq调节单元用于调节每个Ufrq模块的输出功率，使Ufrq模块的输出功率在0至45%之间波动。这样随着系统总体功率的降低，系统能效逐渐有相应的提升，并控制Ufrq模块在0至45%之间波动可以有效的大幅降低系统能耗，而对系统处理能力小幅降低，达到了降低能耗的效果。本发明内容易于实现，经过测试对服务器能耗降低效果明显，无需对硬件及软件系统做任何调整。

权利要求

1.一种多架构CPU能耗控制系统，其特征在于，包括：计算板卡组及核心外频率调节单元；计算板卡组包括：第一计算板卡，第二计算板卡，第三计算板卡和第四计算板卡；

第一计算板卡包括：第一CPU，第二CPU，第一总线开关，第一选择总线开关，第一比较器；

第二计算板卡包括：第三CPU，第四CPU，第二总线开关，第二选择总线开关，第二比较器；

第一总线开关设有第一总线开关输入A端，第一总线开关输出B端，第一总线开关电平输入端OE；第一总线开关电平输入端OE用于根据接收的电平高低控制第一总线开关的通断；

第一比较器设有正极输入端，负极输入端及输出端；

第一选择总线开关设有第一选择总线开关输入A端，第一选择总线开关输入S端，第一选择总线开关输出B0端，第一选择总线开关输出B1端；

第一CPU和第二CPU分别与第一总线开关输入A端连接，第一总线开关的输出B端与第一选择总线开关输入A端连接，第一选择总线开关输入S端与第一比较器的输出端连接；

第二总线开关设有第二总线开关输入A端，第二总线开关输出B端，第二总线开关电平输入端OE；第二总线开关电平输入端OE用于根据接收的电平高低控制第二总线开关的通断；

第二比较器设有正极输入端，负极输入端及输出端；

第二选择总线开关设有第二选择总线开关输入A端，第二选择总线开关输入S端，第二选择总线开关输出B0端，第二选择总线开关输出B1端；

第三CPU和第四CPU分别与第二总线开关输入A端连接，第二总线开关的输出B端与第二选择总线开关输入A端连接，第二选择总线开关输入S端与第二比较器的输出端连接；第一选择总线开关输出B1端与第二选择总线开关输出B1端连接；

第三计算板卡包括：第五CPU，第六CPU，第三总线开关，第三选择总线开关，第三比较器；

第四计算板卡包括：第七CPU，第八CPU，第四总线开关，第四选择总线开关，第四比较器；

第三总线开关设有第三总线开关输入A端，第三总线开关输出B端，第三总线开关电平输入端OE；第三总线开关电平输入端OE用于根据接收的电平高低控制第三总线开关的通断；

第三比较器设有正极输入端，负极输入端及输出端；

第三选择总线开关设有第三选择总线开关输入A端，第三选择总线开关输入S端，第三选择总线开关输出B0端，第三选择总线开关输出B1端；

第五CPU和第六CPU分别与第三总线开关输入A端连接，第三总线开关的输出B端与第三选择总线开关输入A端连接，第三选择总线开关输入S端与第三比较器的输出端连接；

第四总线开关设有第四总线开关输入A端，第四总线开关输出B端，第四总线开关电平输入端OE；第四总线开关电平输入端OE用于根据接收的电平高低控制第四总线开关的通断；

第四比较器设有正极输入端，负极输入端及输出端；

第四选择总线开关设有第四选择总线开关输入A端，第四选择总线开关输入S端，第四选择总线开关输出B0端，第四选择总线开关输出B1端；

第七CPU和第八CPU分别与第四总线开关输入A端连接，第四总线开关的输出B端与第四选择总线开关输入A端连接，第四选择总线开关输入S端与第四比较器的输出端连接；第三选择总线开关输出B1端与第四选择总线开关输出B1端连接；

第一选择总线开关输出B0端，第二选择总线开关输出B0端，第三选择总线开关输出B0端，第四选择总线开关输出B0端同时连接；

第一CPU，第二CPU，第三CPU，第四CPU，第五CPU，第六CPU，第七CPU，第八CPU分别设有核心外频率模块；

核心外频率调节单元用于调节每个核心外频率模块的输出功率，使核心外频率模块的输出功率在0至45％之间波动。

2.根据权利要求1所述的多架构CPU能耗控制系统，其特征在于，第一CPU的TSC端和第二CPU的TSC端分别与第一总线开关输入A端连接；

第三CPU的TSC端和第四CPU的TSC端分别与第二总线开关输入A端连接；

第五CPU的TSC端和第六CPU的TSC端分别与第三总线开关输入A端连接；

第七CPU的TSC端和第八CPU的TSC端分别与第四总线开关输入A端连接。

3.根据权利要求1所述的多架构CPU能耗控制系统，其特征在于，还包括：BIOS模块；

BIOS模块设有核心外频率调节模块；

核心外频率调节模块用于调节核心外频率调节单元的输出功率上下限。

4.根据权利要求1所述的多架构CPU能耗控制系统，其特征在于，还包括：背板；

第一选择总线开关输出B0端，第二选择总线开关输出B0端，第三选择总线开关输出B0端，第四选择总线开关输出B0端通过设置在背板上的导线同时连接；

第一选择总线开关输出B1端与第二选择总线开关输出B1端通过设置在背板上的导线连接；

第三选择总线开关输出B1端与第四选择总线开关输出B1端通过设置在背板上的导线连接。

5.根据权利要求2所述的多架构CPU能耗控制系统，其特征在于，核心外频率调节单元用于当系统在满载运行时，核心外频率调节单元调节每个核心外频率模块的输出功率为核心外频率模块额定功率的45％，第一计算板卡，第二计算板卡，第三计算板卡和第四计算板卡采用单分区模式，第一CPU的TSC端，第二CPU的TSC端，第三CPU的TSC端，第四CPU的TSC端，第五CPU的TSC端，第六CPU的TSC端，第七CPU的TSC端，第八CPU的TSC端同时连接。

说明书

一种多架构CPU能耗控制系统

技术领域

[0001] 本发明涉及服务器领域，尤其涉及一种多架构CPU能耗控制系统。

背景技术

[0002] SPECPower是一个接近于IT实际工作环境中的性能/功耗评价基准，期望能改变业界过往只重视服务器系统最大性能指标而忽视系统能源消耗的观点，其单位是overall ssj_ops/watt，即平均每秒性能/每瓦。

[0003] Uncorefrequency简称Ufrq，为核心外频率，在CPU核心外面分别分布着L3缓存，Uncorefrequency即指L3缓存外的运行频率。在服务器中设有多架构，每个架构中设有多个CPU，服务器在满载运行时，消耗能耗较大，通常CPU自身的能耗输出是预设的，在后期变更参数较难。而Uncorefrequency为CPU核心外频率，如果调节每个架构中CPU的核心外频率，则可以降低服务器的能耗，如何能够通过小幅降低CPU性能，而大幅降低每个架构中CPU的核心外频率来降低服务器整体能耗是当前丞待解决的技术问题。

发明内容

[0004] 为了克服上述现有技术中的不足，本发明的目的在于，提供一种多架构CPU能耗控制系统，包括：计算板卡组及核心外频率调节单元；计算板卡组包括：第一计算板卡，第二计算板卡，第三计算板卡和第四计算板卡；

[0005] 第一计算板卡包括：第一CPU，第二CPU，第一总线开关，第一选择总线开关，第一比较器；

[0006] 第二计算板卡包括：第三CPU，第四CPU，第二总线开关，第二选择总线开关，第二比较器；

[0007] 第一总线开关设有第一总线开关输入A端，第一总线开关输出B端，第一总线开关电平输入端OE；第一总线开关电平输入端OE用于根据接收的电平高低控制第一总线开关的通断；

[0008] 第一比较器设有正极输入端，负极输入端及输出端；

[0009] 第一选择总线开关设有第一选择总线开关输入A端，第一选择总线开关输入S端，第一选择总线开关输出B0端，第一选择总线开关输出B1端；

[0010] 第一CPU和第二CPU分别与第一总线开关输入A端连接，第一总线开关的输出B端与第一选择总线开关输入A端连接，第一选择总线开关输入S端与第一比较器的输出端连接；

[0011] 第二总线开关设有第二总线开关输入A端，第二总线开关输出B端，第二总线开关电平输入端OE；第二总线开关电平输入端OE用于根据接收的电平高低控制第二总线开关的通断；

[0012] 第二比较器设有正极输入端，负极输入端及输出端；

[0013] 第二选择总线开关设有第二选择总线开关输入A端，第二选择总线开关输入S端，第二选择总线开关输出B0端，第二选择总线开关输出B1端；

[0014] 第三CPU和第四CPU分别与第二总线开关输入A端连接，第二总线开关的输出B端与第二选择总线开关输入A端连接，第二选择总线开关输入S端与第二比较器的输出端连接；第一选择总线开关输出B1端与第二选择总线开关输出B1端连接；

[0015] 第三计算板卡包括：第五CPU，第六CPU，第三总线开关，第三选择总线开关，第三比较器；

[0016] 第四计算板卡包括：第七CPU，第八CPU，第四总线开关，第四选择总线开关，第四比较器；

[0017] 第三总线开关设有第三总线开关输入A端，第三总线开关输出B端，第三总线开关电平输入端OE；第三总线开关电平输入端OE用于根据接收的电平高低控制第三总线开关的通断；

[0018] 第三比较器设有正极输入端，负极输入端及输出端；

[0019] 第三选择总线开关设有第三选择总线开关输入A端，第三选择总线开关输入S端，第三选择总线开关输出B0端，第三选择总线开关输出B1端；

[0020] 第五CPU和第六CPU分别与第三总线开关输入A端连接，第三总线开关的输出B端与第三选择总线开关输入A端连接，第三选择总线开关输入S端与第三比较器的输出端连接；

[0021] 第四总线开关设有第四总线开关输入A端，第四总线开关输出B端，第四总线开关电平输入端OE；第四总线开关电平输入端OE用于根据接收的电平高低控制第四总线开关的通断；

[0022] 第四比较器设有正极输入端，负极输入端及输出端；

[0023] 第四选择总线开关设有第四选择总线开关输入A端，第四选择总线开关输入S端，第四选择总线开关输出B0端，第四选择总线开关输出B1端；

[0024] 第七CPU和第八CPU分别与第四总线开关输入A端连接，第四总线开关的输出B端与第四选择总线开关输入A端连接，第四选择总线开关输入S端与第四比较器的输出端连接；第三选择总线开关输出B1端与第四选择总线开关输出B1端连接；

[0025] 第一选择总线开关输出B0端，第二选择总线开关输出B0端，第三选择总线开关输出B0端，第四选择总线开关输出B0端同时连接。

[0026] 第一CPU，第二CPU，第三CPU，第四CPU，第五CPU，第六CPU，第七CPU，第八CPU分别设有核心外频率模块；

[0027] 核心外频率调节单元用于调节每个核心外频率模块的输出功率，使核心外频率模块的输出功率在0至45％之间波动。

[0028] 优选地，第一CPU的TSC端和第二CPU的TSC端分别与第一总线开关输入A端连接；

[0029] 第三CPU的TSC端和第四CPU的TSC端分别与第二总线开关输入A端连接；

[0030] 第五CPU的TSC端和第六CPU的TSC端分别与第三总线开关输入A端连接；

[0031] 第七CPU的TSC端和第八CPU的TSC端分别与第四总线开关输入A端连接。

[0032] 优选地，还包括：BIOS模块；

[0033] BIOS模块设有核心外频率调节模块；

[0034] 核心外频率调节模块用于调节核心外频率调节单元的输出功率上下限。

[0035] 优选地，还包括：背板；

[0036] 第一选择总线开关输出B0端，第二选择总线开关输出B0端，第三选择总线开关输出B0端，第四选择总线开关输出B0端通过设置在背板上的导线同时连接；

[0037] 第一选择总线开关输出B1端与第二选择总线开关输出B1端通过设置在背板上的导线连接；

[0038] 第三选择总线开关输出B1端与第四选择总线开关输出B1端通过设置在背板上的导线连接。

[0039] 优选地，核心外频率调节单元用于当系统在满载运行时，核心外频率调节单元调节每个核心外频率模块的输出功率为核心外频率模块额定功率的45％，第一计算板卡，第二计算板卡，第三计算板卡和第四计算板卡采用单分区模式，第一CPU的TSC端，第二CPU的TSC端，第三CPU的TSC端，第四CPU的TSC端，第五CPU的TSC端，第六CPU的TSC端，第七CPU的TSC端，第八CPU的TSC端同时连接。

[0040] 从以上技术方案可以看出，本发明具有以下优点：

[0041] 本发明中，核心外频率调节单元调节每个核心外频率模块的输出功率，使核心外频率模块的输出功率在0至45％之间波动。这样随着系统总体功率的降低，系统能效逐渐有相应的提升，并控制核心外频率模块在0至45％之间波动可以有效的大幅降低系统能耗，而对系统处理能力小幅降低，达到了降低能耗的效果。本发明内容易于实现，经过测试对服务器能耗降低效果明显，无需对硬件及软件系统做任何调整。

[0042] 本发明中，在不同分区模式下应用时通过硬件逻辑器件可以将CPU间共享信号有效地隔离和连接，使多个处理器能够充分发挥出更强大的处理能力。而且基于纯硬件线路，具有可靠、灵活的特点。维持了计算板卡组统一化设计，并且只要一块背板，即可实现多分区模式的支持。

附图说明

[0043] 为了更清楚地说明本发明的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0044] 图1为多架构CPU能耗控制系统整体示意图；

[0045] 图2为双分区示意图；

[0046] 图3为四分区示意图；

[0047] 图4为单分区示意图；

[0048] 图5为能耗随核心外频率调节单元调节的变化曲线；

[0049] 图6为负载能耗调节前后对比图；

[0050] 图7为性能调节前后对比图。

具体实施方式

[0051] 为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将运用具体的实施例及附图，对本发明保护的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本专利中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利保护的范围。

[0052] 本实施例提供一种多架构CPU能耗控制系统，如图1所示，包括：计算板卡组及核心外频率调节单元B2；计算板卡组包括：第一计算板卡N1，第二计算板卡N2，第三计算板卡N3和第四计算板卡N4；

[0053] 第一计算板卡N1包括：第一CPU1，第二CPU2，第一总线开关U11，第一选择总线开关U12，第一比较器U13；

[0054] 第二计算板卡N2包括：第三CPU3，第四CPU4，第二总线开关U21，第二选择总线开关U22，第二比较器U23；

[0055] 第三计算板卡N3包括：第五CPU5，第六CPU6，第三总线开关U31，第三选择总线开关U32，第三比较器U33；

[0056] 第四计算板卡N4包括：第七CPU7，第八CPU8，第四总线开关U41，第四选择总线开关U42，第四比较器U43；

[0057] 第一CPU1，第二CPU2，第三CPU3，第四CPU4，第五CPU5，第六CPU6，第七CPU7，第八CPU8分别设有核心外频率模块9；

[0058] 核心外频率调节单元B2用于调节每个核心外频率模块9的输出功率，使核心外频率模块9的输出功率在0至45％之间波动。

[0059] 由于随着CPU性能的提升，其热功率也会不断地提高，尽管随着功率的增加总能获得更好的计算性能，但是在超过最佳临界点后其性能功耗比却是呈下降趋势。本发明中，通过控制每个核心外频率模块9的功耗，则可以在系统性能影响不大的前提下，降低CPU功率，提升性能能效比，从而提高服务器的综合能耗。

[0060] 如图5至7所示，在不限制核心外频率模块9的功耗情况下，整个系统在满负载时的功耗约为440W，而在限制核心外频率模块9的情况下整个系统满负载功耗约为400W，而系统性能降低不足5％，而系统弄好得到了降低。在适当降低核心外频率模块9的功耗之后，随着系统总体功率的降低，其能效逐渐有相应的提升，并在控制核心外频率模块9的功耗至原45％左右时达到峰值。

[0061] 第一总线开关U11设有第一总线开关输入A端，第一总线开关输出B端，第一总线开关电平输入端OE；第一总线开关电平输入端OE用于根据接收的电平高低控制第一总线开关的通断；第一比较器U13设有正极输入端，负极输入端及输出端；第一选择总线开关U12设有第一选择总线开关输入A端，第一选择总线开关输入S端，第一选择总线开关输出B0端，第一选择总线开关输出B1端；

[0062] 第一CPU1和第二CPU2分别与第一总线开关输入A端连接，第一总线开关的输出B端与第一选择总线开关输入A端连接，第一选择总线开关U12输入S端与第一比较器U13的输出端连接；

[0063] 第二总线开关U21设有第二总线开关输入A端，第二总线开关输出B端，第二总线开关电平输入端OE；第二总线开关电平输入端OE用于根据接收的电平高低控制第二总线开关的通断；第二比较器U23设有正极输入端，负极输入端及输出端；第二选择总线开关U22设有第二选择总线开关输入A端，第二选择总线开关输入S端，第二选择总线开关输出B0端，第二选择总线开关输出B1端；第三CPU3和第四CPU4分别与第二总线开关输入A端连接，第二总线开关的输出B端与第二选择总线开关输入A端连接，第二选择总线开关输入S端与第二比较器的输出端连接；第一选择总线开关输出B1端与第二选择总线开关输出B1端连接。

[0064] 第一比较器负极输入端接收到低电平，第一比较器正极输入端接收到高电平，第一总线开关电平输入端OE接收高电平，第一总线开关输入A端与第一总线开关输出B端导通，第一选择总线开关输入A端与第一选择总线开关输出B1端导通；第二比较器负极输入端接收到低电平，第二比较器正极输入端接收到高电平，第二总线开关电平输入端OE接收高电平，第二总线开关输入A端与第二总线开关输出B端导通，第二选择总线开关输入A端与第二选择总线开关输出B1端导通；

[0065] 第一CPU的TSC端，第二CPU的TSC端，第三CPU的TSC端，第四CPU的TSC端同时连接。第一比较器负极输入端接收到高电平，第一比较器正极输入端接收到高电平，第一总线开关电平输入端OE接收低电平，第一总线开关输入A端与第一总线开关输出B端断开；第二比较器负极输入端接收到高电平，第二比较器正极输入端接收到高电平，第二总线开关电平输入端OE接收低电平，第二总线开关输入A端与第二总线开关输出B端断开；第一CPU的TSC端和第二CPU的TSC端与第三CPU的TSC端和第四CPU的TSC端断开连接，第一计算板卡与第二计算板卡之间的CPU相互隔离。

[0066] 第三总线开关U31设有第三总线开关输入A端，第三总线开关输出B端，第三总线开关电平输入端OE；第三总线开关电平输入端OE用于根据接收的电平高低控制第三总线开关的通断；第三比较器U33设有正极输入端，负极输入端及输出端；第三选择总线开关U32设有第三选择总线开关输入A端，第三选择总线开关输入S端，第三选择总线开关输出B0端，第三选择总线开关输出B1端；第五CPU5和第六CPU6分别与第三总线开关输入A端连接，第三总线开关的输出B端与第三选择总线开关输入A端连接，第三选择总线开关输入S端与第三比较器的输出端连接；

[0067] 第四总线开关U41设有第四总线开关输入A端，第四总线开关输出B端，第四总线开关电平输入端OE；第四总线开关电平输入端OE用于根据接收的电平高低控制第四总线开关的通断；第四比较器U43设有正极输入端，负极输入端及输出端；第四选择总线开关U42设有第四选择总线开关输入A端，第四选择总线开关输入S端，第四选择总线开关输出B0端，第四选择总线开关输出B1端；第七CPU7和第八CPU8分别与第四总线开关输入A端连接，第四总线开关的输出B端与第四选择总线开关输入A端连接，第四选择总线开关输入S端与第四比较器的输出端连接；第三选择总线开关输出B1端与第四选择总线开关输出B1端连接；第一选择总线开关输出B0端，第二选择总线开关输出B0端，第三选择总线开关输出B0端，第四选择总线开关输出B0端同时连接。

[0068] 第一CPU的TSC端和第二CPU的TSC端分别与第一总线开关输入A端连接；第三CPU的TSC端和第四CPU的TSC端分别与第二总线开关输入A端连接；第五CPU的TSC端和第六CPU的TSC端分别与第三总线开关输入A端连接；第七CPU的TSC端和第八CPU的TSC端分别与第四总线开关输入A端连接。

[0069] 本实施例中，第一CPU1的TSC端和第二CPU2的TSC端以菊花链的形式互连；第三CPU3的TSC端和第四CPU4的TSC端以菊花链的形式互连；第五CPU5的TSC端和第六CPU6的TSC端以菊花链的形式互连；第七CPU7的TSC端和第八CPU8的TSC端以菊花链的形式互连。

[0070] 本实施例中，控制系统还包括：背板B1；第一选择总线开关输出B0端，第二选择总线开关输出B0端，第三选择总线开关输出B0端，第四选择总线开关输出B0端通过设置在背板上的导线同时连接；第一选择总线开关输出B1端与第二选择总线开关输出B1端通过设置在背板上的导线连接；第三选择总线开关输出B1端与第四选择总线开关输出B1端通过设置在背板上的导线连接。

[0071] 在本发明中，第一比较器负极输入端接收到低电平，第一比较器正极输入端接收到高电平，第一总线开关电平输入端OE接收高电平，第一总线开关输入A端与第一总线开关输出B端导通，第一选择总线开关输入A端与第一选择总线开关输出B1端导通；

[0072] 第二比较器负极输入端接收到低电平，第二比较器正极输入端接收到高电平，第二总线开关电平输入端OE接收高电平，第二总线开关输入A端与第二总线开关输出B端导通，第二选择总线开关输入A端与第二选择总线开关输出B1端导通；

[0073] 第三比较器负极输入端接收到低电平，第三比较器正极输入端接收到高电平，第三总线开关电平输入端OE接收高电平，第三总线开关输入A端与第三总线开关输出B端导通，第三选择总线开关输入A端与第三选择总线开关输出B1端导通；

[0074] 第四比较器负极输入端接收到低电平，第四比较器正极输入端接收到高电平，第四总线开关电平输入端OE接收高电平，第四总线开关输入A端与第四总线开关输出B端导通，第四选择总线开关输入A端与第四选择总线开关输出B1端导通；

[0075] 第一CPU的TSC端，第二CPU的TSC端，第三CPU的TSC端，第四CPU的TSC端同时连接；第五CPU的TSC端，第六CPU的TSC端，第七CPU的TSC端，第八CPU的TSC端同时连接。

[0076] 当计算板卡组包括：第一计算板卡，第二计算板卡，第三计算板卡和第四计算板卡时，控制方法包括：如图4所示，

[0077] 第一比较器负极输入端接收到高电平，第一比较器正极输入端接收到高电平，第一总线开关电平输入端OE接收低电平，第一总线开关输入A端与第一总线开关输出B端断开；

[0078] 第二比较器负极输入端接收到高电平，第二比较器正极输入端接收到高电平，第二总线开关电平输入端OE接收低电平，第二总线开关输入A端与第二总线开关输出B端断开；

[0079] 第三比较器负极输入端接收到高电平，第三比较器正极输入端接收到高电平，第三总线开关电平输入端OE接收低电平，第三总线开关输入A端与第三总线开关输出B端断开；

[0080] 第四比较器负极输入端接收到高电平，第四比较器正极输入端接收到高电平，第四总线开关电平输入端OE接收低电平，第四总线开关输入A端与第四总线开关输出B端断开；

[0081] 第一计算板卡、第二计算板卡、第三计算板卡和第四计算板卡之间的CPU相互隔离。

[0082] 当计算板卡组包括：第一计算板卡，第二计算板卡，第三计算板卡和第四计算板卡时，控制方法包括：如图5所示，

[0083] 第一比较器负极输入端接收到高电平，第一比较器正极输入端接收到低电平，第一总线开关电平输入端OE接收高电平，第一总线开关输入A端与第一总线开关输出B端导通，第一选择总线开关输入A端与第一选择总线开关输出B0端导通；

[0084] 第二比较器负极输入端接收到高电平，第二比较器正极输入端接收到低电平，第二总线开关电平输入端OE接收高电平，第二总线开关输入A端与第二总线开关输出B端导通，第二选择总线开关输入A端与第二选择总线开关输出B0端导通；

[0085] 第三比较器负极输入端接收到高电平，第三比较器正极输入端接收到低电平，第三总线开关电平输入端OE接收高电平，第三总线开关输入A端与第三总线开关输出B端导通，第三选择总线开关输入A端与第三选择总线开关输出B0端导通；

[0086] 第四比较器负极输入端接收到高电平，第四比较器正极输入端接收到低电平，第四总线开关电平输入端OE接收高电平，第四总线开关输入A端与第四总线开关输出B端导通，第四选择总线开关输入A端与第四选择总线开关输出B0端导通；

[0087] 第一CPU的TSC端，第二CPU的TSC端，第三CPU的TSC端，第四CPU的TSC端，第五CPU的TSC端，第六CPU的TSC端，第七CPU的TSC端，第八CPU的TSC端同时连接。

[0088] 本实施例中，多架构CPU能耗控制系统及方法应用在高端服务器领域，优选为八路服务器。八路服务器配置8颗处理器。八路服务器能发挥更强大的处理及运算能力，以及具有高度的可扩展性。强大的处理能力和内存容量是核心数据库、虚拟化、商业智能分析、大型ERP、高性能计算的最佳硬件平台。

[0089] 八路服务器的架构一般分为两类。

[0090] 第一类架构中计算板有两块，每一块计算板上配置四颗处理器。两块计算板通过背板将高速总线、控制信号进行连接。即4S x 2架构。

[0091] 第二类架构中计算板有四块，每块计算板上配置两颗处理器。四块计算板通过背板将高速总线、控制信号进行连接。即2S x 4架构。

[0092] 本发明优选地方案涉及2S x 4架构。在2S x 4架构中，一个系统中计算板数量多达4块。每块计算板硬件构成完全相同。并且需要通过硬件或管理系统灵活配置成单分区、双分区、四分区模式，即组成二路，四路，八路分区模式。所谓单分区，即四块计算板通过物理互联组成一个完整的八路系统，如图4所示。所谓双分区，即整个服务器包含两个独立的四路系统。每个四路系统由两块计算板通过物理互连组成，如图2所示。所谓四分区，即整个服务器包含四个独立的二路系统，如图3所示。由于存在多种分区配置模式，在不同板卡上的多个处理器间的共享信号需要根据模式选择进行相应的隔离和连接。

[0093] 以特定的一个信号为例。TSC_SYNC信号是一个校准信号，应用于多CPU以上系统中，用于同步CPU内部的TSC(Time Stamp Counter,时间标识计数器)。故TSC_SYNC信号需要在CPU间以菊花链的形式互连。TSC_SYNC信号整体互连拓扑如图2所示。每块计算板节点是采用相同的硬件设计。

[0094] 2S_mode、4S_mode、8S_mode信号为分区模式控制信号，都为低有效。三个控制信号是互斥关系，即每种情况下，有且仅有一个信号为低电平。

[0095] 1.单分区模式：

[0096] 此模式下，8S_mode为低电平。2S_mode与4S_mode为高电平。因此U1导通。U3正向输入端是低电平，反向输入端是高电平，因此U3输出低电平。U2的A到B0通路导通。因此从整体看，四块计算板节点8个CPU的TSC_SYNC信号连接在一起。

[0097] 2.双分区模式：

[0098] 此模式下，4S_mode为低电平。2S_mode与8S_mode为高电平。因此U1导通。U3正向输入端是高电平，反向输入端是低电平，因此U3输出高电平。U2的A到B1通路导通。从整体看，Node0和Node1两块计算板节点的4个CPU的TSC_SYNC信号连接在一起。Node2和Node3两块计算板节点的4个CPU的TSC_SYNC信号连接在一起。因此在双分区下，不同分区间，TSC_SYNC信号是被隔离的。

[0099] 3.四分区模式：

[0100] 此模式下，2S_mode为低电平。4S_mode与8S_mode为高电平。因此U1不导通。TSC_SYNC信号只在单个计算板节点的2个CPU间互连。因此在四分区下，不同分区间，TSC_SYNC信号是被隔离的。

[0101] 核心外频率调节单元调节每个核心外频率模块的输出功率，使核心外频率模块的输出功率在0至45％之间波动。当系统在满载运行时，通常是第一计算板卡N1，第二计算板卡N2，第三计算板卡N3和第四计算板卡N4采用单分区模式，第一CPU的TSC端，第二CPU的TSC端，第三CPU的TSC端，第四CPU的TSC端，第五CPU的TSC端，第六CPU的TSC端，第七CPU的TSC端，第八CPU的TSC端同时连接。这样八颗CPU均投用，核心外频率调节单元调节每个核心外频率模块的输出功率为核心外频率模块额定功率的45％。核心外频率调节单元调节每个核心外频率模块的输出功率，使核心外频率模块的输出功率在0至45％之间波动，这样既满足了处理能力又满足了起到了降低能耗。

[0102] 同样，在四分区模式，双分区模式均是由核心外频率调节单元调节每个核心外频率模块的输出功率。

[0103] 本发明中，系统还包括：BIOS模块；BIOS模块设有核心外频率调节模块；核心外频率调节模块用于调节核心外频率调节单元的输出功率上下限。为了便于用户设置核心外频率调节单元的调节量，在BIOS模块设置核心外频率调节模块。

[0104] 系统适用了具有BIOS的服务器，通过BIOS模块的核心外频率调节模块输出功率上下限，控制CPU输出功率。

[0105] 这样在不同分区模式下应用时通过硬件逻辑器件可以将CPU间共享信号有效地隔离和连接。这一方法基于纯硬件线路，具有可靠、灵活的特点。维持了计算板统一化设计，并且只要一版背板设计，即可实现多分区模式的支持。

[0106] 本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参考即可。

[0107] 本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

[0108] 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。