一种高亮度LED芯片结构及其制备方法

摘要

本发明提供了一种高亮度LED芯片结构及其制备方法，该高亮度LED芯片在厚度方向依次包括衬底、缓冲层、N‑GaN层、量子阱层及P‑GaN层，N‑GaN层为包括上台阶部和下台阶部的台阶型结构，量子阱层及P‑GaN层依次设置在上台阶部上方，下台阶部的N‑GaN上直接设置有N区围坝结构，其中N区围坝结构中间区域设置有N电极、P‑GaN层上设置有P电极，N区围坝结构为一端由N‑GaN层的下台阶部封闭的空心的柱体状，且在其朝向P电极的一侧不留缺口或留有用于电流流出的缺口，围坝结构高度为0.7um～5um，且大于等于其所包围的N电极高度，N区围坝结构为含GaN的结构，其宽度为4um～40um。本发明的LED芯片结构制作方法简单，有利于提高芯片亮度，同时不会出现由于LED芯片挤金现象而造成的安全问题。

权利要求

1.一种LED芯片结构的制备方法，其特征在于，所述LED芯片在厚度方向依次包括衬底、外延层和电极，且所述外延层包括缓冲层、N‑GaN层、量子阱层及P‑GaN层，N‑GaN层为包括上台阶部和下台阶部的台阶型结构，量子阱层及P‑GaN层依次设置在所述上台阶部上方，所述下台阶部的N‑GaN上设置有N区围坝结构，所述电极包括设置在所述N区围坝结构中间区域的N电极和设置在P‑GaN层上的P电极，所述N区围坝结构为一端由所述N‑GaN层的下台阶部封闭的空心的柱体状，所述围坝的侧壁上不留缺口或留有用于电流流出的缺口，所述围坝结构高度为0.7um～5um，且N区围坝结构的高度大于等于其所包围的N电极高度，N区围坝结构的宽度为4um～40um，所述N区围坝结构为含GaN的结构；

所述制备方法包括先在衬底上形成所述外延层结构，再从外延层结构顶部的P‑GaN层向下刻蚀至N‑GaN层，使得刻蚀形成N‑GaN层的台阶结构和所述N区围坝结构；或者所述制备方法包括先在衬底上形成所述外延层结构，再在外延层结构顶部的P‑GaN层上形成电流阻挡层，再从电流阻挡层顶部向下刻蚀至N‑GaN层，使得刻蚀形成N‑GaN层的台阶结构和所述N区围坝结构；或者所述制备方法包括先在衬底上形成所述外延层结构，再在外延层结构顶部的P‑GaN层上形成电流阻挡层和电流扩展层，再从电流扩展层顶部向下刻蚀至N‑GaN层，使得刻蚀形成N‑GaN层的台阶结构和所述N区围坝结构，且刻蚀使得N区围坝结构的顶部不含有电流扩展层的成分。

2.根据权利要求1中的制备方法，其特征在于，所述N区围坝结构空心处横截面形状为矩形、圆形、椭圆形以及其它任何多边形的一种，所述N区围坝结构的高度大于其所包围的N电极高度。

3.根据权利要求1中的制备方法，其特征在于，所述P‑GaN层上方设有电流阻挡层，所述电流阻挡层和所述P‑GaN层上方设有电流扩展层，所述LED芯片结构还包括一沉积于所述芯片表面的钝化层；包括所述衬底以及含缓冲层、N‑GaN层、量子阱层、P‑GaN层的外延层的总厚度为4um～10um，所述电流阻挡层的厚度为 所述电流扩展层的厚度为所述钝化层的厚度为 所述P电极和N电极厚度为0.7um～5um。

4.根据权利要求1～3中任意一项所述的制备方法，其特征在于，N区围坝结构上的缺口朝向P电极一侧，且所述缺口的长度为N区围坝结构内壁周长的1/3以内。

5.根据权利要求1～3中任意一项所述的制备方法，其特征在于，所述围坝结构的底部与N‑GaN层的结构相同，围坝结构的上部可选地与电流阻挡层、P‑GaN层、量子阱层或N‑GaN层的结构相同。

6.根据权利要求1所述的制备方法，其特征在于，在刻蚀形成N‑GaN层的台阶结构和所述N区围坝结构的步骤中，控制真空度为2mTorr～10mTorr，在MESA刻蚀形成N‑GaN层台阶型结构及N区图形的同时采用BCl3和Cl2形成等离子体，其中BCl3：Cl2＝1：3～6，在N型GaN层的下台阶部上应用ICP干法刻蚀所述N区围坝结构。

7.根据权利要求1所述的制备方法，其特征在于，在形成N‑GaN层的台阶结构和所述N区围坝结构后，在N区围坝结构内部区域蒸镀电极材料并剥离去胶形成所述N电极。

8.根据权利要求1所述的制备方法，其特征在于，形成N电极和P电极后，在N电极和P电极以外区域制作一层钝化层，所述N区围坝结构顶部可选择性地制作所述钝化层，所述钝化层的材料为SiO2和Si3N4中的一种或者两种组合。

说明书

一种高亮度LED芯片结构及其制备方法

技术领域

[0001] 本发明涉及半导体技术领域，特别的，涉及一种高亮度LED芯片结构及其制备方法。

背景技术

[0002] 半导体是指常温下其导电性能介于绝缘体和导体之间的一种材料，具有很高的经济价值和发展前景。常见的半导体材料有GaN、硅、锗等等。其中GaN材料是一种六角纤锌矿结构，具有禁带宽度大、耐高温、耐强酸碱、高电子漂移饱和速度以及化学性能稳定等优势。目前GaN已经成为第三代半导体材料的重要组成部分，其中GaN基材料制作的蓝光、绿光等半导体器件在日常生活中广泛应用，在未来具有非常广泛的应用市场和商业前景。

[0003] 由于芯片制作过程中采用Au来制作金属电极，在芯片封装过程中N电极很容易出现挤金的现象，从而影响灯珠的可靠性以及芯片的亮度。到目前为止，芯片厂商一般采用PAD合金的方法来解决此类问题，但是效果很一般，在封装完成后还是存在安全隐患，因而不能完全杜绝此类芯片挤金异常的现象；部分LED芯片N电极周边可能覆盖有钝化层，但由于钝化层太薄，没法承受LED芯片封装对N电极所带来的挤压作用，因而也避免不了芯片挤金现象的产生。

[0004] 因此，设计出高亮度且安全可靠的LED产品是目前急需解决的核心问题。

发明内容

[0005] 本发明目的在于提供一种高亮度LED芯片结构及其制备方法，以解决现有技术中由于N电极的挤金现象造成LED芯片亮度不高且存在安全隐患的技术问题。

[0006] 为实现上述目的，本发明提供了一种高亮度LED芯片结构，

[0007] 所述LED芯片在厚度方向依次包括衬底、外延层和电极，且所述外延层包括缓冲层、N‑GaN层、量子阱层及P‑GaN层，N‑GaN层为包括上台阶部和下台阶部的台阶型结构，量子阱层及P‑GaN层依次设置在所述上台阶部上方，所述下台阶部的N‑GaN上设置有N区围坝结构，所述电极包括设置在所述N区围坝结构中间区域的N电极和设置在P‑GaN层上的P电极，[0008] 所述N区围坝结构为一端由所述N‑GaN层的下台阶部封闭的空心的柱体状，所述围坝的侧壁上不留缺口或留有用于电流流出的缺口，所述围坝结构高度为0.7um～5um，且N区围坝结构的高度大于等于其所包围的N电极高度，N区围坝结构的宽度为4um～40um，所述N区围坝结构为含GaN的结构。

[0009] 本发明中，所述N区围坝结构空心处的横截面形状为矩形、圆形、椭圆形以及任何多边形的一种，优选所述N区围坝结构的高度大于其所包围的N电极高度。

[0010] 本发明中，所述P‑GaN层上方设有电流阻挡层，所述电流阻挡层和所述P‑GaN层上方设有电流扩展层，所述LED芯片结构还包括一沉积于所述芯片表面的钝化层；包括所述衬底以及含缓冲层、N‑GaN层、量子阱层、P‑GaN层的外延层的总厚度为4um～10um，所述电流阻挡层的厚度为 所述电流扩展层的厚度为 所述钝化层的厚度为 所述P电极和N电极厚度为0.7um～5um。

[0011] 本发明中，N区围坝结构上的缺口朝向P电极一侧，且所述缺口的长度为N区围坝结构内壁周长的1/3以内，优选在1/10以内。

[0012] 本发明中，所述围坝结构的底部与N‑GaN层的结构相同，围坝结构的上部可选地与电流阻挡层、P‑GaN层、量子阱层或N‑GaN层的结构相同。

[0013] 一种如上面所述LED芯片结构的制备方法，包括先在衬底上形成所述外延层结构，再从外延层结构顶部的P‑GaN层向下刻蚀至N‑GaN层，使得刻蚀形成N‑GaN层的台阶结构和所述N区围坝结构；或者所述制备方法包括先在衬底上形成所述外延层结构，再在外延层结构顶部的P‑GaN层上形成电流阻挡层，再从电流阻挡层顶部向下刻蚀至N‑GaN层，使得刻蚀形成N‑GaN层的台阶结构和所述N区围坝结构；或者所述制备方法包括先在衬底上形成所述外延层结构，再在外延层结构顶部的P‑GaN层上形成电流阻挡层和电流扩展层，再从电流扩展层顶部向下刻蚀至N‑GaN层，使得刻蚀形成N‑GaN层的台阶结构和所述N区围坝结构，且刻蚀使得N区围坝结构的顶部不含有电流扩展层的成分。

[0014] 本发明中，在刻蚀形成N‑GaN层的台阶结构和所述N区围坝结构的步骤中，控制真空度为2mTorr～10mTorr，在MESA刻蚀形成N‑GaN层台阶型结构及N区图形的同时采用BCl3和Cl2形成等离子体，其中BCl3：Cl2＝1：3～6，在N型GaN层的下台阶部上应用ICP干法刻蚀所述N区围坝结构。

[0015] 本发明中，在形成N‑GaN层的台阶结构和所述N区围坝结构后，在N区围坝结构内部区域蒸镀电极材料并剥离去胶形成所述N电极。

[0016] 本发明中，形成N电极和P电极后，在N电极和P电极以外区域制作一层钝化层，所述N区围坝结构顶部可选择性地制作所述钝化层，所述钝化层的材料为SiO2和Si3N4中的一种或者两种组合。

[0017] 本发明具有以下有益效果：

[0018] 1、本发明的高亮度LED芯片，在N电极周围设置一圈围坝结构，对N电极进行保护，有效解决了现有技术中由于电极挤金影响芯片亮度的问题，同时还可以提高侧壁出光效率，提高了芯片亮度。

[0019] 2、本发明的高亮度LED芯片，还具有很好的抗ESD的能力及可靠性。

[0020] 3、本发明的高亮度LED芯片的制备是在刻蚀MESA的同时刻蚀出N区的围坝结构，工艺简单。

[0021] 除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。

附图说明

[0022] 构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。

[0023] 在附图中：

[0024] 图1是本发明优选实施例的LED芯片结构图；

[0025] 图2是本发明优选实施例的LED芯片结构俯视图；

[0026] 图3是本发明优选实施例1和对比例的亮度分布图；

[0027] 附图标记：

[0028] 1、衬底，2、缓冲层，3、N‑GaN层，3a、上台阶部，3b、下台阶部，4、量子阱层，5、P‑GaN层，6、电流阻挡层，7、电流扩展层，8、P电极，9、钝化层，10、N区围坝结构，11、N电极。

具体实施方式

[0029] 以下结合附图对本发明的实施例进行详细说明，但是本发明可以根据权利要求限定和覆盖的多种不同方式实施。

[0030] 实施例1：

[0031] 本发明提供了一种高亮度LED芯片的制备方法，该方法至少包括以下步骤：

[0032] 步骤1、提供一衬底1，在衬底1上依次生长缓冲层2、N‑GaN层3、量子阱层4及P‑GaN层5，以形成发光外延层，所述衬底1可以是蓝宝石衬底、SI衬底、SIC衬底、GaN衬底、ZnO衬底以及其他可以生长外延层的衬底材料；

[0033] 步骤2、在外延层的表面上利用电子束蒸发设备蒸镀电流阻挡层6，即生长一层SiO2，控制生长温度为100℃～500℃，同时蚀刻出图形化的CBL层；

[0034] 步骤3、然后采用电子束蒸发的方法在外延层和CBL层上生长出电流扩展层7，所述电流扩展层的生长时间为1‑3h，所述电流扩展层采用的材料为ITO、GIO、ZITO、ZIO、NIAU中的一种或者两种以上组合。

[0035] 步骤4、在所述电流扩展层7表层上光刻P区图形，具体为在电流扩展层7表层上涂覆光刻胶、光罩曝光、显影后露出多余部分电流扩展层7；光刻后经过化学腐蚀后将露出部分电流扩展层7腐蚀掉，最后去掉光刻胶，露出P‑GaN层5；

[0036] 步骤5、在所述电流扩展层7表层上MESA光刻和制作N区图形，具体为利用ICP刻蚀自上至下依次刻蚀电流扩展层7、电流阻挡层6、P‑GaN层5、量子阱层4以及N‑GaN层3，并使N‑GaN层3形成具有上台阶部3a及下台阶部3b的台阶状结构，露出N‑GaN层3；同时控制真空度为2mTorr～10mTorr，采用BCl3和Cl2形成等离子体，其中BCl3：Cl2＝1：5，在N‑GaN层3的下台阶部3b上应用ICP干法刻蚀出所述N区围坝结构10，所述N区围坝结构为一端由所述N‑GaN层的下台阶部封闭的空心的柱体状，空心处横截面形状为矩形、圆形、椭圆形以及任何多边形的一种，所述围坝结构朝向P电极的一侧留有用于电流流出的缺口，且所述缺口的长度为N区围坝结构内壁周长的1/10，所述围坝结构高度为0.7um～5um，且N区围坝结构的高度大于其所包围的N电极高度，N区围坝结构的宽度为4um～40um，所述N区围坝结构从下至上依次由N‑GaN层3、量子阱层4以及P‑GaN层5组成或者由N‑GaN层3、量子阱层4、P‑GaN层5及电流阻挡层6组成；

[0037] 步骤6、在所述N区围坝结构10的中间区域蒸镀电极材料并剥离去胶形成所述N电极11，同时在所述P‑GaN层5上蒸镀电极材料并剥离去胶形成所述P电极8，所述电极厚度为0.7um～5um，而后对电极进行PAD合金，所述合金温度在100℃～400℃；

[0038] 步骤7、对所述P电极8和N电极11进行退火处理，在N电极11和P电极8以外区域制作一层钝化层9(所述围坝结构顶部可选择性地制作钝化层)，所述钝化层9的材料为SiO2、Si3N4中的一种或者两种组合，得到LED晶圆；

[0039] 步骤8、对所述LED晶圆进行研磨、抛光、切割得到所述LED芯片。

[0040] 参见图1和图2，为本发明的一种高亮度LED芯片的结构，LED芯片在厚度方向依次包括衬底1、外延层和电极，且外延层包括缓冲层2、N‑GaN层3、量子阱层4及P‑GaN层5，N‑GaN层3为包括上台阶部3a和下台阶部3b的台阶型结构，量子阱层4及P‑GaN层5依次设置在上台阶部3a上方，下台阶部3b的N‑GaN层3上直接设置有N区围坝结构10，所述电极包括设置在所述N区围坝结构10中间区域的N电极11和设置在P‑GaN层5上的P电极8，还包括设置在P‑GaN层5上方的电流阻挡层6、电流阻挡层6和P‑GaN层5上方的电流扩展层7以及沉积于所述芯片表面的钝化层9。

[0041] 在本实施例中，包括所述衬底1、缓冲层2、N‑GaN层3、量子阱层4、P‑GaN层5的外延层的总厚度为4um～10um，所述电流阻挡层6的厚度为 所述电流扩展层7的厚度为 所述钝化层9的厚度为 所述P电极8和N电极11厚度为
0.7um～5um。

[0042] 实施例2

[0043] 本实施例与实施例1的制作方法不同之处在于，在步骤1之后，步骤2改为在外延层表层上MESA光刻和制作N区图形，具体为利用ICP刻蚀自上至下依次刻蚀P‑GaN层5、量子阱层4以及N‑GaN层3，并使N‑GaN层3形成具有上台阶部3a及下台阶部3b的台阶状结构，露出N‑GaN层3；同时控制真空度为2mTorr～10mTorr，采用BCl3和Cl2形成等离子体，其中BCl3：Cl2＝1：3，在N‑GaN层3的下台阶部3b上应用ICP干法刻蚀出所述N区围坝结构10，所述N区围坝结构为一端由所述N‑GaN层的下台阶部封闭的空心的柱体状，空心处横截面形状为矩形、圆形、椭圆形以及任何多边形的一种，所述围坝结构朝向P电极的一侧留有用于电流流出的缺口，且所述缺口的长度为N区围坝结构内壁周长的1/5，所述围坝结构高度为0.7um～5um，且N区围坝结构的高度大于其所包围的N电极高度，N区围坝结构的宽度为4um～40um，所述N区围坝结构从下至上依次由N‑GaN层3、量子阱层4以及P‑GaN层5组成；然后本实施例的步骤3、4、5依次为根据实施例1中步骤2、3、4的方法生长电流阻挡层6、电流扩展层7以及制作P区图形；本实施例中的步骤6、7、8与实施例1中的步骤6、7、8相同。

[0044] 实施例3

[0045] 本实施例与实施例1的制作方法不同之处在于，在步骤2之后，步骤3改为在电流阻挡层表层上MESA光刻和制作N区图形，具体为利用ICP刻蚀自上至下依次刻蚀P‑GaN层5、量子阱层4以及N‑GaN层3，并使N‑GaN层3形成具有上台阶部3a及下台阶部3b的台阶状结构，露出N‑GaN层3；同时控制真空度为2mTorr～10mTorr，采用BCl3和Cl2形成等离子体，其中BCl3：Cl2＝1：5，在N‑GaN层3的下台阶部3b上应用ICP干法刻蚀出所述N区围坝结构10，所述N区围坝结构为一端由所述N‑GaN层的下台阶部封闭的空心的柱体状，空心处横截面形状为矩形、圆形、椭圆形以及任何多边形的一种，所述围坝结构朝向P电极的一侧留有用于电流流出的缺口，且所述缺口的长度为N区围坝结构内壁周长的1/12，所述围坝结构高度为0.7um～
5um，且N区围坝结构的高度大于其所包围的N电极高度，N区围坝结构的宽度为4um～40um，所述N区围坝结构从下至上依次由N‑GaN层3、量子阱层4以及P‑GaN层5或者由N‑GaN层3、量子阱层4、P‑GaN层5以及电流阻挡层6组成；然后本实施例的步骤4、5依次为根据实施例1中步骤3、4的方法生长电流扩展层7以及制作P区图形；本实施例中的步骤6、7、8与实施例1中的步骤6、7、8相同。

[0046] 在按本发明实施例1制作的LED芯片以及传统的LED芯片中各选取波长、电压、外延光致发光值相同的25片外延片制备成14*28mil芯片，在150mA点测电性参数进行对比得出亮度分布图(详见图3)。

[0047] 实施例中的LED芯片为采用本发明中实施例1方法制备得到，而对比例中的LED芯片为传统的LED芯片，是采用与本发明相似的方法制备，但对比例中的LED芯片均不涉及蚀刻N区围坝结构10的步骤，也即N电极11设置在所述下台阶部3b上，其周边没有N区围坝结构10。

[0048] 通过该图可得出：实施例中的LED芯片平均亮度为223.2mW，而对比例中的LED芯片平均亮度为221.3mW，因此在N电极周边设置N区围坝结构可大大提升LED芯片的亮度。

[0049] 以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。