本发明公开了一种基于面阵CCD的可变谱段多光谱相机的信号处理系统，包括可变谱段时序控制器，驱动电路，带倾泻电荷功能的帧转移面阵CCD，模数转换电路和视频处理器。可变谱段时序控制器产生用于驱动面阵CCD按照指定谱段工作的时序信号；驱动电路将时序信号转换成相应幅值的驱动信号；带倾泻电荷功能的帧转移面阵CCD在驱动信号的作用下输出谱段信息；模数转换电路将CCD输出的模拟信号转换为数字信号；视频处理器接收数字图像信号，并按照输入参数要求对图像信息进行处理。与传统多线阵多光谱相机的信号处理系统相比，本发明具有谱段数量多、谱段光谱范围实时可调、谱段宽度调整精度高等特点。
1.一种基于面阵CCD的可变谱段多光谱相机的信号处理系统，其特征在于包括：可变谱段时序控制器、驱动电路、带倾泻电荷功能的面阵CCD、模数转换电路、信号处理器；
可变谱段时序控制器，产生驱动面阵CCD工作所需的时序信号，包括垂直转移时序信号和水平转移时序信号，提供给驱动电路；所述垂直转移时序信号和水平转移时序信号为LVCMOS电平标准信号；
驱动电路，将可变谱段时序控制器产生的LVCMOS电平标准信号转换为CCD高电压驱动信号，送至带倾泻电荷功能的面阵CCD；
带倾泻电荷功能的面阵CCD，在驱动电路提供的CCD高电压驱动信号的作用下，输出带有指定谱段信息的模拟信号，提供给模数转换电路；
模数转换电路，将带倾泻电荷功能的面阵CCD传输来的带有指定谱段信息的模拟信号进行模数转换生成数字图像信号，传输给信号处理器；
信号处理器，接收来自模数转换电路的数字图像信号，按照要求的输出格式对数字图像信号进行排列并输出；
所述的驱动电路由第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第二电容C2、第一二极管D1和驱动器(201)组成；输入信号连接第一电阻R1、第二电阻R2和驱动201的IN输入端；第一电阻R1的另一端连接驱动信号幅值电平Vamp，第二电阻的另一端接至电路地；驱动器(201)的VH电源端接至Vamp，VL电源端接至电路地；驱动器(201)的OUT输出端连接第三电阻R3，R3的另一端同时连接波形化第一电容C1的一端和隔直电容C2的一端，第一电容C1的另一端连接至电路地，C2的另一端连接至第一二极管D1、第四电阻R4和输出信号；D1的另一端接至钳位电平Vclp，R4的另一端接至初始化电平Vinit。
2.根据权利要求1所述的一种基于面阵CCD的可变谱段多光谱相机的信号处理系统，其特征在于：所述的可变谱段时序控制器由垂直转移时序模块和水平转移时序模块组成；垂直转移时序模块产生垂直转移时序信号，水平转移时序模块产生水平转移时序信号。
3.根据权利要求2所述的一种基于面阵CCD的可变谱段多光谱相机的信号处理系统，其特征在于：可变谱段时序控制器中的垂直转移时序模块包括：脉冲计数器1、脉冲计数器2、脉冲计数器3、脉冲计数器4、比较器1、比较器2、比较器3、比较器4、选择器1、选择器2、选择器3、RAM1、D触发器1、D触发器2、D触发器3、D触发器4、D触发器5、D触发器6、D触发器7、反相器1、反相器2、反相器3、与门1、与门2、与门3、与门4、与门5、或门1和或门2；
外部输入的帧信号连接脉冲计数器1的高有效复位端R、脉冲计数器2的高有效复位端R、D触发器1的复位端R、D触发器2的复位端R和D触发器6的复位端R；外部输入的垂直转移单脉冲周期信号连接与门1的一个输入端、与门2的一个输入端、与门3的一个输入端、与门5的一个输入端、脉冲计数器4的使能端EN、D触发器1的使能端EN、D触发器2的使能端EN、D触发器4的使能端EN、D触发器6的使能端EN；外部输入的本地时钟连接脉冲计数器1的时钟端C1、脉冲计数器2的时钟端C1、脉冲计数器3的时钟端C1、脉冲计数器4的时钟端C1、D触发器1的时钟端C1、D触发器2的时钟端C1、D触发器3的时钟端C1、D触发器4的时钟端C1、D触发器5的时钟端C1、D触发器6的时钟端C1、D触发器7的时钟端C1；外部输入的垂直转移连续周期信号连接选择器1的输入端D0和选择器2的输入端D0，选择器1的输入端D1连接预先设定的固定逻辑电平，选择器2的输入端D1连接预先设定的固定逻辑电平；
脉冲计数器1的使能端EN连接与门1的输出端，与门1的另一个输入端连接反相器1的输出端，脉冲计数器的输出端连接比较器1的输入端A，比较器1的输入端B连接预先设定的带倾泻电荷功能的面阵CCD的行数m，比较器1的输出端Y连接反相器1的输入端和D触发器1的输入端D，D触发器1的输出端连接D触发器2的输入端D，D触发器2的输出端连接选择器1的地址端A0、选择器2的地址端A0、与门2的第二个输入端；
脉冲计数器2的使能端连接与门3的输出端，与门3的第二个输入端连接与门4的输出端，脉冲计数器2的输出端连接RAM1的地址输入端；
脉冲计数器3的使能端连接与门2的输出端，与门2的第三个输入端连接反相器2的输出端，脉冲计数器3的高有效复位端R连接或门2的输出端，脉冲计数器3的输出端连接比较器3的输入端A，比较器3的输入端B连接RAM1的输出端，比较器3的输出端连接反相器2的输入端和D触发器4的输入端D，D触发器4的输出端连接或门1的一个输入端和脉冲计数器的低有效复位端R；
比较器2的输入端A连接RAM1的输出端，比较器2的输入端B连接预先设定的结尾标识字符，比较器2的输出连接或门2的一个输入、或门1的第二个输入端，或门1的输出端连接选择器2的地址端A1，或门2的第二个输入端连接与门4的输出端；
比较器4的输入端A连接脉冲计数器4的输出端，比较器4的输入端B连接选择器3的输出端，比较器4的输出端Y连接D触发器6的输入端D和与门4的一个输入端，D触发器6的输出端反向后连接到与门4的另一个输入端；
D触发器7的输入端D连接反相器3的输出端，反相器3的输入端连接D触发器7的的输出端，D触发器的使能端EN连接与门5的输出端，与门5的第二个输入端连接与门4的输出端；选择器3的地址端A0连接D触发器7的输出端，选择器3的输入端D0连接预先设定的固定值N1，选择器3的输入端D1连接预先设定的固定值N2；
D触发器3的输入端D连接选择器1的输出，D触发器3的输出端即为垂直转移时序信号中的曝光区垂直转移时序信号；D触发器5的输入端D连接选择器2的输出，D触发器5的输出端即为垂直转移时序信号中的存储区垂直转移时序信号。
4.根据权利要求3所述的一种基于面阵CCD的可变谱段多光谱相机的信号处理系统，其特征在于：所述的脉冲计数器1、脉冲计数器2、脉冲计数器3、脉冲计数器4均为边沿触发的同步十进制计数器；所述的触发器1、触发器2、触发器3、触发器4、触发器5、触发器6、触发器
7的初始化值均为逻辑0；当外部输入的帧信号为逻辑1时对脉冲计数器1进行复位操作，复位完成后脉冲计数器1以外部输入的本地时钟为基准，在垂直转移单脉冲周期信号，即垂直转移单脉冲周期信号为高电平为一个本地时钟周期的与垂直转移时序信号同频率的周期信号，的使能控制下进行加1计数，同时比较器1将脉冲计数器1的计数值和预先设定的面阵CCD的行数m进行比较，当脉冲计数器1的计数值小于m时，比较器1输出逻辑0，经过D触发器1和D触发器2后传输到选择器1的地址端A0，控制选择器1选通输出垂直转移连续周期信号，即与垂直转移时序信号同频同占空比的周期信号，输出至D触发器3，D触发器3在本地时钟的作用下，作为曝光区垂直转移时序信号输出，同时比较器1的输出经过反相器1后将逻辑1赋予与门1的输入端，在与门1的使能下脉冲计数器1继续计数；当脉冲计数器1的计数值等于预先设定的面阵CCD的行数m时，比较器1输出逻辑1，经过D触发器1和D触发器2后传输到选择器1的地址端A0，控制选择器1在比较器1选通输出预先设定的垂直转移时序信号的默认逻辑电平，经过D触发器3，作为曝光区垂直转移时序信号输出，同时比较器1的输出经过反相器后将逻辑0赋予与门1的输入端，此时与门输出逻辑0，脉冲计数器1停止计数，比较器
1、D触发器1和D触发器2的输出始终保持逻辑1，选择器1始终选通D1输入端，D触发器3始终输出垂直转移信号的默认逻辑电平，一直维持到下一个外部输入帧信号的到来；
脉冲计数器2的输出作为RAM1的地址指针，RAM1按照地址从小到大依次存储了外部输入的谱段1起始行数、谱段1包含行数、谱段2起始行数与谱段1起始行数和谱段1包含行数之和的差值、谱段2包含行数，以此类推，一直到谱段x起始行数与谱段x-1起始行数和谱段x-1包含行数之和的差值、谱段x包含行数、面阵CCD的剩余行数、预先设定的结尾标识字符，数值上不等于RAM1内部可能的任何值；脉冲计数器2初始值为0，RAM1输出的初始值是谱段1起始行数，比较器2对比RAM1的输出是否等于预先设定的结尾标识字符，由于信号系统谱段个数至少为1个，故比较器2输出逻辑0电平；脉冲计数器3在比较器1输出为逻辑1后，以本地时钟为基准，在垂直转移单脉冲周期信号的使能控制下进行加1计数，同时比较器3将脉冲计数器3与RAM1的地址0内的数值进行比较，谱段1起始行数，当脉冲计数器3的输出值小于内部RAM1的输出值时，比较器3输出逻辑0，经过一级D触发器4和或门1后，选择器2选通输出垂直转移连续周期信号，选择器2的输出经过一级D触发器5后，作为存储区垂直转移时序信号输出；当脉冲计数器3计数到RAM1的0地址的数值后，谱段1起始行数，比较器3输出逻辑1，经过反相器2和与门2后，不再使能脉冲计数器3，脉冲计数器保持当前计数值；选择器2此时选通输出垂直转移信号的默认逻辑电平，经过一级D触发器5后作为存储区垂直转移时序信号输出；
比较器3保持为逻辑1，脉冲计数器4在系统时钟和垂直转移同频周期信号作用下进行加1计数，选择器3在D触发器7的控制下输出预先设定的固定值1，比较器4将脉冲计数器4和固定值1进行比较，当脉冲计数器4的值小于1，脉冲计数器4继续加1计数；当脉冲计数器4的值等于1，比较器4输出逻辑1，比较器4的输出经过D触发器6后同比较器4的输出进行与操作，得到一个宽度为一个垂直转移信号周期的高电平脉冲，该脉冲和外部输入的垂直转移单脉冲周期信号经过与门5后作为使能信号作用于D触发器7，选择器在D触发器7输出的控制下，选通n输出，n即水平转移一行像元所占用的垂直转移周期个数，同时该高脉冲用于复位脉冲计数器3使其计数值清零，且经过与门3后使能脉冲计数器2进行加1操作，内部RAM1的输出为地址1的内容，谱段1包含行数，比较器3对比脉冲计数器3和内部RAM1的输出值，比较器3输出逻辑0，脉冲计数器4处于复位清零状态；
垂直转移时序模块按照上述过程进行了x个谱段的垂直转移时序信号输出后，脉冲计数器2计数到存储有结尾标识字符的RAM1地址，比较器2对比RAM1的输出与预先设定的结尾标识字符是否相等，当相等时，比较器2输出逻辑1，经过或门2后复位脉冲计数器3，同时选择器2选通垂直转移信号默认逻辑状态，经过D触发器2后作为存储区垂直转移信号输出。
5.根据权利要求2所述的一种基于面阵CCD的可变谱段多光谱相机的信号处理系统，其特征在于：可变谱段时序控制器中的水平转移时序模块包含脉冲计数器5、比较器5、选择器
3、与门6和与门7；外部输入的连续周期水平转移R信号连接与门6的一个输入端，外部输入的水平转移使能信号连接与门6的第二个输入端和与门7的一个输入端，与门6的输出端即为水平转移R时序信号；外部输入的连续周期RST信号连接与门7的第二个输入端，与门7的输出端连接脉冲计数器5的使能端EN；外部输入的像元频率4倍频时钟连接脉冲计数器5的时钟端，脉冲计数器的输出端连接比较器5的输入端A，比较器5的输入端B连接外部输入的水平像元合并个数；选择器3的地址端A0连接比较器5的输出端，选择器3的输入端D0连接水平转移RST时序信号的默认逻辑电平，选择器3的输入端D1连接外部输入的连续周期RST信号。
6.根据权利要求5所述的一种基于面阵CCD的可变谱段多光谱相机的信号处理系统，其特征在于：所述脉冲计数器5以外部输入的像元频率4倍频时钟为基准，当水平转移信号使能为逻辑1且连续周期RST信号为逻辑1时进行加1计数，同时比较器5比较脉冲计数器5的输出值和水平像元合并个数，当脉冲计数器5的值小于水平像元合并个数时，比较器5输出逻辑0，选择器3选通默认RST逻辑电平作为水平转移RST时序信号输出；当脉冲计数器5的值等于水平像元合并个数时，比较器5输出逻辑1，选择器3选通连续周期RST信号作为水平转移RST时序信号输出；
水平转移使能信号和连续周期水平转移R信号进行与操作后作为水平转移R时序信号输出。
7.根据权利要求1所述的一种基于面阵CCD的可变谱段多光谱相机的信号处理系统，其特征在于：所述第一电阻R1、第二电阻R2取值范围为： 第三电阻R3取值需要匹配电路板上驱动信号走线的阻抗；第四电阻R4取值100KΩ；第一电容C1和第三电阻R3组成低通滤波，增加驱动信号的上升时间；隔直电容C2取值1uF。
8.根据权利要求1所述的一种基于面阵CCD的可变谱段多光谱相机的信号处理系统，其特征在于：所述的带倾泻电荷功能的面阵CCD包含曝光区和存储区，存储区不曝光且像元结构与曝光区相同，通过连续的垂直转移可将曝光区信号电荷快速转移至存储区；带倾泻电荷功能的面阵CCD具有快速倾泻水平寄存器信号电荷的功能，能够将非目标区域信号电荷快速清除。
9.根据权利要求1所述的一种基于面阵CCD的可变谱段多光谱相机的信号处理系统，其特征在于：所述的模数转换电路包含的AD芯片具有相关双采样功能，且具有实时更改像元频率后无需配置直接按照新参数工作的能力；所述输入参数包括：谱段个数、单个谱段的光谱范围。
一种基于面阵CCD的可变谱段多光谱相机的信号处理系统
技术领域
[0001] 本发明涉及一种基于面阵CCD的可变谱段多光谱相机的信号处理系统，可以作为多光谱相机的视频信号处理系统使用，属于航天或航空遥感相机视频电子学设计的技术领域。
背景技术
[0002] 现有国内的多光谱相机一般选用线阵CCD作为探测器。为实现相机的多光谱成像，需要使用多片单行线阵CCD，每片CCD对一个谱段进行成像，或者CCD厂商将多片单行线阵CCD封装在一片CCD内，以实现对目标的多光谱成像。使用线阵CCD作为探测器的多光谱相机，受器件工艺限制，只能对目标的几个谱段进行探测，无法实现几十个甚至几百个谱段的获取。同时，几个谱段的光谱范围是固定的，一旦确定，无法实现在轨谱段宽度的改变。
发明内容
[0003] 本发明的技术解决问题是：克服现有技术的不足，提供了一种基于面阵CCD的可变谱段多光谱相机的信号处理系统，实现了谱段个数1到2个数量级的增长，同时实现了各个谱段光谱范围的精确实时调整。
[0004] 本发明的技术解决方案是：一种基于面阵CCD的可变谱段多光谱相机的信号处理系统，包括：可变谱段时序控制器、驱动电路、带倾泻电荷功能的面阵CCD、模数转换电路、信号处理器；
[0005] 可变谱段时序控制器，产生驱动面阵CCD工作所需的时序信号，包括垂直转移时序信号和水平转移时序信号，提供给驱动电路；所述垂直转移时序信号和水平转移时序信号为LVCMOS电平标准信号；
[0006] 驱动电路，将可变谱段时序控制器产生的LVCMOS电平标准信号转换为CCD高电压驱动信号，送至带倾泻电荷功能的帧转移面阵CCD；
[0007] 带倾泻电荷功能的帧转移面阵CCD，在驱动电路提供的CCD高电压驱动信号的作用下，输出带有指定谱段信息的模拟信号，提供给模数转换电路；
[0008] 模数转换电路，将带倾泻电荷功能的帧转移面阵CCD传输来的带有指定谱段信息的模拟信号进行模数转换生成数字图像信号，传输给信号处理器；
[0009] 信号处理器，接收来自模数转换电路的数字图像信号，按照要求的输出格式对数字图像信号进行排列并输出。
[0010] 所述的可变谱段时序控制器由垂直转移时序模块和水平转移时序模块组成；垂直转移时序模块产生垂直转移时序信号，水平转移时序模块产生水平转移时序信号。
[0011] 可变谱段时序控制器中的垂直转移时序模块包括：脉冲计数器1、脉冲计数器2、脉冲计数器3、脉冲计数器4、比较器1、比较器2、比较器3、比较器4、选择器1、选择器2、选择器3、RAM1、D触发器1、D触发器2、D触发器3、D触发器4、D触发器5、D触发器6、D触发器7、反相器
1、反相器2、反相器3、与门1、与门2、与门3、与门4、与门5、或门1和或门2；
[0012] 外部输入的帧信号连接脉冲计数器1的高有效复位端R、脉冲计数器2的高有效复位端R、D触发器1的复位端R、D触发器2的复位端R和D触发器6的复位端R；外部输入的垂直转移单脉冲周期信号连接与门1的一个输入端、与门2的一个输入端、与门3的一个输入端、与门5的一个输入端、脉冲计数器4的使能端EN、D触发器1的使能端EN、D触发器2的使能端EN、D触发器4的使能端EN、D触发器6的使能端EN；外部输入的本地时钟连接脉冲计数器1的时钟端C1、脉冲计数器2的时钟端C1、脉冲计数器3的时钟端C1、脉冲计数器4的时钟端C1、D触发器1的时钟端C1、D触发器2的时钟端C1、D触发器3的时钟端C1、D触发器4的时钟端C1、D触发器5的时钟端C1、D触发器6的时钟端C1、D触发器7的时钟端C1；外部输入的垂直转移连续周期信号连接选择器1的输入端D0和选择器2的输入端D0，选择器1的输入端D1连接预先设定的固定逻辑电平，选择器2的输入端D1连接预先设定的固定逻辑电平；
[0013] 脉冲计数器1的使能端EN连接与门1的输出端，与门1的另一个输入端连接反相器1的输出端，脉冲计数器的输出端连接比较器1的输入端A，比较器1的输入端B连接预先设定的带倾泻电荷功能的帧转移面阵CCD的行数m，比较器1的输出端Y连接反相器1的输入端和D触发器1的输入端D，D触发器1的输出端连接D触发器2的输入端D，D触发器2的输出端连接选择器1的地址端A0、选择器2的地址端A0、与门2的第二个输入端；
[0014] 脉冲计数器2的使能端连接与门3的输出端，与门3的第二个输入端连接与门4的输出端，脉冲计数器2的输出端连接RAM1的地址输入端；
[0015] 脉冲计数器3的使能端连接与门2的输出端，与门2的第三个输入端连接反相器2的输出端，脉冲计数器3的高有效复位端R连接或门2的输出端，脉冲计数器3的输出端连接比较器3的输入端A，比较器3的输入端B连接RAM1的输出端，比较器3的输出端连接反相器2的输入端和D触发器4的输入端D，D触发器4的输出端连接或门1的一个输入端和脉冲计数器的低有效复位端R；
[0016] 比较器2的输入端A连接RAM1的输出端，比较器2的输入端B连接预先设定的结尾标识字符，比较器2的输出连接或门2的一个输入、或门1的第二个输入端，或门1的输出端连接选择器2的地址端A1，或门2的第二个输入端连接与门4的输出端；
[0017] 比较器4的输入端A连接脉冲计数器4的输出端，比较器4的输入端B连接选择器3的输出端，比较器4的输出端Y连接D触发器6的输入端D和与门4的一个输入端，D触发器6的输出端反向后连接到与门4的另一个输入端；
[0018] D触发器7的输入端D连接反相器3的输出端，反相器3的输入端连接D触发器7的的输出端，D触发器的使能端EN连接与门5的输出端，与门5的第二个输入端连接与门4的输出端；选择器3的地址端A0连接D触发器7的输出端，选择器3的输入端D0连接预先设定的固定值N1，选择器3的输入端D1连接预先设定的固定值N2；
[0019] D触发器3的输入端D连接选择器1的输出，D触发器3的输出端即为垂直转移时序信号中的曝光区垂直转移时序信号；D触发器5的输入端D连接选择器2的输出，D触发器5的输出端即为垂直转移时序信号中的存储区垂直转移时序信号。
[0020] 所述的脉冲计数器1、脉冲计数器2、脉冲计数器3、脉冲计数器4均为边沿触发的同步十进制计数器；所述的触发器1、触发器2、触发器3、触发器4、触发器5、触发器6、触发器7的初始化值均为逻辑0；当外部输入的帧信号为逻辑1时对脉冲计数器1进行复位操作，复位完成后脉冲计数器1以外部输入的本地时钟为基准，在垂直转移单脉冲周期信号，即垂直转移单脉冲周期信号为高电平为一个本地时钟周期的与垂直转移时序信号同频率的周期信号，的使能控制下进行加1计数，同时比较器1将脉冲计数器1的计数值和预先设定的面阵CCD的行数m进行比较，当脉冲计数器1的计数值小于m时，比较器1输出逻辑0，经过D触发器1和D触发器2后传输到选择器1的地址端A0，控制选择器1选通输出垂直转移连续周期信号，即与垂直转移时序信号同频同占空比的周期信号，输出至D触发器3，D触发器3在本地时钟的作用下，作为曝光区垂直转移时序信号输出，同时比较器1的输出经过反相器1后将逻辑1赋予与门1的输入端，在与门1的使能下脉冲计数器1继续计数；当脉冲计数器1的计数值等于预先设定的面阵CCD的行数m时，比较器1输出逻辑1，经过D触发器1和D触发器2后传输到选择器1的地址端A0，控制选择器1在比较器1选通输出预先设定的垂直转移时序信号的默认逻辑电平，经过D触发器3，作为曝光区垂直转移时序信号输出，同时比较器1的输出经过反相器后将逻辑0赋予与门1的输入端，此时与门输出逻辑0，脉冲计数器1停止计数，比较器1、D触发器1和D触发器2的输出始终保持逻辑1，选择器1始终选通D1输入端，D触发器3始终输出垂直转移信号的默认逻辑电平，一直维持到下一个外部输入帧信号的到来；
[0021] 脉冲计数器2的输出作为RAM1的地址指针，RAM1按照地址从小到大依次存储了外部输入的谱段1起始行数、谱段1包含行数、谱段2起始行数与谱段1起始行数和谱段1包含行数之和的差值、谱段2包含行数，以此类推，一直到谱段x起始行数与谱段x-1起始行数和谱段x-1包含行数之和的差值、谱段x包含行数、面阵CCD的剩余行数、预先设定的结尾标识字符，数值上不等于RAM1内部可能的任何值；脉冲计数器2初始值为0，RAM1输出的初始值是谱段1起始行数，比较器2对比RAM1的输出是否等于预先设定的结尾标识字符，由于信号系统谱段个数至少为1个，故比较器2输出逻辑0电平；脉冲计数器3在比较器1输出为逻辑1后，以本地时钟为基准，在垂直转移单脉冲周期信号的使能控制下进行加1计数，同时比较器3将脉冲计数器3与RAM1的地址0内的数值进行比较，谱段1起始行数，当脉冲计数器3的输出值小于内部RAM1的输出值时，比较器3输出逻辑0，经过一级D触发器4和或门1后，选择器2选通输出垂直转移连续周期信号，选择器2的输出经过一级D触发器5后，作为存储区垂直转移时序信号输出；当脉冲计数器3计数到RAM1的0地址的数值后，谱段1起始行数，比较器3输出逻辑1，经过反相器2和与门2后，不再使能脉冲计数器3，脉冲计数器保持当前计数值；选择器2此时选通输出垂直转移信号的默认逻辑电平，经过一级D触发器5后作为存储区垂直转移时序信号输出；
[0022] 比较器3保持为逻辑1，脉冲计数器4在系统时钟和垂直转移同频周期信号作用下进行加1计数，选择器3在D触发器7的控制下输出预先设定的固定值1，比较器4将脉冲计数器4和固定值1进行比较，当脉冲计数器4的值小于1，脉冲计数器4继续加1计数；当脉冲计数器4的值等于1，比较器4输出逻辑1，比较器4的输出经过D触发器6后同比较器4的输出进行与操作，得到一个宽度为一个垂直转移信号周期的高电平脉冲，该脉冲和外部输入的垂直转移单脉冲周期信号经过与门5后作为使能信号作用于D触发器7，选择器在D触发器7输出的控制下，选通n输出，n即水平转移一行像元所占用的垂直转移周期个数，同时该高脉冲用于复位脉冲计数器3使其计数值清零，且经过与门3后使能脉冲计数器2进行加1操作，内部RAM1的输出为地址1的内容，谱段1包含行数，比较器3对比脉冲计数器3和内部RAM1的输出值，比较器3输出逻辑0，脉冲计数器4处于复位清零状态；
[0023] 垂直转移时序模块按照上述过程进行了x个谱段的垂直转移时序信号输出后，脉冲计数器2计数到存储有结尾标识字符的RAM1地址，比较器2对比RAM1的输出与预先设定的结尾标识字符是否相等，当相等时，比较器2输出逻辑1，经过或门2后复位脉冲计数器3，同时选择器2选通垂直转移信号默认逻辑状态，经过D触发器2后作为存储区垂直转移信号输出。
[0024] 可变谱段时序控制器中的水平转移时序模块包含脉冲计数器5、比较器5、选择器3、与门6和与门7；外部输入的连续周期水平转移R信号连接与门6的一个输入端，外部输入的水平转移使能信号连接与门6的第二个输入端和与门7的一个输入端，与门6的输出端即为水平转移R时序信号；外部输入的连续周期RST信号连接与门7的第二个输入端，与门7的输出端连接脉冲计数器5的使能端EN；外部输入的像元频率4倍频时钟连接脉冲计数器5的时钟端，脉冲计数器的输出端连接比较器5的输入端A，比较器5的输入端B连接外部输入的水平像元合并个数；选择器3的地址端A0连接比较器5的输出端，选择器3的输入端D0连接水平转移RST时序信号的默认逻辑电平，选择器3的输入端D1连接外部输入的连续周期RST信号。
[0025] 所述脉冲计数器5以外部输入的像元频率4倍频时钟为基准，当水平转移信号使能为逻辑1且连续周期RST信号为逻辑1时进行加1计数，同时比较器5比较脉冲计数器5的输出值和水平像元合并个数，当脉冲计数器5的值小于水平像元合并个数时，比较器5输出逻辑0，选择器3选通默认RST逻辑电平作为水平转移RST时序信号输出；当脉冲计数器5的值等于水平像元合并个数时，比较器5输出逻辑1，选择器3选通连续周期RST信号作为水平转移RST时序信号输出；
[0026] 水平转移使能信号和连续周期水平转移R信号进行与操作后作为水平转移R时序信号输出。
[0027] 所述的驱动电路由第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第二电容C2、第一二极管D1和驱动器(201)组成；输入信号连接第一电阻R1、第二电阻R2和驱动201的IN输入端；第一电阻R1的另一端连接驱动信号幅值电平Vamp，第二电阻的另一端接至电路地；驱动器(201)的VH电源端接至Vamp，VL电源端接至电路地；驱动器(201)的OUT输出端连接第三电阻R3，R3的另一端同时连接波形化第一电容C1的一端和隔直电容C2的一端，第一电容C1的另一端连接至电路地，C2的另一端连接至第一二极管D1、第四电阻R4和输出信号；D1的另一端接至钳位电平Vclp，R4的另一端接至初始化电平Vinit。
[0028] 所述第一电阻R1、第二电阻R2取值范围为： 第三电阻R3取值需要匹配电路板上驱动信号走线的阻抗；第四电阻R4取值100KΩ；第一电容C1和第三电阻R3组成低通滤波，增加驱动信号的上升时间；隔直电容C2取值1uF。
[0029] 所述的带倾泻电荷功能的面阵CCD包含曝光区和存储区，存储区不曝光且像元结构与曝光区相同，通过连续的垂直转移可将曝光区信号电荷快速转移至存储区；带倾泻电荷功能的面阵CCD具有快速倾泻水平寄存器信号电荷的功能，能够将非目标区域信号电荷快速清除。
[0030] 所述的模数转换电路包含的AD芯片具有相关双采样功能，且具有实时更改像元频率后无需配置直接按照新参数工作的能力；所述输入参数包括：谱段个数、单个谱段的光谱范围。
[0031] 本发明与现有技术相比具有如下优点：
[0032] (1)本发明使用面阵CCD作为多光谱相机的探测器，相较线阵CCD能够获得更多更精细的谱段信息；
[0033] (2)本发明使用可编程逻辑器件生成面阵CCD驱动信号，可实时响应外部指令，通过更改CCD驱动信号实现多光谱相机谱段个数和谱段范围的在轨精确调整；
[0034] (3)本发明谱段信息的合成通过CCD信号电荷的合并实现，相较数字图像合成，减小了CCD的读出噪声，提高了多光谱相机的信噪比；
[0035] (4)本发明通过控制面阵CCD的倾泻电荷功能，可以迅速清除非感兴趣的光谱信息，提高了基于面阵CCD的多光谱相机的帧频；
[0036] (5)本发明能够相应外部指令，通过更改水平驱动RST信号的周期实现一行内相邻像元信号电荷的合并，相较于单个信号电荷量化为数字信号之后的合并，提高了多光谱相机的信噪比；
[0037] (6)本发明使用少量的组合逻辑门电路和时序逻辑门电路实现了可变谱段时序控制器，通过复用这些门电路进一步节省了器件资源；
[0038] (7)本发明的驱动信号电路使用了单电平供电和信号钳位技术，相较于基本的双电平供电驱动电路，降低了驱动电路的电源种类，缩小了信号处理系统的电路规模。
附图说明
[0039] 图1为本发明信号处理系统结构框图；
[0040] 图2为本发明生成多个可调光谱范围的谱段示意图；
[0041] 图3为本发明可变谱段时序控制器垂直转移时序模块结构框图；
[0042] 图4为本发明可变谱段时序控制器垂直转移时序模块时序图；
[0043] 图5为本发明可变谱段时序控制器垂直转移时序模块时序图举例说明；
[0044] 图6为本发明可变谱段时序控制器水平转移时序模块结构框图；
[0045] 图7为本发明可变谱段时序控制器水平转移时序模块时序图；
[0046] 图8为本发明驱动电路原理图。
具体实施方式
[0047] 本发明的基本思路为：提出了一种基于面阵CCD的可变谱段多光谱相机的信号处理系统，包括可变谱段时序控制器，驱动电路，带倾泻电荷功能的帧转移面阵CCD，模数转换电路和视频处理器。可变谱段时序控制器产生用于驱动面阵CCD按照指定谱段工作的时序信号；驱动电路将时序信号转换成相应幅值的驱动信号；带倾泻电荷功能的帧转移面阵CCD在驱动信号的作用下输出谱段信息；模数转换电路将CCD输出的模拟信号转换为数字信号；视频处理器接收数字图像信号，并按照输入参数要求对图像信息进行处理。与传统多线阵多光谱相机的信号处理系统相比，本发明具有谱段数量多、谱段光谱范围实时可调、谱段宽度调整精度高等特点。
[0048] 下面结合附图进一步说明本发明的结构组成和工作原理。
[0049] 如图1所示，本发明提出的一种基于面阵CCD的可变谱段多光谱相机的信号处理系统，包括可变谱段时序控制器，驱动电路，带倾泻电荷功能的面阵CCD，模数转换电路和视频处理器；可变谱段时序控制器产生用于驱动面阵CCD按照指定谱段工作的时序信号；驱动电路将时序信号转换成相应幅值的驱动信号；带倾泻电荷功能的面阵CCD在驱动信号的作用下输出谱段信息；模数转换电路将CCD输出的模拟信号转换为数字信号；视频处理器接收数字图像信号，并按照输入参数要求对图像信息进行处理；
[0050] 本发明一种基于面阵CCD的可变谱段多光谱相机的信号处理系统包括：可变谱段时序控制器、驱动电路、带倾泻电荷功能的面阵CCD、模数转换电路、信号处理器；
[0051] 可变谱段时序控制器，采用可编程逻辑器件，用于产生驱动面阵CCD工作所需的时序信号；按照输入的谱段个数、单个谱段的宽度范围、水平像元合并个数，更改内部计数器和比较器及判断标准，输出相应的垂直转移时序信号和水平转移时序信号，提供给驱动电路，进而驱动面阵CCD按照指定的谱段个数和谱段宽度范围输出谱段信息；
[0052] 驱动电路，使用驱动芯片实现将可变谱段时序控制器产生的LVCMOS电平标准信号转换为CCD高电压驱动信号；驱动电路包括垂直转移驱动模块和水平转移驱动模块；垂直转移驱动模块用于产生微秒级垂直转移驱动信号，水平转移驱动模块用于产生纳秒级水平转移驱动信号；
[0053] 带倾泻电荷功能的面阵CCD，在驱动电路提供的驱动信号的作用下，按照输入参数，输出带有指定谱段信息的模拟信号，提供给模数转换电路；
[0054] 模数转换电路，将面阵CCD传输来的模拟信号进行模数转换生成数字图像信号，传输给信号处理器；
[0055] 信号处理器，采用可编程逻辑器件实现，接收来自模数转换电路的数字图像信息，按照输入的光谱合成等参数，对数字光谱信息进行整合。
[0056] 如图2所示，本发明使用面阵CCD(有效像元m行n列)作为探测器，面阵CCD的每一行对应一条光谱带，该光谱带代表了基于面阵CCD的可变谱段多光谱相机的信号处理系统的谱段范围调整精度；通过将面阵CCD若干行进行合并实现了对目标特定光谱带的合并，形成了一个谱段；本发明支持多个谱段、每个谱段光谱范围单独可调的谱段信息的获取；
[0057] 如图3和图4所示，所述的脉冲计数器1、脉冲计数器2、脉冲计数器3、脉冲计数器4均为边沿触发的同步十进制计数器；所述的触发器1、触发器2、触发器3、触发器4、触发器5、触发器6、触发器7的初始化值均为逻辑0；当外部输入的帧信号(高电平为一个本地时钟周期)为逻辑1时对脉冲计数器1进行复位操作，复位完成后脉冲计数器1以外部输入的本地时钟为基准，在垂直转移单脉冲周期信号(垂直转移单脉冲周期信号为高电平为一个本地时钟周期的与垂直转移时序信号同频率的周期信号)的使能控制下进行加1计数，同时比较器1将脉冲计数器1的计数值和预先设定的面阵CCD的行数m进行比较，当脉冲计数器1的计数值小于m时，比较器1输出逻辑0，经过D触发器1和D触发器2后传输到选择器1的地址端A0，控制选择器1选通输出垂直转移连续周期信号(与垂直转移时序信号同频同占空比的周期信号)输出至D触发器3，D触发器3在本地时钟的作用下，作为曝光区垂直转移时序信号输出，同时比较器1的输出经过反相器1后将逻辑1赋予与门1的输入端，在与门1的使能下脉冲计数器1继续计数；当脉冲计数器1的计数值等于预先设定的面阵CCD的行数m时，比较器1输出逻辑1，经过D触发器1和D触发器2后传输到选择器1的地址端A0，控制选择器1在比较器1选通输出预先设定的垂直转移时序信号的默认逻辑电平，经过D触发器3，作为曝光区垂直转移时序信号输出，同时比较器1的输出经过反相器后将逻辑0赋予与门1的输入端，此时与门输出逻辑0，脉冲计数器1停止计数，比较器1、D触发器1和D触发器2的输出始终保持逻辑1，选择器1始终选通D1输入端，D触发器3始终输出垂直转移信号的默认逻辑电平，一直维持到下一个外部输入帧信号的到来；
[0058] 脉冲计数器2的输出作为RAM1的地址指针，RAM1按照地址从小到大依次存储了外部输入的谱段1起始行数、谱段1包含行数、谱段2起始行数与谱段1起始行数和谱段1包含行数之和的差值、谱段2包含行数，以此类推，一直到谱段x起始行数与谱段x-1起始行数和谱段x-1包含行数之和的差值、谱段x包含行数、面阵CCD的剩余行数、预先设定的结尾标识字符(数值上不等于RAM1内部可能的任何值)；脉冲计数器2初始值为0，RAM1输出的初始值是谱段1起始行数，比较器2对比RAM1的输出是否等于预先设定的结尾标识字符，由于信号系统谱段个数至少为1个，故比较器2输出逻辑0电平；脉冲计数器3在比较器1输出为逻辑1后，以本地时钟为基准，在垂直转移单脉冲周期信号的使能控制下进行加1计数，同时比较器3将脉冲计数器3与RAM1的地址0内的数值(谱段1起始行数)进行比较，当脉冲计数器3的输出值小于内部RAM1的输出值时，比较器3输出逻辑0，经过一级D触发器4和或门1后，选择器2选通输出垂直转移连续周期信号，选择器2的输出经过一级D触发器5后，作为存储区垂直转移时序信号输出；当脉冲计数器3计数到RAM1的0地址的数值(谱段1起始行数)后，比较器3输出逻辑1，经过反相器2和与门2后，不再使能脉冲计数器3，脉冲计数器保持当前计数值；选择器2此时选通输出垂直转移信号的默认逻辑电平，经过一级D触发器5后作为存储区垂直转移时序信号输出。
[0059] 比较器3保持为逻辑1，脉冲计数器4在系统时钟和垂直转移同频周期信号作用下进行加1计数，选择器3在D触发器7的控制下输出预先设定的固定值1，比较器4将脉冲计数器4和固定值1进行比较，当脉冲计数器4的值小于1，脉冲计数器4继续加1计数；当脉冲计数器4的值等于1，比较器4输出逻辑1，比较器4的输出经过D触发器6后同比较器4的输出进行与操作，得到一个宽度为一个垂直转移信号周期的高电平脉冲，该脉冲和外部输入的垂直转移单脉冲周期信号经过与门5后作为使能信号作用于D触发器7，选择器在D触发器7输出的控制下，选通n(水平转移一行像元所占用的垂直转移周期个数)输出，同时该高脉冲用于复位脉冲计数器3使其计数值清零，且经过与门3后使能脉冲计数器2进行加1操作，内部RAM1的输出为地址1的内容(谱段1包含行数)，比较器3对比脉冲计数器3和内部RAM1的输出值，比较器3输出逻辑0，脉冲计数器4处于复位清零状态；
[0060] 垂直转移时序模块按照上述过程进行了x个谱段的垂直转移时序信号输出后，脉冲计数器2计数到存储有结尾标识字符的RAM1地址，比较器2对比RAM1的输出与预先设定的结尾标识字符是否相等，当相等时，比较器2输出逻辑1，经过或门2后复位脉冲计数器3，同时选择器2选通垂直转移信号默认逻辑状态，经过D触发器2后作为存储区垂直转移信号输出；
[0061] 例如：若有20行10列的带倾泻电荷功能的帧转移面阵CCD，20行对应20个光谱带。要求输出2个谱段，谱段1包含光谱带6至光谱带9，谱段2包含光谱带12至光谱带18。则RAM1中地址0中数值为4，地址1中数值为3，地址2中数值为1，地址3中数值为6，地址4中数值为1，地址5中数值预设为10，同时结尾标识字符设为10。
[0062] 如图5所示，帧信号(高电平为一个本地时钟周期)为逻辑1时，脉冲计数器1、脉冲计数器2复位为0，D触发器1、D触发器2和D触发器7复位为0。帧信号变为逻辑0后，脉冲计数器1的复位端R失效，脉冲计数器1开始以本地时钟和垂直转移单脉冲周期信号为基准进行加1计数。在脉冲计数器1计数到14之前，比较器1一直输出逻辑0，在经过一级触发器D触发器1后，选择器1选通垂直转移连续周期信号(和垂直转移时序信号同频同占空比)输出，经过一级D触发器3后输出为曝光区垂直转移时序信号；同时选择器2选通D0端垂直转移连续周期信号输出，经过一级D触发器5后输出为存储区垂直转移时序信号。当脉冲计数器1计数到14时，比较器1输出逻辑1，经过反相器1和与门1后，不使能脉冲计数器1，脉冲计数器1的输出保持为14，比较器1输出的逻辑1经过一级D触发器1后，选择器1选通垂直转移时序信号默认逻辑0电平输出，并一直保持0电平，一直到下一个帧信号到来；选择器2选通垂直转移连续周期信号输出，经过一级D触发器5后输出为存储区垂直转移时序信号。
[0063] 在D触发器2输出为逻辑1时，脉冲计数器3开始在本地时钟和垂直转移单脉冲周期信号作用下进行加1计数，此时脉冲计数器2的输出为0，指向RAM1的地址0，RAM1的输出为数值4；比较器3将脉冲计数器3的输出和4进行比较，当前者小于4时，比较器3输出0，经过D触发器4和或门1后，选择器2选通垂直转移连续周期信号作为输出，经过D触发器5后输出为存储区垂直转移时序信号。当脉冲计数器3计数到4后，比较器3输出1，经过D触发器4和或门1后，选择器2选通垂直转移默认0电平输出，经过D触发器5后，输出为0存储区垂直转移时序信号，这样就实现了光谱带1至光谱带5信号电荷的倾泻。此时D触发器4输出的1不再复位脉冲计数器4，脉冲计数器4开始在本地时钟和垂直转移单脉冲周期信号作用下进行加1计数；D触发器7当前为0，选择器3选通预先设定的数值1输出；当脉冲计数器4的值小于1时，比较器4输出逻辑0，当脉冲计数器4的值等于1时，比较器4输出逻辑1，经过D触发器6和与门4后，生成一个垂直转移信号周期的高电平信号，在该高电平信号作用下，D触发器7翻转输出逻辑1，选择器3选通固定值n(n个垂直转移时序信号周期，大于一行像元水平转移所需时间)；
同时，与门4输出的高电平复位脉冲计数器3，脉冲计数器3重新开始加1计数；与门4输出的高电平同时使能脉冲计数器2进行加1计数，RAM1输出地址1中的数值3。脉冲计数器3的值和数值3进行比较，当脉冲计数器3的值小于3时，比较器3输出逻辑0，经过D触发器4和或门1后，选择选择器的D0端，存储区垂直转移时序信号输出垂直转移连续周期信号；当脉冲计数器3的值等于3时，比较器3输出逻辑1，经过D触发器4和或门1后，选择选择器的D1端，存储区垂直转移时序信号输出默认的0电平。脉冲计数器4重新开始加1计数，比较器4比较脉冲计数器4和固定值n的值，当前者小于n时，比较器4输出逻辑0；当前者等于n时，比较器输出逻辑1，在D触发器6和与门4的作用下，生成一个高电平，该高电平复位脉冲计数器3，且使能脉冲计数器2进行加1操作，同时翻转D触发器7的值为0。这样就进行了光谱带6至光谱带9的合并。
[0064] 以此类推，则可以实现光谱带10至光谱带11的倾泻、光谱带12至光谱带18的合成和光谱带19至光谱带20的倾泻。具体时序图见图5所示。
[0065] 如图6和图7所示，可调谱段时序控制器中的水平转移时序模块由脉冲计数器5、比较器5、选择器3和2个与逻辑门组成；脉冲计数器5以像元频率4倍频时钟为基准，当水平转移信号使能为逻辑1且连续周期RST信号为逻辑1时进行加1计数，同时比较器5比较脉冲计数器5的输出值和水平像元合并个数，当脉冲计数器5的值小于水平像元合并个数时，比较器5输出逻辑0，选择器3选通默认RST逻辑电平作为水平转移RST时序信号输出；当脉冲计数器5的值等于水平像元合并个数时，比较器5输出逻辑1，选择器3选通连续周期RST信号作为水平转移RST时序信号输出；
[0066] 水平转移使能信号和连续周期水平转移R信号进行与操作后作为水平转移R时序信号输出；
[0067] 如图8所示，所述的驱动电路由第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第二电容C2、第一开关二极管D1和驱动器(201)组成；输入信号连接第一电阻R1、第二电阻R2和驱动201的IN输入端；第一电阻R1的另一端连接驱动信号幅值电平Vamp，第二电阻的另一端接至电路地；驱动器(201)的VH电源端接至Vamp，VL电源端接至电路地；驱动器(201)的OUT输出端连接第三电阻R3，R3的另一端同时连接波形化第一电容C1的一端和隔直电容C2的一端，第一电容C1的另一端连接至电路地，C2的另一端连接至第一二极管D1、第四电阻R4和输出信号；D1的另一端接至钳位电平Vclp，R4的另一端接至初始化电平Vinit；
[0068] 第一电阻R1、第二电阻R2取值范围要求： 降低驱动电路的静态功耗；第三电阻R3取值需要匹配电路板上驱动信号走线的阻抗；第四电阻R4取值约为100KΩ；
第一电容C1和第三电阻R3组成低通滤波，去除高频噪声，增加驱动信号的上升时间tRise，由于阶跃函数的RC低通滤波响应公式为uC(t)＝v(1-e-t/T)，其中v为驱动信号幅值电平Vamp，T为电路时间常数RC，故上升时间tRise＝ln9×RC，即约为tRise≈2.2RC；隔直电容C2取值约为
1uF，更该C2的取值可以改变电路的高通截止频率；
[0069] 所述的带倾泻电荷功能的面阵CCD包含曝光区和存储区，存储区遮光且像元结构与曝光区相同，通过连续的垂直转移可将曝光区信号电荷快速转移至存储区；带倾泻电荷功能的面阵CCD具有快速倾泻水平寄存器信号电荷的功能，能够将非目标区域信号电荷快速清除；
[0070] 所述的模数转换电路包含的AD芯片具有相关双采样功能，且具有实时更改像元频率后无需配置直接按照新参数工作的能力；
[0071] 与传统多线阵多光谱相机的信号处理系统相比，本发明具有谱段数量多、谱段光谱范围实时可调、谱段宽度调整精度高等特点。
[0072] 本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。
