一种沟槽版图结构、半导体器件及其制作方法

摘要

本申请公开一种沟槽版图结构、半导体器件及其制作方法，其中，所述沟槽版图结构包括：沟槽开口，沟槽开口包括字线台阶区沟槽开口和阵列区沟槽开口；位于相邻两条沟槽开口之间的沟槽孔开口；其中，字线台阶区沟槽开口与阵列区沟槽开口相接，沿垂直于沟槽开口长度延伸方向上，字线台阶区沟槽开口的宽度大于阵列区沟槽开口的宽度。由于将字线台阶区沟槽开口的宽度进行增大处理，使得字线台阶沟槽底部的尺寸增加，在沉积金属过程中，字线台阶区的金属堆积厚度，相对于未增加宽度的字线台阶区沟槽底部金属堆积厚度较薄，从而在后续从沟槽中分离金属的步骤中，使得金属能够有效分离，从而避免了金属栅和金属栅之间的漏电。

权利要求

1.一种沟槽版图结构，其特征在于，包括：

沟槽开口，所述沟槽开口包括字线台阶区沟槽开口和阵列区沟槽开口；

位于相邻两条所述沟槽开口之间的沟槽孔开口；

其中，所述字线台阶区沟槽开口与所述阵列区沟槽开口相接，沿垂直于所述沟槽开口长度延伸方向上，所述字线台阶区沟槽开口的宽度大于所述阵列区沟槽开口的宽度。

2.根据权利要求1所述的沟槽版图结构，其特征在于，所述字线台阶区沟槽开口的宽度均匀。

3.根据权利要求1所述的沟槽版图结构，其特征在于，所述字线台阶区沟槽开口的宽度沿远离所述阵列区沟槽开口的方向逐渐增大。

4.根据权利要求2或3所述的沟槽版图结构，其特征在于，所述字线台阶区沟槽开口远离所述阵列区沟槽开口的侧边为圆心朝向所述阵列区沟槽开口的弧形。

5.根据权利要求4所述的沟槽版图结构，其特征在于，在沿所述沟槽长度延伸方向上，所述字线台阶区沟槽开口远离所述阵列区沟槽开口的侧边的最外缘位于所述沟槽孔开口远离所述阵列区沟槽开口的最外缘背离所述阵列区沟槽开口的一侧。

6.根据权利要求5所述的沟槽版图结构，其特征在于，在沿所述沟槽长度延伸方向上，所述字线台阶区沟槽开口远离所述阵列区沟槽开口的侧边的最外缘与所述沟槽孔开口远离所述阵列区沟槽开口的最外缘之间的距离为0.5μm-2μm，包括端点值。

7.根据权利要求1所述的沟槽版图结构，其特征在于，所述字线台阶区沟槽开口的宽度比所述阵列区沟槽开口的宽度大10nm-50nm，包括端点值。

8.一种半导体器件，其特征在于，采用权利要求1-7任意一项所述的沟槽版图结构制作形成，所述半导体器件包括：衬底；

位于所述衬底内的沟槽，所述沟槽包括字线台阶区沟槽和阵列区沟槽；

以及位于所述衬底内，且位于相邻沟槽之间的沟槽孔；

其中，所述字线台阶区沟槽与所述阵列区沟槽相接，在所述衬底表面且沿垂直于所述沟槽长度延伸方向上，所述字线台阶区沟槽开口的宽度大于所述阵列区沟槽开口的宽度。

9.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件为三维结构存储器。

10.一种半导体器件制作方法，其特征在于，包括：提供衬底，所述衬底包括字线台阶区和阵列区；

在所述衬底上形成沟槽刻蚀掩膜版，所述沟槽刻蚀掩膜版上的图形为权利要求1-7任意一项所述的沟槽版图结构；

对所述衬底进行刻蚀，得到字线台阶区沟槽和阵列区沟槽。

说明书

一种沟槽版图结构、半导体器件及其制作方法

技术领域

[0001] 本发明涉及半导体制作技术领域，尤其涉及一种沟槽版图结构、半导体器件及其制作方法。

背景技术

[0002] 随着半导体技术的不断发展，半导体器件的集成程度越来越高，为了提高半导体器件的封装密度，半导体器件已经逐步从简单的平面结构过渡到较为复杂的三维结构，尤其是目前三维存储器的技术研发已经成为国际上研发的一个主流。

[0003] 现有技术中三维结构存储器的结构通常采用后栅工艺实现，即先沉积氮化硅作为假栅，假栅之间以氧化硅来隔离，在形成沟道孔之后，再进行沟槽刻蚀，随后去除假栅，在沟槽内填充金属，形成金属栅，再采用刻蚀的方法将金属栅从沟槽中分离。

[0004] 三维结构存储器包括字线台阶区沟槽和阵列区沟槽，在深槽刻蚀时，两者形貌差别较大：字线台阶区沟槽较为倾斜，阵列区沟槽较为垂直；使得在字线台阶区沟槽内填充金属，形成金属栅后，再刻蚀将金属栅从字线台阶区沟槽分离时，存在金属栅残留，从而造成金属栅与金属栅之间的漏电。

发明内容

[0005] 有鉴于此，本发明提供一种沟槽版图结构、半导体器件及其制作方法，以解决现有技术中将字线台阶区沟槽的金属栅分离时，存在字线台阶区金属栅残留，造成的金属栅与金属栅之间漏电的问题。

[0006] 为实现上述目的，本发明提供如下技术方案：

[0007] 一种沟槽版图结构，包括：

[0008] 沟槽开口，所述沟槽开口包括字线台阶区沟槽开口和阵列区沟槽开口；

[0009] 位于相邻两条所述沟槽开口之间的沟槽孔开口；

[0010] 其中，所述字线台阶区沟槽开口与所述阵列区沟槽开口相接，沿垂直于所述沟槽开口长度延伸方向上，所述字线台阶区沟槽开口的宽度大于所述阵列区沟槽开口的宽度。

[0011] 优选地，所述字线台阶区沟槽开口的宽度均匀。

[0012] 优选地，所述字线台阶区沟槽开口的宽度沿远离所述阵列区沟槽开口的方向逐渐增大。

[0013] 优选地，所述字线台阶区沟槽开口远离所述阵列区沟槽开口的侧边为圆心朝向所述阵列区沟槽开口的弧形。

[0014] 优选地，在沿所述沟槽长度延伸方向上，所述字线台阶区沟槽开口远离所述阵列区沟槽开口的侧边的最外缘位于所述沟槽孔开口远离所述阵列区沟槽开口的最外缘背离所述阵列区沟槽开口的一侧。

[0015] 优选地，在沿所述沟槽长度延伸方向上，所述字线台阶区沟槽开口远离所述阵列区沟槽开口的侧边的最外缘与所述沟槽孔开口远离所述阵列区沟槽开口的最外缘之间的距离为0.5μm-2μm，包括端点值。

[0016] 优选地，所述字线台阶区沟槽开口的宽度比所述阵列区沟槽开口的宽度大10nm-50nm，包括端点值。

[0017] 本发明还提供一种半导体器件，采用上面任意一项所述的沟槽版图结构制作形成，所述半导体器件包括：

[0018] 衬底；

[0019] 位于所述衬底内的沟槽，所述沟槽包括字线台阶区沟槽和阵列区沟槽；

[0020] 以及位于所述衬底内，且位于相邻沟槽之间的沟槽孔；

[0021] 其中，所述字线台阶区沟槽与所述阵列区沟槽相接，在所述衬底表面且沿垂直于所述沟槽长度延伸方向上，所述字线台阶区沟槽开口的宽度大于所述阵列区沟槽开口的宽度。

[0022] 优选地，所述半导体器件为三维结构存储器。

[0023] 另外，本发明还提供一种半导体器件制作方法，包括：

[0024] 提供衬底，所述衬底包括字线台阶区和阵列区；

[0025] 在所述衬底上形成沟槽刻蚀掩膜版，所述沟槽刻蚀掩膜版上的图形为上面所述的沟槽版图结构；

[0026] 对所述衬底进行刻蚀，得到字线台阶区沟槽和阵列区沟槽。

[0027] 经由上述的技术方案可知，本发明提供的沟槽版图结构及半导体器件，在沿沟槽开口长度延伸方向上，所述字线台阶区沟槽开口的宽度大于所述阵列区沟槽开口的宽度。由于将字线台阶区沟槽开口的宽度进行增大处理，使得字线台阶沟槽底部的尺寸增加，在沉积金属过程中，字线台阶区的金属堆积厚度，相对于未增加宽度的字线台阶区沟槽底部金属堆积厚度较薄，从而在后续从沟槽中分离金属的步骤中，使得金属能够有效分离，从而避免了金属栅和金属栅之间的漏电。

附图说明

[0028] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

[0029] 图1为现有技术中的沟槽版图结构示意图；

[0030] 图2a为阵列区沟槽截面电子扫描图；

[0031] 图2b为阵列区沟槽截面示意图；

[0032] 图3a为字线台阶区沟槽截面电子扫描图；

[0033] 图3b为字线台阶区沟槽截面示意图；

[0034] 图4为本发明实施例提供的一种沟槽版图结构；

[0035] 图5为本发明实施例提供的另一种沟槽版图结构；

[0036] 图6为本发明实施例提供的又一种沟槽版图结构。

具体实施方式

[0037] 正如背景技术所述，现有技术中，在深槽刻蚀时，形貌差别较大：字线台阶区沟槽较为倾斜，阵列区沟槽较为垂直。使得字线台阶区沟槽的金属栅分离时，存在金属栅残留，从而造成金属栅与金属栅之间的漏电。

[0038] 发明人发现出现上述现象的原因是：现有技术中沟槽版图结构如图1所示，包括字线台阶区沟槽开口011和阵列区沟槽开口021，以及位于相邻两条沟槽之间的沟槽孔开口，如图中字线台阶区沟槽孔开口012和阵列区沟槽孔开口022所示。其中，字线台阶区沟槽开口011和阵列区沟槽开口021相接，且两者尺寸相同。

[0039] 在进行沟槽刻蚀的过程中，由于字线台阶区的薄膜结构多为二氧化硅，阵列区的薄膜结构为交替的二氧化硅和氮化硅薄膜。在刻蚀过程中，会形成聚合物对刻蚀侧壁进行保护，从而实现深度方向的刻蚀，而避免横向刻蚀。但二氧化硅与刻蚀液之间形成的聚合物量较少，氮化硅与刻蚀液之间形成的聚合物量较多，进而使得阵列区沟槽的侧壁呈略微起伏状且基本垂直于沟槽开口所在平面竖直向下，如图2a和2b所示，图2a为阵列区沟槽截面电子扫描图，图2b为阵列区沟槽截面示意图，其中，阵列区沟槽侧壁上，相对于沟槽侧壁；而字线台阶区沟槽的侧壁由于聚合物量少，当形成与阵列区沟槽开口相同时，底部由于刻蚀较少，尺寸小，如图3a和3b所示，图3a为字线台阶区沟槽截面电子扫描图，图3b为字线台阶区沟槽截面示意图；在后续金属栅沉积时，沉积金属较多，从而在金属栅分离时增加了底部金属栅分离的难度，进而造成金属残留，使得金属栅和金属栅之间形成漏电。

[0040] 基于此，本发明提供一种沟槽版图结构，包括：

[0041] 沟槽开口，所述沟槽开口包括字线台阶区沟槽开口和阵列区沟槽开口；

[0042] 位于相邻两条所述沟槽开口之间的沟槽孔开口；

[0043] 其中，所述字线台阶区沟槽开口与所述阵列区沟槽开口相接，沿垂直于所述沟槽开口长度延伸方向上，所述字线台阶区沟槽开口的宽度大于所述阵列区沟槽开口的宽度。

[0044] 本发明通过将字线台阶区沟槽开口的宽度进行增大处理，使得字线台阶沟槽底部的尺寸增加，在沉积金属过程中，字线台阶区的金属堆积厚度，相对于未增加宽度的字线台阶区沟槽底部金属堆积厚度较薄，从而在后续从沟槽中分离金属的步骤中，使得金属能够有效分离，从而避免了金属栅和金属栅之间的漏电。

[0045] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0046] 请参见图4，图4为本发明实施例提供的一种沟槽版图结构，包括：沟槽开口，沟槽开口包括字线台阶区沟槽开口11和阵列区沟槽开口21；位于相邻两条沟槽开口之间的沟槽孔开口，所述沟槽孔开口位于字线台阶区的为字线台阶区沟槽孔开口12，位于阵列区的为阵列区沟槽孔开口22；其中，字线台阶区沟槽开口11与阵列区沟槽开口21相接，沿垂直于沟槽开口长度延伸方向上，字线台阶区沟槽开口11的宽度b大于阵列区沟槽开口21的宽度a。

[0047] 本实施例中不限定字线台阶区沟槽开口11的宽度b比阵列区沟槽开口21的宽度a具体大多少，理论上，只要字线台阶区沟槽开口11的宽度b比阵列区沟槽开口21的宽度a大，即可在半导体器件制作过程中，增加字线台阶区沟槽底部的尺寸，从而减少金属栅沉积过程中的厚度，进而使得金属栅分离时相对于现有技术更加容易，残留较少，在一定程度上改善金属栅和金属栅之间的漏电情况。但根据实际情况，字线台阶区沟槽开口宽度增加较小时，对金属栅和金属栅之间的漏电情况改善较小，不太明显，而若将字线台阶区沟槽开口宽度增加较大，一方面容易出现与沟槽孔开口刻蚀通，造成沟槽孔开口形状变化的风险；另一方面，影响半导体器件的整体尺寸，且尤其对于三维结构存储器而言，字线台阶区沟槽开口宽度较大，使得存储器芯片的有效存储密度降低，因此，本实施例中可选的字线台阶区沟槽开口11的宽度b比阵列区沟槽开口21的宽度a大10nm-50nm，包括端点值。更加可选的，本实施例中字线台阶区沟槽开口11的宽度b比阵列区沟槽开口21的宽度a大20nm；且该尺寸已经经过实验证明，能够有效改善金属栅与金属栅之间漏电情况。

[0048] 需要说明的是，本实施例中不限定字线台阶区沟槽开口的具体情况，可选的，所述字线台阶区沟槽开口11的宽度b均匀分布，也即字线台阶区沟槽开口11的形状为矩形，如图4中所示。

[0049] 进一步地，发明人经过实验发现，当字线台阶区沟槽开口11的形状为矩形时，刻蚀沟槽后，填充金属形成金属栅的过程中，在矩形的顶角位置对应的沟槽侧壁处，同样会形成较厚的金属层，使得后续金属栅分离时难度增加，同样会造成金属栅与金属栅之间漏电。为避免矩形顶角位置对应的沟槽侧壁处的金属层过厚，本实施例中可选的，所述字线台阶区沟槽开口11远离所述阵列区沟槽开口21的侧边为圆心朝向所述阵列区沟槽开口21的弧形，如图5所示。

[0050] 另外，为避免沟槽占用半导体器件太多空间，造成半导体器件的有效功能区面积减小，本实施例中更加可选的，如图6所示，所述字线台阶区沟槽开口11的宽度b沿远离所述阵列区沟槽开口21的方向逐渐增大。需要说明的是，若字线台阶区沟槽开口11远离阵列区沟槽开口21的侧边为垂直于沟槽长度延伸方向的直线，则该侧边与其他两侧边的夹角小于90°，刻蚀沟槽后，填充金属形成金属栅的过程中，在小于90°的顶角位置对应的沟槽侧壁处，同样会形成较厚的金属层，使得后续金属栅分离时难度增加，同样会造成金属栅与金属栅之间漏电。为避免顶角位置对应的沟槽侧壁处的金属层过厚，本实施例中可选的，所述字线台阶区沟槽开口11远离所述阵列区沟槽开口21的侧边为圆心朝向所述阵列区沟槽开口
21的弧形，如图6所示。

[0051] 更进一步地，如图6所示，当字线台阶区沟槽开口的宽度增加后，与沟槽孔开口距离较近，在后续刻蚀形成沟槽过程中，容易对沟槽孔开口造成影响，将沟槽孔开口位置进行刻蚀，基于此，本实施例中在沿所述沟槽长度延伸方向上，字线台阶区沟槽开口11远离阵列区沟槽开口21的侧边的最外缘位于字线台阶区沟槽孔开口11远离阵列区沟槽开口21的最外缘背离阵列区沟槽开口的一侧。且，发明人经过实践发现，在沿所述沟槽长度延伸方向上，字线台阶区沟槽开口11远离阵列区沟槽开口21的侧边的最外缘与字线台阶区沟槽孔开口12远离阵列区沟槽开口21的最外缘之间的距离c如图6所示中，其范围为0.5μm-2μm，包括端点值。更加可选的，字线台阶区沟槽开口11远离阵列区沟槽开口21的侧边的最外缘与字线台阶区沟槽孔开口12远离阵列区沟槽开口21的最外缘之间的距离c为1.5μm，且该尺寸已经经过实验证明，能够有效改善金属栅与金属栅之间漏电情况。

[0052] 本发明实施例提供的沟槽版图结构，在沿沟槽开口长度延伸方向上，所述字线台阶区沟槽开口的宽度大于所述阵列区沟槽开口的宽度。由于将字线台阶区沟槽开口的宽度进行增大处理，使得字线台阶沟槽底部的尺寸增加，在沉积金属过程中，字线台阶区的金属堆积厚度，相对于未增加宽度的字线台阶区沟槽底部金属堆积厚度较薄，从而在后续从沟槽中分离金属的步骤中，使得金属能够有效分离，从而避免了金属栅和金属栅之间的漏电。

[0053] 本发明实施例还提供一种半导体器件，采用上面实施例所述的沟槽版图结构制作形成，所述半导体器件包括：

[0054] 衬底；

[0055] 位于所述衬底内的沟槽，所述沟槽包括字线台阶区沟槽和阵列区沟槽；

[0056] 以及位于所述衬底内，且位于相邻沟槽之间的沟槽孔；

[0057] 其中，所述字线台阶区沟槽与所述阵列区沟槽相接，在所述衬底表面且沿垂直于所述沟槽长度延伸方向上，所述字线台阶区沟槽开口的宽度大于所述阵列区沟槽开口的宽度。

[0058] 本实施例中，可选地，所述半导体器件为三维结构存储器。在本发明的其他实施例中，所述半导体器件还可以为其他器件，本实施例中对此不做限定。

[0059] 本实施例中由于字线台阶区沟槽的开口宽度增加，使得字线台阶区沟槽的底部尺寸也相应增加，在金属沉积时，金属厚度相对于现有技术中的金属厚度有所减小，从而在金属栅分离过程中，能够相对容易将金属栅分离，使得金属残留较少，或不残留，进而改善金属栅和金属栅之间的漏电情况。

[0060] 本发明实施例还提供一种半导体器件制作方法，包括：

[0061] 提供衬底，所述衬底包括字线台阶区和阵列区；

[0062] 在所述衬底上形成沟槽刻蚀掩膜版，所述沟槽刻蚀掩膜版上的图形为上面实施例所述的沟槽版图结构；

[0063] 对所述衬底进行刻蚀，得到字线台阶区沟槽和阵列区沟槽。

[0064] 需要说明的是，所述半导体器件制作方法还包括假栅制作、假栅移除、金属沉积形成金属栅和金属栅分离等步骤，本领域技术人员根据现有技术可以推测得到，本实施例中对此不做详细描述。

[0065] 本实施例中通过将沟槽刻蚀掩膜版上的图形制作为上面沟槽版图结构实施例中的形状，从而使得字线台阶区沟槽的开口宽度增加，字线台阶区沟槽的底部尺寸也相应增加，在金属沉积时，金属厚度相对于现有技术中的金属厚度有所减小，从而在金属栅分离过程中，能够相对容易将金属栅分离，使得金属残留较少，或不残留，进而改善金属栅和金属栅之间的漏电情况。

[0066] 需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

[0067] 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。