一种能够消除亚稳态的多电源系统上电检测电路

摘要

本发明提出了一种能够消除亚稳态的多电源系统上电检测电路。该上电检测电路主要由外部电源、外部电源电平检测单元、N个内部电源、N个内部电源电平检测及电平转换单元、以及N+1输入的或非门，所述外部电源电平检测单元的输出和N个内部电源电平检测及电平转换单元的输出共同形成该或非门的N+1输入；该或非门的输出即为上电检测电路的最终输出；每个内部电源电平检测及电平转换单元中，通过增加初始态锁存器，用以设定内部电源电平转换信号(与内部电源对应的或非门输入信号)的初始值，并进行锁存，直至内部电源电压达到设定的内部电源检测阈值之后才将其释放，从而消除了上电检测中出现亚稳态。

权利要求

1.一种能够消除亚稳态的多电源系统上电检测电路，其特征在于，包括外部电源；

外部电源电平检测单元，当外部电源电平低于设定目标值时，该单元输出跟随外部电源，当外部电源电平高于设定目标值之后，输出为低；

接受所述外部电源供电的N个内部电源，每个内部电源单独设定其检测阈值；

N个内部电源电平检测及电平转换单元；以及

N+1输入的或非门，所述外部电源电平检测单元的输出和N个内部电源电平检测及电平转换单元的输出共同形成该或非门的N+1输入；该或非门的输出即为上电检测电路的最终输出；

每个内部电源电平检测及电平转换单元包括一电平检测电路、一电平转换器和一初始态锁存器；其中，电平检测电路用以检测对应的内部电源电平，当某个内部电源电平低于设定的相应检测阈值时，该电平检测电路输出跟随对应的内部电源，该内部电源电平高于设定的相应检测阈值之后，该电平检测电路输出低电平；

电平转换器用以将所述电平检测电路的输出逻辑电平由内部电源范围转换为外部电源范围；

初始态锁存器，用以设定所处内部电源电平检测及电平转换单元内电平转换器的初始值，并进行锁定，直至相应的内部电源电平达到设定的该内部电源的检测阈值之后再将其释放；初始态锁存器的输入取电平检测电路和电平转换器的输出信号，该初始态锁存器的输出即与所述内部电源对应的或非门输入信号。

2.根据权利要求1所述的能够消除亚稳态的多电源系统上电检测电路，其特征在于：每个内部电源均由所述外部电源经过单独的内部线性稳压器LDO产生。

3.根据权利要求1所述的能够消除亚稳态的多电源系统上电检测电路，其特征在于：所述初始态锁存器的具体电路结构包括：一工作于外部电源电平范围的反相器，用以将外部电源电平检测单元输出的VDD_READY信号取反；

一PMOS晶体管，由VDD_READY的取反信号驱动，用以设定所述初始态锁存器的初值；

一工作于内部电源电平范围的反相器，用以将电平检测电路输出的VINT_READY信号取反；

第一NMOS晶体管，用作所述初始态锁存器的前置驱动，由VINT_READY的取反信号驱动，当VINT_READY的取反信号为高后，释放锁存器状态；

第二NMOS晶体管，用作开关，用以防止所述初始态锁存器设定初值过程中出现漏电；

一或非门，输入分别为初始值与电平转换器的输出，输出信号经翻转之后即为VINT_READY_LATCH；

第一反相器，连接于或非门的输入与输出之间，用作所述初始态锁存器的反馈反相器；

第二反相器，所述或非门的输出信号经第二反相器翻转后与VDD_READY做或非逻辑运算产生上电检测电路的最终输出POWER_READY。

说明书

一种能够消除亚稳态的多电源系统上电检测电路

技术领域

[0001] 本发明涉及一种多电源系统上电检测电路。

背景技术

[0002] 当前中大规模电路系统中，为了降低功耗，提高性能，多数采用多电源系统。多电源供电的电路系统除了要严格控制上电顺序，还要检测各个电源上电情况，根据实际上电情况决定内部模块的开启等，无论上电顺序或是检测控制出现问题，都会造成严重后果，例如栓锁效应(latch up)等。

[0003] 如图1所示是一个典型的双电源系统上电检测电路。假设外部电源VDD等于3.3V，内部电源VINT等于1.8V，由内部线性稳压器(LDO)产生。LDO由VDD供电。首先对VDD上电；VDD达到检测阈值之后VDD_READY信号翻转，开启LDO，产生VINT；VINT达到检测阈值之后再开启内部由VINT供电的逻辑模块。

[0004] 其中VDD_READY在VDD上升过程中跟随VDD，VDD达到检测阈值(target)之后VDD_READY变低；

[0005] VDD_READY变低之后开启LDO，产生VINT；在LDO开启之前，VINT值处于较低的不确定值，在LDO开启之后VINT升高；

[0006] VINT升到检测阈值之前，VINT_READY跟随VINT变化；

[0007] 由于VINT_READY是VINT电平范围的信号，需要一电平转换器将该信号转换为VDD电压范围的信号；但是由于在VINT电平达到数字逻辑电路正常工作所需的逻辑电平之前，电平转换单元无法正常工作，即电平转换单元的输出(VINT_READY_H)为一不确定值；

[0008] POWER_READY为电压检测电路的最终输出，该信号在VDD与VINT都达到各自的检测阈值之前，POWER_READY需一直保持为低；

[0009] 但在VDD达到检测阈值，VINT电平还很低(低于逻辑工作电平)时(图2中a阶段)，VINT_READY_H不确定；也就是说VINT_READY_H有可能为低，在这种情况下POWER_READY为高，这就会造成逻辑错误，导致POWER_READY控制的模块提前开启，造成VINT因耗电而建立缓慢，振荡，甚至无法建立等。

发明内容

[0010] 为了避免上电检测中出现亚稳态，本发明提出了一种改进的多电源系统上电检测电路结构。

[0011] 该上电检测电路主要由以下单元组成：

[0012] 外部电源；

[0013] 外部电源电平检测单元，当外部电源电平低于设定目标值时，该单元输出跟随外部电源，当外部电源电平高于设定目标值之后，输出为低；

[0014] 接受所述外部电源供电的N个内部电源，每个内部电源单独设定其检测阈值；

[0015] N个内部电源电平检测及电平转换单元；以及

[0016] N+1输入的或非门，所述外部电源电平检测单元的输出和N个内部电源电平检测及电平转换单元的输出共同形成该或非门的N+1输入；该或非门的输出即为上电检测电路的最终输出；

[0017] 每个内部电源电平检测及电平转换单元包括一电平检测电路、一电平转换器和一初始态锁存器；其中，

[0018] 电平检测电路用以检测对应的内部电源电平，当某个内部电源电平低于设定的相应检测阈值时，该电平检测电路输出跟随对应的内部电源，该内部电源电平高于设定的相应检测阈值之后，该电平检测输出低电平；

[0019] 电平转换器用以将内部电源检测单元的输出逻辑电平由内部电源范围转换为外部电源范围；

[0020] 初始态锁存器，用以分别设定某个电平转换器的初始值，并进行锁定，直至相应的内部电源电平达到设定的该内部电源的检测阈值之后再将其释放；初始态锁存器的输入取所述相应内部电源检测单元和相应电平转换器的输出信号，该初始态锁存器的输出即与所述内部电源对应的或非门输入信号。

[0021] 基于以上技术方案，本发明还进一步作了如下优化：

[0022] 每个内部电源可以均由所述外部电源经过单独的内部线性稳压器LDO产生。

[0023] 初始态锁存器的具体电路结构包括：

[0024] 一工作于外部电源电平范围的反相器，用以将外部电源电平检测单元输出的VDD_READY信号取反；

[0025] 一PMOS晶体管，由VDD_READY的取反信号驱动，用以设定所述初始态锁存器的初值；

[0026] 一工作于内部电源电平范围的反相器，用以将电平检测电路输出的VINT_READY信号取反；

[0027] 一NMOS晶体管，用作所述初始态锁存器的前置驱动，由VINT_READY的取反信号驱动，当VINT_READY的取反信号为高后，释放锁存器状态；

[0028] 一NMOS晶体管，用作开关，用以防止所述初始态锁存器设定初值过程中出现漏电；

[0029] 一或非门，输入分别为初始值与电平转换器的输出，输出信号经翻转之后即为VINT_READY_LATCH；

[0030] 一反相器连接于或非门的输入与输出之间，用作所述初始态锁存器的反馈反相器；

[0031] 一反相器将或非门的输出信号翻转并与VDD_READY做逻辑产生上电检测电路的最终输出POWER_READY。

[0032] 本发明具有以下有益效果：

[0033] 通过增加初始态锁存器，用以设定内部电源电平转换信号(与内部电源对应的或非门输入信号)的初始值，并进行锁存，直至内部电源电压达到设定的内部电源检测阈值之后才将其释放。因此，当锁存器释放时，电平转换器的输出通常已经有确定的值(通常为高电平)，从而消除了上电检测中出现亚稳态。

附图说明

[0034] 图1为现有上电检测电路。

[0035] 图2为现有上电检测时序。

[0036] 图3为本发明的上电检测电路的基本结构。

[0037] 图4为本发明中的初始态锁存器电路。

[0038] 图5为图3所示实施例的上电检测时序。

[0039] 图6为本发明的上电检测电路实例。

具体实施方式

[0040] 如图3，图4所示，本实施例为双电源系统的实例，分别为外部电源VDD，由外部电源供电的LDO产生的内部电源VINT。通过增加初始态锁存器，用以设定VINT_READY_LATCH初始值，并进行锁存，直至VINT电压达到设定的VINT检测阈值之后才将其释放。因此，当锁存器释放时，电平转换器的输出VINT_READY_H通常已经有确定的值(通常为高电平)，从而避免了VINT_READY_LATCH与POWER_READY出现的异常逻辑。具体结构包括：

[0041] 一外部电源VDD，为内部线性稳压器(LDO)及部分内部电路提供电源电压；

[0042] 一内部线性稳压器(LDO)，为部分内部电路提供电源；

[0043] 一VDD检测单元，用以检测VDD电平，当VDD电平低于设定目标值时，该单元输出跟随VDD，VDD高于设定目标值之后，输出为低；

[0044] 一VINT检测单元，用以检测VINT电平，当VINT电平低于设定目标值时，该单元输出跟随VINT，VINT高于设定目标值之后，输出为低；

[0045] 一电平转换器，用以将VINT检测单元的输出逻辑电平由VINT范围转换为VDD范围；当VINT电平过低时，电平转换器输出不确定；

[0046] 一初始态锁存器，用以设定VINT_READY_LATCH初始值，并进行锁存，直至VINT电压达到设定的检测阈值之后才会释放；

[0047] 一两输入或非门。

[0048] 其中，初始态锁存器的具体电路结构包括：

[0049] 一工作于VDD电平范围的反相器，用以将VDD_READY信号取反；

[0050] 一PMOS晶体管，由VDD_READY的取反信号驱动，用以设定锁存器的初值；

[0051] 一工作于VINT电平范围的反相器，用以将VINT_READY信号取反；

[0052] 一NMOS晶体管，用做锁存器的前置驱动，由VINT_READY的取反信号驱动，当VINT_READY的取反信号为高后，释放锁存器状态；

[0053] 一NMOS晶体管，用作开关，用以防止锁存器设定初值过程中出现漏电；

[0054] 一或非门，输入分别为初始值与电平转换器的输出，输出信号经翻转之后即为VINT_READY_LATCH；

[0055] 一反相器连接于或非门的输入与输出之间，用作锁存器的反馈反相器；

[0056] 一反相器将或非门的输出信号翻转并与VDD_READY做逻辑产生POWER_READY。

[0057] 假设VDD值为3.3V，VDD检测阈值电压为2.7V；假设VINT电压为1.8V，VINT检测阈值电压为1.5V；假设电平转换器的最低VINT工作电压为0.7V。本实施例的上电检测过程具体如下：

[0058] 1.VDD由0V开始上升，VDD_READY信号跟随VDD上升。

[0059] 2.c点电压维持为低，P1管开启，N2管关断，a点电平随VDD变高，b点电平被NOR1拉低，VINT_READY_LATCH为高，VINT_READY_LATCH初始态设定完成。

[0060] 3.VDD上升至2.7V时，VDD_READY变低。

[0061] 4.此时c点变高，P1管关断，N2管开启，此时锁存器状态由N1管的状态决定；

[0062] 5.同时，LDO开始工作，产生VINT，VINT电压由低往高变化；

[0063] 6.在VINT低于0.7V时，电平转换器无法正常工作，输出电压VINT_READY_H不确定；

[0064] 7.在VINT低于0.7时，N1管关断，a点电平被INV1钳位在高电平，因此NOR1输出不会受VINT_READY_H影响，即b为低，VINT_READY_LATCH为高，POWER_READY保持为低；

[0065] 8.当VINT高于0.7V，低于1.5V时，电平转换器正常工作，VINT_READY为高，ON_VINT_H为高，b点为低，VINT_READY_LATCH为高，POWER_READY为低；

[0066] 9.当VINT升到高于1.5V之后，VINT_READY变低；

[0067] 10.此时，INV4翻转，d点变高，N管将a点拉低；

[0068] 11.同时，电平转换器输出翻转，VINT_READY_H变低，NOR1状态翻转，b点变高，VINT_READY_LATCH变低；

[0069] 12.由于之前ON_VDD已经变低，在VINT_READY_LATCH变低之后，NOR2状态发生翻转，POWER_READY变高，上电及上电检测完成。

[0070] 13.当VINT由于内部耗电或是其他原因降低，并低于1.5V时，VINT电测单元输出由低转变为高，此时a点状态维持低不变，VINT_READY_H变高，VINT_READY_LATCH变高，POWER_READY变低，表示电源系统发生异常。

[0071] 图6为多电源系统上电检测的实例，本实例中包含一个外部电源VDD，N个由VDD供电的LDO产生的内部电源VINT1…VINTN，N个内部电源电平检测及电平转换单元，用以检测相应内部电源电平并将输出转换到VDD逻辑电平，并且电平检测及电平转换单元都带有初始态设定和锁存功能，以消除上电过程中的亚稳态。其中，N为大于等于1的整数。