本发明提供了一种像素驱动电路、方法、像素电路、显示面板和装置所述。像素驱动电路包括驱动晶体管；第一电容单元，第一端与所述驱动晶体管的栅极连接，第二端与所述驱动晶体管的第二极连接；第二电容单元，第一端与所述高电平输入端连接，第二端与所述驱动晶体管的栅极连接；数据写入单元，分别与第一控制端、所述驱动晶体管的第二极和数据线连接；复位单元，分别与第二控制端、起始电压输入端以及所述驱动晶体管的栅极连接；以及，发光控制单元，分别与发光控制端、所述驱动晶体管的第二极和所述发光元件连接。本发明可以改善现有的像素驱动电路因自身磁滞大而引起的响应速度慢及短期残像的问题。
1.一种像素驱动电路，用于驱动发光元件，包括驱动晶体管，所述驱动晶体管的第一极与高电平输入端连接；其特征在于，所述像素驱动电路还包括：第一电容单元，第一端与所述驱动晶体管的栅极连接，第二端与所述驱动晶体管的第二极连接；
第二电容单元，第一端与所述高电平输入端连接，第二端与所述驱动晶体管的栅极连接；
数据写入单元，分别与第一控制端、所述驱动晶体管的第二极和数据线连接，用于在所述第一控制端的控制下，控制所述驱动晶体管的第二极是否与所述数据线连接；
复位单元，分别与第二控制端、起始电压输入端以及所述驱动晶体管的栅极连接，用于在所述第二控制端的控制下控制所述驱动晶体管的栅极是否与所述起始电压输入端连接；
发光控制单元，分别与发光控制端、所述驱动晶体管的第二极和所述发光元件连接；
所述数据写入单元用于在第一控制端的控制下，在复位阶段控制数据线与第一电容单元的第二端连接，以释放所述第一电容单元中残留的电荷，还用于在阈值补偿阶段控制数据线与所述第一电容单元的第二端连接，还用于在数据写入阶段控制数据线与第一电容单元的第二端连接，以使得数据线输出数据电压Dn至所述第一电容单元的第二端，从而使得所述驱动晶体管的栅极的电位跳变为Vref+Vth+(Dn-Vref)×(CV1/(CV1+CV2))；
所述复位单元用于在第二控制端的控制下，在复位阶段控制起始电压输入端与所述第二电容单元的第二端连接，以释放所述第二电容单元中残留的电荷，并控制所述驱动晶体管关断，在阈值补偿阶段控制起始电压输入端与所述第一电容单元的第一端不连接，从而通过所述第一电容单元的耦合作用，使得驱动晶体管的栅极的电位变为Vref+Vth，还用于在数据写入阶段控制起始电压输入端与所述第一电容单元的第一端不连接；
Vth为所述驱动晶体管的阈值电压，Vref为所述数据线在所述阈值补偿阶段输出的参考电压，Dn为数据线在数据写入阶段输出的数据电压，CV1为第一电容单元的电容值，CV2为第二电容单元的电容值。
2.如权利要求1所述的像素驱动电路，其特征在于，所述数据写入单元包括：数据写入晶体管，栅极与所述第一控制端连接，第一极与所述数据线连接，第二极与所述驱动晶体管的第二极连接。
3.如权利要求1或2所述的像素驱动电路，其特征在于，所述复位单元包括：复位晶体管，栅极与所述第二控制端连接，第一极与初始电压输入端连接，第二极与所述驱动晶体管的栅极连接。
4.如权利要求3所述的像素驱动电路，其特征在于，所述发光控制单元用于在所述发光控制端的控制下控制所述驱动晶体管的第二极是否与所述发光元件连接。
5.如权利要求4所述的像素驱动电路，其特征在于，所述发光控制单元包括：发光控制晶体管，栅极与所述发光控制端连接，第一极与所述驱动晶体管的第二极连接，第二极与所述发光元件连接。
6.如权利要求5所述的像素驱动电路，其特征在于，所述复位单元包括复位晶体管；所述数据写入单元包括数据写入晶体管；
所述驱动晶体管、所述数据写入晶体管、所述复位晶体管和所述发光控制晶体管都为n型晶体管。
7.一种像素驱动方法，应用于如权利要求1至6中任一权利要求所述的像素驱动电路，其特征在于，包括：在每一显示周期，在复位阶段，数据线输出参考电压Vref，起始电压输入端输入起始电压，在第一控制端的控制下，数据写入单元控制数据线与第一电容单元的第二端连接，在第二控制端的控制下，复位单元控制起始电压输入端与所述第二电容单元的第二端连接，以释放所述第一电容单元中残留的电荷以及所述第二电容单元中残留的电荷，并控制驱动晶体管关断；在发光控制端的控制下，发光控制单元控制驱动晶体管的第二极与发光元件不连接；
在阈值补偿阶段，数据线输出参考电压Vref，在第一控制端的控制下，数据写入单元控制数据线与第一电容单元的第二端连接，在第二控制端的控制下，复位单元控制起始电压输入端与所述第一电容单元的第一端不连接，从而通过所述第一电容单元的耦合作用，使得驱动晶体管的栅极的电位变为Vref+Vth，Vth为驱动晶体管的阈值电压；在发光控制端的控制下，发光控制单元控制驱动晶体管的第二极与发光元件不连接；
在数据写入阶段，数据线输出数据电压Dn，在第一控制端的控制下，数据写入单元控制数据线与第一电容单元的第二端连接，以使得数据线输出数据电压Dn至所述第一电容单元的第二端，从而所述驱动晶体管的栅极的电位跳变为Vref+Vth+(Dn-Vref)×(CV1/(CV1+CV2))；在第二控制端的控制下，复位单元控制起始电压输入端与所述第一电容单元的第一端不连接；在发光控制端的控制下，发光控制单元控制驱动晶体管的第二极与发光元件不连接；CV1为第一电容单元的电容值，CV2为第二电容单元的电容值；
在发光阶段，在第一控制端的控制下，数据写入单元控制数据线与第一电容单元的第二端不连接，在第二控制端的控制下，复位单元控制起始电压输入端与所述第一电容单元的第一端不连接，在发光控制端的控制下，发光控制单元控制驱动晶体管的第二极与发光元件连接，驱动晶体管驱动发光元件发光，并驱动晶体管的栅源电压补偿所述驱动晶体管的阈值电压。
8.一种像素电路，其特征在于，包括发光元件与如权利要求1至6中任一权利要求所述的像素驱动电路；
所述发光元件与所述像素驱动电路包括的驱动晶体管的第二极连接。
9.一种显示面板，其特征在于，包括如权利要求8所述的像素电路。
10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。
像素驱动电路、方法、像素电路、显示面板和装置
技术领域
[0001] 本发明涉及像素驱动技术领域，尤其涉及一种像素驱动电路、方法、像素电路、显示面板和装置。
背景技术
[0002] OLED显示面板通常采用低温多晶硅工艺制作提供阳极电压的背板，但低温多晶硅的工艺限制往往各晶体管的阈值电压不均匀，从而影响发光电流不均匀。采用PMOS(P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体)管的能够补偿驱动晶体管的阈值电压的像素驱动电路因其磁滞大导致产品的响应速度慢及短期残像的问题。
发明内容
[0003] 本发明的主要目的在于提供一种像素驱动电路、方法、像素电路、显示面板和装置，解决现有技术中无法提供一种完全采用NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)管的像素驱动电路来补偿驱动晶体管的阈值电压，从而无法改善现有的采用PMOS(P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体)管的像素驱动电路存在的因自身磁滞大而引起的相应速度慢及短期残像的问题。
[0004] 为了达到上述目的，本发明提供了一种像素驱动电路，用于驱动发光元件，包括驱动晶体管，所述驱动晶体管的第一极与高电平输入端连接；其特征在于，所述像素驱动电路还包括：
[0005] 第一电容单元，第一端与所述驱动晶体管的栅极连接，第二端与所述驱动晶体管的第二极连接；
[0006] 第二电容单元，第一端与所述高电平输入端连接，第二端与所述驱动晶体管的栅极连接；
[0007] 数据写入单元，分别与第一控制端、所述驱动晶体管的第二极和数据线连接，用于在所述第一控制端的控制下，控制所述驱动晶体管的第二极是否与所述数据线连接；
[0008] 复位单元，分别与第二控制端、起始电压输入端以及所述驱动晶体管的栅极连接，用于在所述第二控制端的控制下控制所述驱动晶体管的栅极是否与所述起始电压输入端连接；以及，
[0009] 发光控制单元，分别与发光控制端、所述驱动晶体管的第二极和所述发光元件连接。
[0010] 实施时，所述数据写入单元包括：数据写入晶体管，栅极与所述第一控制端连接，第一极与所述数据线连接，第二极与所述驱动晶体管的第二极连接。
[0011] 实施时，所述复位单元包括：复位晶体管，栅极与所述第二控制端连接，第一极与所述初始电压输入端连接，第二极与所述驱动晶体管的栅极连接；
[0012] 实施时，所述发光控制单元用于在所述发光控制端的控制下控制所述驱动晶体管的第二极是否与所述发光元件连接。
[0013] 实施时，所述发光控制单元包括：发光控制晶体管，栅极与所述发光控制端连接，第一极与所述驱动晶体管的第二极连接，第二极与所述发光元件连接。
[0014] 实施时，所述驱动晶体管、所述数据写入晶体管、所述复位晶体管和所述发光控制晶体管都为n型晶体管。
[0015] 本发明还提供了一种像素驱动方法，应用于上述的像素驱动电路，包括：在每一显示周期，
[0016] 在复位阶段，数据线输出参考电压Vref，起始电压输入端输入起始电压，在第一控制端的控制下，数据写入单元控制数据线与第一电容单元的第二端连接，在第二控制端的控制下，复位单元控制起始电压入端与所述第二电容单元的第二端连接，以释放所述第一电容单元中残留的电荷以及所述第二电容单元中残留的电荷，并控制驱动晶体管关断；在发光控制端的控制下，发光控制单元控制驱动晶体管的第二极与发光元件不连接；
[0017] 在阈值补偿阶段，数据线输出参考电压Vref，在第一控制端的控制下，数据写入单元控制数据线与第一电容单元的第二端连接，在第二控制端的控制下，复位单元控制起始电压入端与所述第一电容单元的第一端不连接，从而通过所述第一电容单元的耦合作用，使得驱动晶体管的栅极的电位变为Vref+Vth，Vth为驱动晶体管的阈值电压；在发光控制端的控制下，发光控制单元控制驱动晶体管的第二极与发光元件不连接；
[0018] 在数据写入阶段，数据线输出数据电压Dn，在第一控制端的控制下，数据写入单元控制数据线与第一电容单元的第二端连接，以使得数据线输出数据电压Dn至所述第一电容单元的第二端，从而所述驱动晶体管的栅极的电位跳变为Vref+Vth+(Dn-Vref)×(CV1/(CV1+CV2))；在第二控制端的控制下，复位单元控制起始电压入端与所述第一电容单元的第一端不连接；在发光控制端的控制下，发光控制单元控制驱动晶体管的第二极与发光元件不连接；CV1为第一电容单元的电容值，CV2为第二电容单元的电容值；
[0019] 在发光阶段，在第一控制端的控制下，数据写入单元控制数据线与第一电容单元的第二端不连接，在第二控制端的控制下，复位单元控制起始电压入端与所述第一电容单元的第一端不连接，在发光控制端的控制下，发光控制单元控制驱动晶体管的第二极与发光元件连接，驱动晶体管驱动发光元件发光，并驱动晶体管的栅源电压补偿所述驱动晶体管的阈值电压。
[0020] 本发明还提供了一种像素电路，包括发光元件与上述的像素驱动电路；
[0021] 所述发光元件与所述像素驱动电路包括的驱动晶体管的第二极连接。
[0022] 本发明还提供了一种显示面板，包括上述的像素电路。
[0023] 本发明还提供了一种显示装置，包括上述的显示面板。
[0024] 与现有技术相比，本发明所述的像素驱动电路、方法、像素电路、显示面板和装置通过第一电容单元、第二电容单元、复位单元和数据写入单元配合可以在仅采用NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)管的前提下补偿驱动晶体管的阈值电压，以改善采用PMOS(P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体)管的像素驱动电路因自身磁滞大而引起的响应速度慢及短期残像的问题。
附图说明
[0025] 图1是本发明实施例所述的像素驱动电路的结构图；
[0026] 图2是本发明所述的像素驱动电路的一具体实施例的电路图；
[0027] 图3是本发明如图3所示的像素驱动电路的具体实施例的工作时序图；
[0028] 图4A是本发明如图3所示的像素驱动电路的具体实施例在复位阶段T1的工作状态示意图；
[0029] 图4B是本发明如图3所示的像素驱动电路的具体实施例在阈值补偿阶段T2的工作状态示意图；
[0030] 图4C是本发明如图3所示的像素驱动电路的具体实施例在数据写入阶段T3的工作状态示意图；
[0031] 图4D是本发明如图3所示的像素驱动电路的具体实施例在发光阶段T4的工作状态示意图。
具体实施方式
[0032] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0033] 本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一极，另一极称为第二极。在实际操作时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述第一极可以为源极，所述第二极可以为漏极。
[0034] 如图1所示，本发明实施例所述的像素驱动电路，用于驱动发光元件EL，包括驱动晶体管MD，所述驱动晶体管MD的第一极与输入高电平VDD的高电平输入端连接；所述像素驱动电路还包括：
[0035] 第一电容单元11，第一端与所述驱动晶体管MD的栅极连接，第二端与所述驱动晶体管MD的第二极连接；
[0036] 第二电容单元12，第一端与所述输入高电平VDD的高电平输入端连接，第二端与所述驱动晶体管MD的栅极连接；
[0037] 数据写入单元13，分别与第一控制端S1、所述驱动晶体管DTFT的第二极和数据线Data连接，用于在所述第一控制端S1的控制下，控制所述驱动晶体管DTFT的第二极是否与所述数据线Data连接；
[0038] 复位单元14，分别与第二控制端S2、输入起始电压Vinit的起始电压输入端以及所述驱动晶体管MD的栅极连接，用于在所述第二控制端S2的控制下控制所述驱动晶体管MD的栅极是否与所述起始电压输入端连接；以及，
[0039] 发光控制单元15，分别与发光控制端EM、所述驱动晶体管MD的第二极和所述发光元件EL连接。
[0040] 本发明实施例所述的像素驱动电路通过复位单元14和数据写入单元13在复位阶段控制驱动晶体管MD断开并控制释放第一电容单元11和第二电容单元12中残留的上一帧显示时间的电荷，接着在阈值补偿阶段通过数据写入单元13控制驱动晶体管MD处于临界导通状态，从而将驱动晶体管MD的阈值电压写入驱动晶体管MD的栅极，在数据写入阶段数据写入单元控制数据线Data上的数据电压写入驱动晶体管MD的第二极，在发光阶段发光控制单元15控制所述驱动晶体管MD的第二极与发光元件EL连接，驱动晶体管MD驱动发光元件EL发光并驱动晶体管MD的栅源电压补偿驱动晶体管MD的阈值电压；本发明实施例通过第一电容单元11、第二电容单元12、复位单元14和数据写入单元13配合可以在仅采用NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)管的前提下补偿驱动晶体管MD的阈值电压，以改善采用PMOS(P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体)管的像素驱动电路因自身磁滞大而引起的响应速度慢及短期残像的问题。
[0041] 在本发明如图1所示的实施例中，第二电容单元能够很好的维持驱动晶体管MD的栅极的电位。
[0042] 本发明实施例提供一种像素驱动电路，能够补偿驱动晶体管的阈值电压，保证发光电流的均匀性及稳定性。
[0043] 具体的，所述数据写入单元可以包括：数据写入晶体管，栅极与所述第一控制端连接，第一极与所述数据线连接，第二极与所述驱动晶体管的第二极连接；
[0044] 所述复位单元可以包括：复位晶体管，栅极与所述第二控制端连接，第一极与所述初始电压输入端连接，第二极与所述驱动晶体管的栅极连接；
[0045] 具体的，所述发光控制单元用于在所述发光控制端的控制下控制所述驱动晶体管的第二极是否与所述发光元件连接。
[0046] 具体的，所述发光控制单元可以包括：发光控制晶体管，栅极与所述发光控制端连接，第一极与所述驱动晶体管的第二极连接，第二极与所述发光元件连接。
[0047] 优选的，所述驱动晶体管、所述数据写入晶体管、所述复位晶体管和所述发光控制晶体管都为n型晶体管。
[0048] 在优选情况下，本发明实施例所述的像素驱动电路中的所有晶体管都为n型晶体管，以解决现有的采用PMOS(P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体)管的像素驱动电路因自身磁滞大而引起的响应速度慢及短期残像的问题
[0049] 下面通过一具体实施例来说明本发明所述的像素驱动电路。
[0050] 如图2所示，本发明所述的像素驱动电路的一具体实施例包括：
[0051] 驱动晶体管MD；
[0052] 第一电容C1，第一端与所述驱动晶体管MD的栅极连接，第二端与所述驱动晶体管MD的源极连接；
[0053] 第二电容C2，第一端与输入高电平VDD的高电平输入端连接，第二端与所述驱动晶体管MD的栅极连接；
[0054] 数据写入晶体管MI，栅极与第一控制端S1连接，漏极与所述数据线Data连接，源极与所述驱动晶体管MD的源极连接；
[0055] 复位晶体管MR，栅极与第二控制端S2连接，漏极与输入初始电压Vinit的初始电压输入端连接，源极与所述驱动晶体管MD的栅极连接；以及，
[0056] 发光控制晶体管ME，栅极与发光控制端EM连接，漏极与所述驱动晶体管MD的源极连接，源极与发光二极管OLED的阳极连接；
[0057] 所述驱动晶体管MD、所述数据写入晶体管MI、所述复位晶体管MR和所述发光控制晶体管ME都为NMOS管。
[0058] C1的第一端与第一节点N1连接，C1的第二端与第二节点N2连接；
[0059] OLED的阴极与输入低电平VSS的低电平输入端连接。
[0060] 如图3所示，本发明如图2所述的像素驱动电路的具体实施例的工作过程如下：在每一帧显示时间，
[0061] 在复位阶段T1，S1和S2都输出高电平，Data输出参考电压Vref，如图4A所示，MI和MR都打开，对N1的电位和N2的电位进行复位，此时N1的电位为Vinit，N2的电位为参考电压Vref，此时MD关断，并C1中残留的上一帧的电荷被释放，C2中残留的上一帧的电荷被释放；EM输出低电平，ME关闭；
[0062] 在阈值补偿阶段T2，S1输出高电平，S2输出低电平，Data输出参考电压Vref，如图4B所示，MI持续打开，MR关闭，N2的电位为Vref，从而通过第一电容C1的耦合作用，使得驱动晶体管的栅极的电位变为Vref+Vth+(Dn-Vref)×(CV1/(CV1+CV2))，Vth为驱动晶体管的阈值电压；EM输出低电平，ME关闭；在阈值补偿阶段T2，MD处于类似二极管状态(此时MD的源极和MD的漏极有电压，MD的栅极没有电压，故基于Vgs＝Vth的公式(Vgs为MD的栅源电压，Vth为MD的阈值电压)，MD的栅极的电压变为Vth+Vref，因MD的栅极的电压是基于MD的源极的电压和C1电压耦合出来的电压，非外加的电压，因此此时MD类似为二极管状态)；
[0063] 在数据写入阶段T3，S1输出高电平，S2输出低电平，Data输出数据电压Dn，如图4C所示，MI持续打开，MR关闭，N2的电位由Vref变为Dn，N1的电位根据电荷守恒定律以及电容分压定律而跳变为Vref+Vth+(Dn-Vref)×(CV1/(CV1+CV2))；EM输出低电平，ME关闭；CV1为C1的电容值，CV2为C2的电容值；在数据写入阶段T3，MD处于开启状态，且处于饱和态；
[0064] 在发光阶段T4，EM输出高电平，S1和S2都输出低电平，如图4D所示，MI和MR关闭，ME导通，此时N1的电位为Vth+Dn，N2的电位为
[0065] 根据发光电流Id公式：
[0066] Id＝K×(Vgs-Vth)2；
[0067] 其中，K为常数，Vgs为驱动晶体管MD的栅源电压，Vth为驱动晶体管MD的阈值电压；
[0068] Vgs＝VN1-VN2＝Vref+Vth+(Dn-Vref)×(CV1/(CV1+CV2))-Dn
[0069] ＝Vth+(Vref-Dn)×(CV2/(CV1+CV2))；
[0070] Id＝K×((Vref-Dn)×(CV2/(CV1+CV2))2；
[0071] 由上可知，流过OLED的发光电流Id与Dn和Vref的压差的平方有关，与Vth无关。
[0072] 本发明如图2所示的像素驱动电路的具体实施例为NMOS像素补偿电路，能够改善PMOS像素补偿电路因自身磁滞大而引起的响应速度慢及短期残像的问题。
[0073] 本发明实施例所述的像素驱动方法，应用于上述的像素驱动电路，包括：在每一显示周期，
[0074] 在复位阶段，数据线输出参考电压Vref，起始电压输入端输入起始电压，在第一控制端的控制下，数据写入单元控制数据线与第一电容单元的第二端连接，在第二控制端的控制下，复位单元控制起始电压入端与所述第二电容单元的第二端连接，以释放所述第一电容单元中残留的电荷以及所述第二电容单元中残留的电荷，并控制驱动晶体管关断；在发光控制端的控制下，发光控制单元控制驱动晶体管的第二极与发光元件不连接；
[0075] 在阈值补偿阶段，数据线输出参考电压Vref，在第一控制端的控制下，数据写入单元控制数据线与第一电容单元的第二端连接，在第二控制端的控制下，复位单元控制起始电压入端与所述第一电容单元的第一端不连接，从而通过所述第一电容单元的耦合作用，使得驱动晶体管的栅极的电位变为Vref+Vth，Vth为驱动晶体管的阈值电压；在发光控制端的控制下，发光控制单元控制驱动晶体管的第二极与发光元件不连接；
[0076] 在数据写入阶段，数据线输出数据电压Dn，在第一控制端的控制下，数据写入单元控制数据线与第一电容单元的第二端连接，以使得数据线输出数据电压Dn至所述第一电容单元的第二端，从而所述驱动晶体管的栅极的电位跳变为Vref+Vth+(Dn-Vref)×(CV1/(CV1+CV2))；在第二控制端的控制下，复位单元控制起始电压入端与所述第一电容单元的第一端不连接；在发光控制端的控制下，发光控制单元控制驱动晶体管的第二极与发光元件不连接；CV1为第一电容单元的电容值，CV2为第二电容单元的电容值；
[0077] 在发光阶段，在第一控制端的控制下，数据写入单元控制数据线与第一电容单元的第二端不连接，在第二控制端的控制下，复位单元控制起始电压入端与所述第一电容单元的第一端不连接，在发光控制端的控制下，发光控制单元控制驱动晶体管的第二极与发光元件连接，驱动晶体管驱动发光元件发光，并驱动晶体管的栅源电压补偿所述驱动晶体管的阈值电压。
[0078] 本发明实施例所述的像素电路包括发光元件与上述的像素驱动电路；
[0079] 所述发光元件与所述像素驱动电路包括的驱动晶体管的第二极连接。
[0080] 本发明实施例所述的显示面板包括上述的像素电路。
[0081] 本发明实施例所述的显示装置包括上述的显示面板。
[0082] 以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
