本发明涉及微电子学的模拟集成电路设计领域，为提出一种采用H‑CDS的两步单斜ADC的实现方式，满足CMOS图像传感器对读出电路的高速度，低噪声的要求。本发明采用的技术方案是，带有混合CDS的CMOS图像传感器列级ADC，包括比较器，锁存器，计数器，电容C1、C2、C3和开关SADC1、SADC2、S1、S2和SF，像素输出通过开关s1连接到电容C1、电容C3的上极板，电容C3的下极板接地，电容C1的下极板连接到比较器的同相输入端；并且，比较器的同相输入端通过开关s2与比较器的输出端相连接，比较器的反相输入端通过开关SF连接到斜坡信号。本发明主要应用于微电子学的模拟集成电路设计场合。
1.一种带有混合CDS的CMOS图像传感器列级ADC，其特征是，包括比较器，锁存器，计数器，电容C1、C2、C3和开关SADC1、SADC2、S1、S2和SF，像素输出通过开关s1连接到电容C1、电容C3的上极板，电容C3的下极板接地，电容C1的下极板连接到比较器的同相输入端；并且，比较器的同相输入端通过开关s2与比较器的输出端相连接，比较器的反相输入端通过开关SF连接到斜坡信号，同时，反相输入端又通过电容C2和开关SADC1连接到参考电压，电容C2的上极板与比较器的反相输入端相连，下极板通过开关SADC2连接到斜坡信号，比较器的输出端连接到锁存器的输入端，锁存器的输出端连接到计数器的输入端；
首先，像素输出复位信号，开关S1和S2闭合，开关SADC1，SADC2,以及开关SF断开，比较器进行自归零操作；然后，对像素复位信号的粗量化阶段开始：开关S1，S2断开，开关SADC1，SF闭合，开关SADC2断开，将斜坡发生器输出的粗量化斜坡信号连接到比较器的反相输入端，同时，也是电容C2的上极板，参考电压VRAMP连接到电容C2的下极板；然后，斜坡信号电压值由VRAMP开始下降，此时，计数器高3位开始计数，然后，斜坡信号一直下降到参考电压VREFL1，在此过程中，当粗量化斜坡电压值下降到小于像素复位信号电压值时，比较器输出变为逻辑低电平，此时，开关SF断开，并且，计数器高3位停止计数，至此，对像素复位信号的粗量化阶段结束；然后，对像素复位信号的细量化阶段开始：开关S1，S2，SADC1，SF断开，开关SADC2闭合，将斜坡发生器输出的细量化斜坡信号连接到电容C2的下极板，C2的上极板连接到比较器的反相输入端，然后，细量化斜坡信号由VRAMP+ΔC1开始下降，此时，计数器的低7位开始计数.然后，细量化斜坡信号一直下降到参考电压VRAMP，在此过程中，当细量化斜坡电压值下降到小于像素复位信号电压值时，计数器的低7位停止计数，至此，完成了对像素复位信号的细量化操作，对像素复位信号进行量化过程中，计数器进行向下计数操作，然后，开始对像素曝光信号的量化操作：关S1，S2断开，开关SADC1，SF闭合，开关SADC2断开，将斜坡发生器输出的粗量化斜坡信号连接到比较器的反相输入端，同时，也是电容C2的上极板，参考电压VRAMP连接到电容C2的下极板，然后，斜坡信号电压值由VRAMP开始下降，此时，计数器高3位开始计数，然后，斜坡信号一直下降到参考电压VREFL2，在此过程中，当粗量化斜坡电压值下降到小于像素曝光信号电压值时，比较器输出变为逻辑低电平；此时，开关SF断开，并且，计数器高3位停止计数，至此，对像素曝光信号的粗量化阶段结束，然后，对像素曝光信号的细量化阶段开始：开关S1，S2，SADC1，SF断开，开关SADC2闭合，将斜坡发生器输出的细量化斜坡信号连接到电容C2的下极板，C2的上极板连接到比较器的反相输入端，然后，细量化斜坡信号由VRAMP+ΔC2开始下降，此时，计数器的低7位开始计数.
然后，细量化斜坡信号一直下降到参考电压VRAMP，在此过程中，当细量化斜坡电压值下降到小于像素曝光信号电压值时，计数器的低7位停止计数，至此，完成了对像素曝光信号的细量化操作，对像素曝光信号进行量化过程中，计数器进行向上计数操作，至此，就完成了对像素曝光信号的细量化操作，此时，计数器的数字码值就是对像素曝光信号和像素复位信号两次量化的差值，至此，完成了数字CDS与模拟CDS的操作，以及模拟到数字的转换。
带有混合CDS的CMOS图像传感器列级ADC
技术领域
[0001] 本发明涉及微电子学的模拟集成电路设计领域，尤其涉及一种用于CMOS图像传感器中混合CDS的列级ADC。
背景技术
[0002] CMOS图像传感器已经被广泛应用到诸如数字照相机，汽车安全记录仪以及医疗设备等应用中。传统CIS结构示意图如图1，通常包括像素，相关双采样(CDS)，模数转换器(ADC)和一些数字处理模块等等。在这些模块中，ADC是将模拟的像素电压值转换为数字值的重要模块。从ADC的分类来看，存在芯片级ADC,列级ADC,像素级ADC。通常，综合速度，芯片面积以及功耗的多个方面考虑，列级ADC被广泛应用。但是，由于每列ADC不可能完全一致，会产生很大的列级固定模式噪声(FPN)。因此。模拟CDS电路通常用于消除这一噪声。模拟CDS电路虽然结构简单，速度快，但是由于电容的不匹配，时钟馈通等因素却很难提高它的精度。因此，可以采用将模拟CDS和数字CDS结合的方法来有效的消除这一误差，从而提高其精度。
[0003] 但是，在采用数字CDS的ADC中，由于要完成对像素的复位信号与曝光信号的两次量化，再将量化的数字码值做差，来消除列级的一些非理想因素，这样会大大降低ADC的量化速度。因此，为了迎合CMOS图像传感器中高的帧频的需要，本文提出了一种采用将数字/模拟混合CDS(H-CDS)的量化方式与两步单斜ADC相结合的方法。
发明内容
[0004] 为克服现有技术的不足，本发明旨在提出一种采用H-CDS的两步单斜ADC的实现方式，满足CMOS图像传感器对读出电路的高速度，低噪声的要求。本发明采用的技术方案是，带有混合CDS的CMOS图像传感器列级ADC，包括比较器，锁存器，计数器，电容C1、C2、C3和开关SADC1、SADC2、S1、S2和SF，像素输出通过开关s1连接到电容C1、电容C3的上极板，电容C3的下极板接地，电容C1的下极板连接到比较器的同相输入端；并且，比较器的同相输入端通过开关s2与比较器的输出端相连接，比较器的反相输入端通过开关SF连接到斜坡信号，同时，反相输入端又通过电容C2和开关SADC1连接到参考电压，电容C2的上极板与比较器的反相输入端相连，下极板通过开关SADC2连接到斜坡信号，比较器的输出端连接到锁存器的输入端，锁存器的输出端连接到计数器的输入端。
[0005] 在一个具体实例中：
[0006] 首先，像素输出复位信号，开关S1和S2闭合，开关SADC1，SADC2,以及开关SF断开，比较器进行自归零操作；然后，对像素复位信号的粗量化阶段开始：开关S1，S2断开，开关SADC1，SF闭合，开关SADC2断开，将斜坡发生器输出的粗量化斜坡信号连接到比较器的反相输入端，同时，也是电容C2的上极板，参考电压VRAMP连接到电容C2的下极板；然后，斜坡信号电压值由VRAMP开始下降，此时，计数器高3位开始计数，然后，斜坡信号一直下降到参考电压VREFL1，在此过程中，当粗量化斜坡电压值下降到小于像素复位信号电压值时，比较器输出变为逻辑低电平，此时，开关SF断开，并且，计数器高3位停止计数，至此，对像素复位信号的粗量化阶段结束；然后，对像素复位信号的细量化阶段开始：开关S1，S2，SADC1，SF断开，开关SADC2闭合，将斜坡发生器输出的细量化斜坡信号连接到电容C2的下极板，C2的上极板连接到比较器的反相输入端，然后，细量化斜坡信号由VRAMP+ΔC开始下降，此时，计数器的低7位开始计数.然后，细量化斜坡信号一直下降到参考电压VRAMP，在此过程中，当细量化斜坡电压值下降到小于像素复位信号电压值时，计数器的低7位停止计数，至此，完成了对像素复位信号的细量化操作，对像素复位信号进行量化过程中，计数器进行向下计数操作，然后，开始对像素曝光信号的量化操作：关S1，S2断开，开关SADC1，SF闭合，开关SADC2断开，将斜坡发生器输出的粗量化斜坡信号连接到比较器的反相输入端，同时，也是电容C2的上极板，参考电压VRAMP连接到电容C2的下极板，然后，斜坡信号电压值由VRAMP开始下降，此时，计数器高3位开始计数，然后，斜坡信号一直下降到参考电压VREFL2，在此过程中，当粗量化斜坡电压值下降到小于像素曝光信号电压值时，比较器输出变为逻辑低电平；此时，开关SF断开，并且，计数器高3位停止计数，至此，对像素曝光信号的粗量化阶段结束，然后，对像素曝光信号的细量化阶段开始：开关S1，S2，SADC1，SF断开，开关SADC2闭合，将斜坡发生器输出的细量化斜坡信号连接到电容C2的下极板，C2的上极板连接到比较器的反相输入端，然后，细量化斜坡信号由VRAMP+ΔC开始下降，此时，计数器的低7位开始计数.然后，细量化斜坡信号一直下降到参考电压VRAMP，在此过程中，当细量化斜坡电压值下降到小于像素曝光信号电压值时，计数器的低7位停止计数，至此，完成了对像素曝光信号的细量化操作，对像素曝光信号进行量化过程中，计数器进行向上计数操作，至此，就完成了对像素曝光信号的细量化操作，此时，计数器的数字码值就是对像素曝光信号和像素复位信号两次量化的差值，至此，完成了数字CDS与模拟CDS的操作，以及模拟到数字的转换。
[0007] 本发明的特点及有益效果是：
[0008] 通过将H-CDS量化方法与两步单斜ADC相结合，不仅有效的提高了ADC的量化速度，而且，极大地减弱了列级FPN的影响，满足了CMOS图像传感器中对读出电路的高速，低噪声的要求。附图说明：
[0009] 图1传统CMOS图像传感器结构示意图。
[0010] 图2采用H-CDS列级ADC电路结构示意图。
[0011] 图3采用H-CDS两步单斜ADC工作原理示意图。
具体实施方式
[0012] 本发明的技术方案是，采用H-CDS的两步单斜列级ADC电路结构框图如图2。它包括了比较器，锁存器，计数器，电容C1,C2,C3和开关SADC1，SADC2,S1,S2,和SF。像素输出通过开关s1连接到电容C1，C3的上极板。电容C3的下极板接地，电容C1的下极板连接到比较器的同相输入端。并且，比较器的同相输入端通过开关s2与比较器的输出端相连接。比较器的反相输入端通过开关SF连接到斜坡信号，同时，反相输入端又通过电容C2和开关SADC1连接到参考电压。电容C2的上极板与比较器的反相输入端相连，下极板通过开关SADC2连接到斜坡信号。比较器的输出端连接到锁存器的输入端，锁存器的输出端连接到计数器的输入端。其工作原理图和电路时序图如图3。其工作方式如下：首先，像素输出复位信号，开关S1和S2闭合，开关SADC1，SADC2,以及开关SF断开，比较器进行自归零操作。然后，对像素复位信号的粗量化阶段开始：开关S1，S2断开，开关SADC1，SF闭合，开关SADC2断开，将斜坡发生器输出的粗量化斜坡信号连接到比较器的反相输入端，同时，也是电容C2的上极板。参考电压VRAMP连接到电容C2的下极板。然后，斜坡信号电压值由VRAMP开始下降，此时，计数器高3位开始计数。然后，斜坡信号一直下降到参考电压VREFL1。在此过程中，当粗量化斜坡电压值下降到小于像素复位信号电压值时，比较器输出变为逻辑低电平。此时，开关SF断开，并且，计数器高3位停止计数。至此，对像素复位信号的粗量化阶段结束。然后，对像素复位信号的细量化阶段开始：开关S1，S2，SADC1，SF断开，开关SADC2闭合。将斜坡发生器输出的细量化斜坡信号连接到电容C2的下极板，C2的上极板连接到比较器的反相输入端。然后，细量化斜坡信号由VRAMP+ΔC开始下降，此时，计数器的低7位开始计数.然后，细量化斜坡信号一直下降到参考电压VRAMP。在此过程中，当细量化斜坡电压值下降到小于像素复位信号电压值时，计数器的低7位停止计数。至此，完成了对像素复位信号的细量化操作。对像素复位信号进行量化过程中，计数器进行向下计数操作。然后，开始对像素曝光信号的量化操作：关S1，S2断开，开关SADC1，SF闭合，开关SADC2断开，将斜坡发生器输出的粗量化斜坡信号连接到比较器的反相输入端，同时，也是电容C2的上极板。参考电压VRAMP连接到电容C2的下极板。然后，斜坡信号电压值由VRAMP开始下降，此时，计数器高3位开始计数。然后，斜坡信号一直下降到参考电压VREFL2。在此过程中，当粗量化斜坡电压值下降到小于像素曝光信号电压值时，比较器输出变为逻辑低电平。此时，开关SF断开，并且，计数器高3位停止计数。至此，对像素曝光信号的粗量化阶段结束。然后，对像素曝光信号的细量化阶段开始：开关S1，S2，SADC1，SF断开，开关SADC2闭合。将斜坡发生器输出的细量化斜坡信号连接到电容C2的下极板，C2的上极板连接到比较器的反相输入端。然后，细量化斜坡信号由VRAMP+ΔC开始下降，此时，计数器的低7位开始计数.然后，细量化斜坡信号一直下降到参考电压VRAMP。在此过程中，当细量化斜坡电压值下降到小于像素曝光信号电压值时，计数器的低7位停止计数。至此，完成了对像素曝光信号的细量化操作。对像素曝光信号进行量化过程中，计数器进行向上计数操作。至此，就完成了对像素曝光信号的细量化操作。此时，计数器的数字码值就是对像素曝光信号和像素复位信号两次量化的差值，至此，完成了数字CDS与模拟CDS的操作，以及模拟到数字的转换。
[0013] 图2是列级ADC的结构示意图。它包括一个差分输入，单端输出的比较器，锁存器和计数器。比较器的反相输入端与像素输出信号相连，比较器的同相输入端与斜坡信号发生器的输出端相连，并且，斜坡信号发生器由每列ADC共享。在对像素复位信号进行粗量化操作时，斜坡发生器的输出电压范围是由VRAMP至VREFL1,其中共经历4个台阶，每个台阶高度为ΔC1＝(VRAMP-VREFL1)/4,此时，计数器的高3位实行向下计数操作。在对像素复位信号进行细量化操作时，斜坡发生器的输出电压范围是由VRAMP+ΔC1至VRAMP,其中，共经历128个台阶，每个台阶高度为ΔC1/128。此时，计数器的低7位实行向下计数操作。在对像素曝光信号进行粗量化操作时，斜坡发生器的输出电压范围是由VRAMP至VREFL2,其中共经历8个台阶，每个台阶高度为ΔC2＝(VRAMP-VREFL1)/8。此时，计数器的高3位实行向上计数操作。在对像素曝光信号进行细量化操作时，斜坡发生器的输出电压范围是由VRAMP+ΔC2至VRAMP,其中，共经历128个台阶，每个台阶高度为ΔC2/128。此时，计数器的低7位实行向上计数操作。其中，ΔC1＝ΔC2。
