一种陶瓷封装单片集成电路结构分析方法，包括对陶瓷封装单片集成电路元件形态、外壳、内部互联、内部环境、芯片进行分析。解决目前元器件结构分析对设计、结构、材料、工艺等要素分析覆盖性不足的问题。对于全部要素的分析，可给出评价器件可靠性及对特定应用环境适应性的结论，并且能根据实际应用给出合理改进建议。同时，对要素的分析更关注所用材料、工艺及结构对实际应用的影响，有效避免了现有结构分析方法和DPA的分析覆盖性不足。
1.一种陶瓷封装单片集成电路结构分析方法，其特征在于：包括以下步骤：步骤一：将陶瓷封装单片集成电路元件分为形态、外壳、内部互联、内部环境、芯片五个结构类别；
步骤二：对陶瓷封装单片集成电路元件形态进行分析，检查集成电路元件标识是否完整、清晰可辨；
步骤三：对陶瓷封装单片集成电路元件外壳进行分析，包括检查引线/引出端表面是否有损伤，引线/引出端表面95％以上的面积被新焊料层覆盖；外壳基体表面至少有一层镀层，镀层表面无划痕、损伤；基体—壳盖封接环表面至少有一层镀层，封接环材料中无空洞；
步骤四：对陶瓷封装单片集成电路元件内部互联进行分析：包括内引线材料表面无损伤、毛刺；内引线未使用梁式引线，引线间距大于引线直径的两倍；引线与基体键合界面无空洞，键合点未用任何材料加固；
步骤五：对陶瓷封装单片集成电路元件内部环境进行分析：包括水汽含量不超过
5000ppm；氧气含量不超过2000ppm；内部未使用干燥剂，壳盖/基体表面没有粘有粘性物质；
步骤六：对陶瓷封装单片集成电路元件芯片进行分析：包括未使用倒装芯片的粘接方式；粘接材料中空洞面积小于整体粘接面积的30％，粘接材料爬升高度小于芯片高度的1/
3，芯片表面至少有一层钝化层；空洞或缺陷宽度不超过线宽的30％；接触孔金属覆盖面积大于接触孔面积的80％。
2.根据权利要求1所述的一种陶瓷封装单片集成电路结构分析方法，其特征在于：所述步骤三中，引线在施加2.22N的力后无松动。
3.根据权利要求1所述的一种陶瓷封装单片集成电路结构分析方法，其特征在于：所述步骤四中，键合强度一致性CPL值大于1.00。
4.根据权利要求1所述的一种陶瓷封装单片集成电路结构分析方法，其特征在于：所述步骤六中，在50倍显微镜下芯片四周无毛刺。
一种陶瓷封装单片集成电路结构分析方法
技术领域
[0001] 本发明属于电路结构分析领域，具体涉及一种陶瓷封装单片集成电路结构分析方法。
背景技术
[0002] 元器件是航天等高可靠应用领域的重要组成部分，其可靠性甚至直接决定任务的成败。目前，元器件在使用前会经过一系列筛选试验，提出有缺陷的元器件，但元器件的固有可靠性并没有提高，固有可靠性通常由元器件的结构和生产工艺控制决定，因此需要一种可靠性评价方法，来确定元器件的结构、材料是否存在潜在的隐患，即结构分析。
[0003] 结构分析作为一种可靠性评估方法，对于航天等高可靠应用领域元器件的质量保证起着重要的作用。结构分析不同于DPA(破坏性物理分析)，DPA是对元器件固定结构进行符合性检查，其依据是相关标准。而结构分析是对元器件设计、结构、材料、工艺等要素进行评价，是通过对元器件的各要素进行一系列深入细致的分析来确定元器件是否存在潜在的、能引起致命性失效和可靠性隐患的方法。
[0004] 结构分析最初是国外针对半导体器件开展的。目前国内航天领域也针对不同类别元器件进行结构分析，然而国内的元器件结构分析还局限于DPA的一系列试验评价，对设计、结构、材料等要素的分析覆盖性不足。
[0005] 单片集成电路是电气系统的重要组成部分，在航天等高可靠应用领域，单片集成电路一般采用陶瓷封装，因此，需要一种适合的结构分析方法来评价陶瓷封装单片集成电路的可靠性。
发明内容
[0006] 本发明的目的在于提出一种陶瓷封装单片集成电路结构分析方法,解决目前元器件结构分析对设计、结构、材料、工艺等要素分析覆盖性不足的问题。
[0007] 本发明的技术方案如下：一种陶瓷封装单片集成电路结构分析方法，包括以下步骤：
[0008] 步骤一：将陶瓷封装单片集成电路元件分为形态、外壳、内部互联、内部环境、芯片五个结构类别；
[0009] 步骤二：对陶瓷封装单片集成电路元件形态进行分析，检查集成电路元件标识是否完整、清晰可辨；
[0010] 步骤三：对陶瓷封装单片集成电路元件外壳进行分析，包括检查引线/引出端表面是否有损伤，引线/引出端表面95％以上的面积被新焊料层覆盖；外壳基体表面至少有一层镀层，镀层表面无划痕、损伤；基体—壳盖封接环表面至少有一层镀层，封接环材料中无空洞；引线与基体焊接界面无空洞，引线在施力后无松动；
[0011] 步骤四：对陶瓷封装单片集成电路元件内部互联进行分析：包括内引线材料表面无损伤、毛刺；内引线未使用梁式引线，引线间距大于引线直径的两倍；引线与基体键合界面无空洞，键合点未用任何材料加固；
[0012] 步骤五：对陶瓷封装单片集成电路元件内部环境进行分析：包括水汽含量不超过5000ppm；氧气含量不超过2000ppm；内部未使用干燥剂，壳盖/基体表面没有粘有粘性物质；
[0013] 步骤六：对陶瓷封装单片集成电路元件芯片进行分析：包括未使用倒装芯片的粘接方式；粘接材料中空洞面积小于整体粘接棉结的30％，粘接材料爬升高度小于芯片高度的1/3，芯片表面至少有一层钝化层；空洞或缺陷宽度不超过线宽的30％；接触孔金属覆盖面积大于接触孔面积的80％。
[0014] 所述步骤三中，引线在施加2.22N的力后无松动。
[0015] 所述步骤四中，键合强度一致性CPL值大于1.00。
[0016] 所述步骤六中，在50倍显微镜下芯片四周无毛刺。
[0017] 本发明的显著效果在于：对于全部要素的分析，可给出评价器件可靠性及对特定应用环境适应性的结论，并且能根据实际应用给出合理改进建议。同时，对要素的分析更关注所用材料、工艺及结构对实际应用的影响，有效避免了现有结构分析方法和DPA的分析覆盖性不足。
具体实施方式
[0018] 一种陶瓷封装单片集成电路结构分析方法，包括以下步骤：
[0019] 步骤一：将陶瓷封装单片集成电路元件分为形态、外壳、内部互联、内部环境、芯片五个结构类别；
[0020] 步骤二：对陶瓷封装单片集成电路元件形态进行分析，检查集成电路元件标识是否完整、清晰可辨；
[0021] 步骤三：对陶瓷封装单片集成电路元件外壳进行分析，包括检查引线/引出端表面是否有损伤，引线/引出端表面95％以上的面积被新焊料层覆盖；外壳基体表面至少有一层镀层，镀层表面无划痕、损伤；基体—壳盖封接环表面至少有一层镀层，封接环材料中无空洞；引线与基体焊接界面无空洞，引线在施加2.22N的力后无松动。
[0022] 步骤四：对陶瓷封装单片集成电路元件内部互联进行分析：包括内引线材料表面无损伤、毛刺；内引线未使用梁式引线，引线间距大于引线直径的两倍；引线与基体键合界面无空洞，键合点未用任何材料加固，键合强度一致性CPL值大于1.00。
[0023] 步骤五：对陶瓷封装单片集成电路元件内部环境进行分析：包括水汽含量不超过5000ppm；氧气含量不超过2000ppm；内部未使用干燥剂，壳盖/基体表面没有粘有粘性物质。
[0024] 步骤六：对陶瓷封装单片集成电路元件芯片进行分析：包括未使用倒装芯片的粘接方式；粘接材料中空洞面积小于整体粘接棉结的30％，粘接材料爬升高度小于芯片高度的1/3，在50倍显微镜下芯片四周无毛刺；芯片表面至少有一层钝化层；空洞或缺陷宽度不超过线宽的30％；接触孔金属覆盖面积大于接触孔面积的80％。
